JP2014089087A

JP2014089087A - オフセットキャンセル回路

Info

Publication number: JP2014089087A
Application number: JP2012238456A
Authority: JP
Inventors: Masahito Miyazaki; 雅人宮崎; Toshio Maejima; 利夫前嶋
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2012-10-30
Filing date: 2012-10-30
Publication date: 2014-05-15
Also published as: CN103792981B; US9000824B2; US20140118048A1; CN103792981A

Abstract

【課題】ブリッジ回路を構成する各抵抗素子の温度特性の影響を受けることなく、各抵抗素子のバラツキによって発生するオフセット電圧を適切にキャンセルできるようにする。
【解決手段】オフセットキャンセル回路９は、負帰還路に第１の抵抗１３が介挿され、ブリッジ抵抗型センサー３からの第１の出力信号Ｓａを増幅して出力するオペアンプ１１と、負帰還路に第２の抵抗１４が介挿され、ブリッジ抵抗型センサー３からの第２の出力信号Ｓｂを増幅して出力するオペアンプ１２と、オペアンプ１１，１２のそれぞれの反転入力端子の間に接続される第３の抵抗１５と、第３の抵抗１５に定電流を流す電流源６とを備える。電流源６は、ブリッジ抵抗型センサー３の第１及び第２の出力信号Ｓａ，Ｓｂに含まれるオフセット電圧Ｖｏｆｆに応じた定電流Ｉを第３の抵抗１５に流すことにより、オペアンプ１１，１２の出力信号からオフセット電圧Ｖｏｆｆをキャンセルする。
【選択図】図１

Description

本発明は、複数の抵抗素子がブリッジ接続されて構成されるブリッジ抵抗型センサーの出力信号に含まれるオフセット電圧をキャンセルするオフセットキャンセル回路に関する。

従来、複数のＧＭＲ素子（巨大磁気抵抗効果素子）がブリッジ接続された磁気センサーが知られている（例えば特許文献１）。ＧＭＲ素子は、ピンド層の固定された磁化方向に対し、外部磁場に応じてフリー層の磁化方向が相対的に回転することによって電気抵抗が変化する。そのため、この電気的特性に着目すると、ＧＭＲ素子は抵抗素子の一種であり、複数のＧＭＲ素子でブリッジ回路を構成すれば、そのブリッジ回路の２つの中点ノードの電位バランスの変化で外部磁場を検知することができる。

ところが、ＧＭＲ素子の抵抗値にはバラツキがあるため、外部磁場が作用していない状態であっても、ブリッジ回路における２つの中点ノードの電位差がゼロにはならず、オフセット電圧が発生する。そのため、磁気センサーの出力で外部磁場を測定する際には、そのオフセット電圧をキャンセルする必要がある。

図３は、従来のオフセットキャンセル回路９５の一例を示す図である。この従来のオフセットキャンセル回路９５は、４つのＧＭＲ素子９１，９２，９３，９４がブリッジ接続されて構成される磁気センサー９０の２つの中点ノードａ，ｂのそれぞれに接続された電流源９６，９７を備えている。これら電流源９６，９７は、ブリッジ回路における２つの中点ノードａ，ｂのそれぞれに対して予め設定された定電流Ｉ１，Ｉ２を流すことにより、出力端子Ａ，Ｂ間に現れるオフセット電圧Ｖｏｆｆをキャンセルする。すなわち、各ＧＭＲ素子９１，９２，９３，９４の抵抗値のバラツキは予め測定しておくことが可能であるため、オフセットキャンセル回路９５は、その予め測定したバラツキに基づいて各電流源９６，９７で発生させる電流Ｉ１，Ｉ２を調整することにより、それらのバラツキに応じた電圧降下をブリッジ回路内で発生させてオフセット電圧Ｖｏｆｆをキャンセルする。

特開２００７−２１２２７５号公報

しかしながら、従来のオフセットキャンセル回路９５は、磁気センサー９０に電流を流すための電流源９６，９７をＣＭＯＳプロセスによって半導体チップ上に形成しているため、各電流源９６，９７において定電流を発生させるための内部抵抗と、その定電流を流す各ＧＭＲ素子９１，９２，９３，９４とが異なる材質になる。その結果、ＧＭＲ素子９１，９２，９３，９４の抵抗値の温度特性と、各電流源９６，９７における内部抵抗の温度特性とが互いに異なる温度特性を示すため、温度が変わると、各電流源９６，９７で発生する電流Ｉ１，Ｉ２が各ＧＭＲ素子９１，９２，９３，９４の抵抗値のバラツキを解消するために適切な電流値から外れた値になってしまう。それ故、従来のオフセットキャンセル回路９５では、任意の温度域で抵抗値のバラツキに応じた電圧降下をブリッジ回路内で適切に発生させることが困難であり、ある特定の温度でしかオフセット電圧Ｖｏｆｆをキャンセルすることができないという問題がある。

このような問題は、複数のＧＭＲ素子９１，９２，９３，９４をブリッジ接続した構成の磁気センサー９０に限られるものではなく、複数の抵抗素子がブリッジ接続されたブリッジ抵抗型センサーに共通する問題となっている。

本発明は、上記従来の問題点を解決することを目的としてなされたものであり、ブリッジ回路を構成する各抵抗素子の温度特性の影響を受けることなく、各抵抗素子のバラツキによって発生するオフセット電圧を適切にキャンセルできるオフセットキャンセル回路を提供することを目的としている。

上記目的を達成するため、本発明は、複数の抵抗素子がブリッジ接続されて構成されるブリッジ抵抗型センサーの出力信号に含まれるオフセット電圧をキャンセルするオフセットキャンセル回路であって、負帰還路に第１の抵抗が介挿され、前記ブリッジ抵抗型センサーから出力される第１の出力信号を非反転入力端子に入力して増幅する第１の増幅手段と、負帰還路に第２の抵抗が介挿され、前記ブリッジ抵抗型センサーから出力される第２の出力信号を非反転入力端子に入力して増幅する第２の増幅手段と、前記第１の増幅手段の反転入力端子と前記第２の増幅手段の反転入力端子との間に接続される第３の抵抗と、前記第３の抵抗に定電流を流す電流源と、を備え、前記電流源が、前記ブリッジ抵抗型センサーから出力される前記第１及び第２の出力信号に含まれるオフセット電圧に応じた定電流を前記第３の抵抗に流すことにより、前記第１及び第２の増幅手段の出力信号から前記オフセット電圧をキャンセルする構成を解決手段として採用するものである。

また上記構成においては、前記電流源が定電流を発生させる内部抵抗を備えており、該内部抵抗は、前記第１乃至第３の抵抗のそれぞれと同一材料で形成される構成とすることが好ましい。

また上記構成においては、前記電流源は、前記第１乃至第３の抵抗のそれぞれと同一の半導体チップ上に形成される構成とすることが好ましい。

さらに上記構成においては、前記電流源を制御する制御手段をさらに備え、前記制御手段が、前記ブリッジ抵抗型センサーから出力される前記第１及び第２の出力信号のオフセット電圧を予め測定した測定値に基づいて前記電流源を制御することにより、前記第３の抵抗に流す定電流を調整することを特徴とする構成を採用しても良い。

本発明によれば、ブリッジ回路を構成する各抵抗素子に電流を流さないため、それら各抵抗素子の温度特性の影響を受けることがなく、しかも各抵抗素子のバラツキによって発生するオフセット電圧を適切にキャンセルすることができるようになる。

オフセットキャンセル回路を含むセンサー回路の一構成例を示す回路図である。オフセットキャンセル回路の要部を拡大して示す図である。従来のオフセットキャンセル回路の一例を示す図である。

以下、本発明に関する好ましい実施形態について図面を参照しつつ詳細に説明する。尚、以下に説明する実施形態において互いに共通する部材には同一符号を付しており、それらについての重複する説明は省略する。

図１は、本発明に関するオフセットキャンセル回路９を含むセンサー回路１の一構成例を示す回路図である。このセンサー回路１は、センサー部２と、オフセットキャンセル回路９と、ＡＤ変換器５とを備えて構成される。

センサー部２は、互いに直交する３軸方向の外部磁場を検知するために３つの磁気センサー３ａ，３ｂ，３ｃを備えており、各磁気センサー３ａ，３ｂ，３ｃがそれぞれ異なる方向の外部磁場を検知するように構成される。このセンサー部２は、３つの磁気センサー３ａ，３ｂ，３ｃを時分割で１つずつ順に測定モードへと移行させ、測定モードにある各磁気センサー３ａ，３ｂ，３ｃからの出力信号を一対の出力端子Ａ，Ｂから出力する。

磁気センサー３ａは、ＧＭＲ素子から成る４つの抵抗素子８ａ，８ｂ，８ｃ，８ｄがブリッジ接続されたブリッジ抵抗型センサー３を構成している。すなわち、抵抗素子８ａと８ｂとの接続点が基準電圧Ｖｒｅｆに接続され、抵抗素子８ｃと抵抗素子８ｄとの接続点が接地される。そして抵抗素子８ｂと８ｄとの接続点がブリッジ回路の１つの中点ノードａとなり、抵抗素子８ａと８ｃとの接続点がブリッジ回路のもう１つの中点ノードｂとなる。また磁気センサー３ａは、ブリッジ回路における２つの中点ノードａ，ｂを一対の出力端子Ａ，Ｂに接続するためのスイッチＳ１，Ｓ１を備えている。

同様に、磁気センサー３ｂは、ＧＭＲ素子から成る４つの抵抗素子８ｅ，８ｆ，８ｇ，８ｈがブリッジ接続されたブリッジ抵抗型センサー３を構成しており、ブリッジ回路における２つの中点ノードａ，ｂを出力端子Ａ，Ｂに接続するためのスイッチＳ２，Ｓ２を備えている。さらに、磁気センサー３ｃについても、ＧＭＲ素子から成る４つの抵抗素子８ｉ，８ｊ，８ｋ，８ｍがブリッジ接続されたブリッジ抵抗型センサー３を構成しており、ブリッジ回路における２つの中点ノードａ，ｂを出力端子Ａ，Ｂに接続するためのスイッチＳ３，Ｓ３を備えている。

センサー部２は、これらの磁気センサー３ａ，３ｂ，３ｃに設けられた各スイッチＳ１，Ｓ２，Ｓ３を択一的に閉状態とすることにより、各磁気センサー３ａ，３ｂ，３ｃを順に測定モードへと移行させる。各磁気センサー３ａ，３ｂ，３ｃは、測定モードになると、基準電圧Ｖｒｅｆを各抵抗素子で分圧した中点ノードａ，ｂの電位を出力端子Ａ，Ｂへ出力する。このとき、各磁気センサー３ａ，３ｂ，３ｃに外部磁場が作用していれば、その外部磁場に応じてブリッジ回路を構成するＧＭＲ素子の抵抗値が変化するため、２つの出力端子Ａ，Ｂ間に外部磁場に応じた電位差が発生する。ただし、センサー部２の出力端子Ａ，Ｂから出力される出力信号には、外部磁場に応じた電位差だけでなく、ブリッジ回路を構成する各ＧＭＲ素子の抵抗値のバラツキによるオフセット電圧Ｖｏｆｆが含まれる。

オフセットキャンセル回路９は、センサー部２の一対の出力端子Ａ，Ｂから出力される出力信号を入力し、その出力信号に含まれるオフセット電圧Ｖｏｆｆをキャンセルし、外部磁場に応じた信号成分だけを増幅して出力する回路である。このオフセットキャンセル回路９は、センサー部２から出力される出力信号を増幅するアンプ部４と、定電流を発生する電流源６と、電流源６を制御する制御回路７とを備えて構成される。これら各部のうち、少なくともアンプ部４と電流源６とはＣＭＯＳプロセスによって同一の半導体チップ上に形成される。

アンプ部４は、センサー部２から出力端子Ａに出力される出力信号を増幅する第１の増幅手段となるオペアンプ１１と、センサー部２から出力端子Ｂに出力される出力信号を増幅する第２の増幅手段となるオペアンプ１２とを備え、これらオペアンプ１１，１２によりインスツルメンテーションアンプを構成する。すなわち、オペアンプ１１は、その出力端子と反転入力端子とを接続する負帰還路に第１の抵抗１３が介挿されており、センサー部２から出力端子Ａに出力される第１の出力信号Ｓａを非反転入力端子に入力し、出力信号Ｖｏ１を出力する。また、オペアンプ１２は、その出力端子と反転入力端子とを接続する負帰還路に第２の抵抗１４が介挿されており、センサー部２から出力端子Ｂに出力される第２の出力信号Ｓｂを非反転入力端子に入力し、出力信号Ｖｏ２を出力する。第１及び第２の抵抗１３，１４は抵抗値が等しく、それぞれ抵抗値Ｒである。またアンプ部４は、第３の抵抗１５を備えており、この第３の抵抗１５を介してオペアンプ１１の反転入力端子とオペアンプ１２の反転入力端子とが互いに接続されている。この第３の抵抗１５は抵抗値ｒである。

電流源６は、アンプ部４の第３の抵抗１５に対して定電流を流す電流源である。本実施形態では、電流源６として、同じ電流を発生する２つの電流源６ａ，６ｂが設けられている。一方の電流源６ａは、基準電圧Ｖｒｅｆと第３の抵抗１５の一端との間に設けられ、センサー部２の出力端子Ａ，Ｂから出力される出力信号に含まれるオフセット電圧Ｖｏｆｆをキャンセルするための定電流を発生して第３の抵抗１５の一端に出力する。他方の電流源６ｂは、第３の抵抗１５の他端と接地端子との間に設けられ、センサー部２の出力端子Ａ，Ｂから出力される出力信号に含まれるオフセット電圧Ｖｏｆｆをキャンセルするための定電流を発生して接地端子へ出力する。したがって、一方の電流源６ａによって第３の抵抗１５の一端に供給される電流が他方の電流源６ｂによって第３の抵抗１５の他端から吸収されるため、これら電流源６ａ，６ｂによって生成される定電流はアンプ部４の第３の抵抗１５だけを流れるようになる。これら電流源６ａ，６ｂで発生する定電流の電流値は、調整可能なものとなっている。

制御回路７は、上記２つの電流源６ａ，６ｂで発生させる定電流を所定の電流値に制御するものである。この制御回路７は、上述した３つの磁気センサー３ａ，３ｂ，３ｃのそれぞれにおける各抵抗素子８ａ〜８ｍの抵抗値のバラツキによるオフセット電圧Ｖｏｆｆを予め測定した測定値を保持しており、各磁気センサー３ａ，３ｂ，３ｃが測定モードにあるとき、その測定値に基づいて２つの電流源６ａ，６ｂで発生させる定電流が所定の電流値となるように制御する。

ＡＤ変換器５は、オフセットキャンセル回路９のアンプ部４から出力される出力信号Ｖｏ１，Ｖｏ２のそれぞれを所定ビットのディジタル信号ＤＳ１，ＤＳ２に変換して出力する。

次にオフセットキャンセル回路９の動作について説明する。図２は、オフセットキャンセル回路９の要部を拡大して示す図である。図２に示すように、センサー部２の出力端子Ａ，Ｂ間にオフセット電圧Ｖｏｆｆがあり、センサー部２の出力端子Ａに出力される出力信号が（Ｖ１＋Ｖｏｆｆ）であり、出力端子Ｂに出力される出力信号がＶ２であるとする。このとき、制御回路７は、電流源６ａ，６ｂを制御することにより、オフセット電圧Ｖｏｆｆをキャンセルするために第３の抵抗１５に対して定電流Ｉを流す。またこのとき、オペアンプ１１，１２が作動し、第１の抵抗１３、第２の抵抗１４及び第３の抵抗１５のそれぞれに電流ｉを流す。

オペアンプ１１は反転入力端子と非反転入力端子とが同電位となるように動作するため、第１の抵抗１３と第３の抵抗１５との接続点の電位が（Ｖ１＋Ｖｏｆｆ）となる。またオペアンプ１２も同様に、反転入力端子と非反転入力端子とが同電位となるように動作するため、第３の抵抗１５と第２の抵抗１４との接続点の電位がＶ２となる。したがって、第１、第２及び第３の抵抗１３，１４，１５のそれぞれに流れる電流と電位差との関係から次の３式が成立する。

上記３式から各オペアンプ１１，１２の差動出力（Ｖｏ１−Ｖｏ２）を求めると、次の式４となる。

上記式４において右辺第２項と第３項とを合わせてゼロにすれば、差動出力（Ｖｏ１−Ｖｏ２）からオフセット電圧Ｖｏｆｆの影響をキャンセルすることができる。したがって、電流源６ａ，６ｂで発生させる定電流の電流値Ｉは、次の式５となる。

制御回路７は、上記式５に基づいて各電流源６ａ，６ｂで発生させる定電流Ｉの電流値を調整することにより、オフセットキャンセル回路９から出力される出力信号Ｖｏ１，Ｖｏ２からオフセット電圧Ｖｏｆｆをキャンセルすることができる。この場合、各オペアンプ１１，１２からの差動出力（Ｖｏ１−Ｖｏ２）は、次の式６のように表される。

つまり、各電流源６ａ，６ｂが制御回路７の電流調整によって式５で表される電流Ｉを第３の抵抗１５に流すことにより、アンプ部４は、外部磁場の影響による中点ノードａ，ｂの電位差（Ｖ１−Ｖ２）だけを増幅した差動出力（Ｖｏ１−Ｖｏ２）を行うことができるようになる。

また制御回路７は、各磁気センサー３ａ，３ｂ，３ｃが順に測定モードへ移行していくタイミングで、各磁気センサー３ａ，３ｂ，３ｃのオフセット電圧Ｖｏｆｆに応じて電流源６ａ，６ｂで発生させる電流Ｉの電流値を切り替えていくことにより、３つの磁気センサー３ａ，３ｂ，３ｃのいずれが測定モードにあるときでも各磁気センサー３ａ，３ｂ，３ｃで発生するオフセット電圧Ｖｏｆｆをキャンセルすることができる。その結果、センサー回路１のＡＤ変換器５から出力される一対のディジタル信号ＤＳ１，ＤＳ２は、各磁気センサー３ａ，３ｂ，３ｃにおいてブリッジ回路を構成する抵抗素子８ａ〜８ｍの抵抗値のバラツキによるオフセット電圧Ｖｏｆｆがキャンセルされた信号となる。

また、上述したようにオフセットキャンセル回路９では、少なくともアンプ部４と電流源６とはＣＭＯＳプロセスによって同一の半導体チップ上に形成される。そのため、一対の電流源６ａ，６ｂにおいて定電流Ｉを発生させるために内部抵抗を備える場合であっても、その内部抵抗はアンプ部４に設けられた第１、第２及び第３の抵抗１３，１４，１５のそれぞれと同一材料（例えばポリシリコン）で形成されることとなり、各電流源６ａ，６ｂに設けられる内部抵抗の温度特性と、第１、第２及び第３の抵抗１３，１４，１５の温度特性とが互いに一致した特性となる。それ故、温度が変化して第１、第２及び第３の抵抗１３，１４，１５の抵抗値が変動する場合であっても、電流源６ａ，６ｂの内部抵抗の値も同様に変動するので、定電流Ｉの電流値を、第１、第２及び第３の抵抗１３，１４，１５の抵抗値の変動に追従させることができ、常にオフセット電圧Ｖｏｆｆをキャンセルする電流値に維持することができるようになる。

またオフセットキャンセル回路９は、各磁気センサー３ａ，３ｂ，３ｃにおけるオフセット電圧Ｖｏｆｆをキャンセルする際、従来のように、各磁気センサー３ａ，３ｂ，３ｃに設けられた温度特性の異なる抵抗素子８ａ〜８ｍに対して電流を流さないので、ＧＭＲ素子から成る抵抗素子８ａ〜８ｍの温度特性による影響を受けることもない。

一方、各磁気センサー３ａ，３ｂ，３ｃに設けられるＧＭＲ素子は、一般に、第１の強磁性体層と、非磁性体層と、第２の強磁性体層と、反強磁性体層とが積層された構造を有しており、そのようなＧＭＲ素子から成る抵抗素子８ａ〜８ｍは、その材質に応じた温度特性を有している。そのため、温度が変化すると、各抵抗素子８ａ〜８ｍの抵抗値が変化する。しかし、そのような温度変化による各抵抗素子８ａ〜８ｍの抵抗値変化は、ブリッジ回路における中点ノードａ，ｂの電位を出力端子Ａ，Ｂに取り出すことによってキャンセルすることが可能である。したがって、本実施形態のオフセットキャンセル回路９は、温度特性による影響を何ら受けることなく、各磁気センサー３ａ，３ｂ，３ｃにおいて生じるオフセット電圧Ｖｏｆｆを常に良好にキャンセルすることが可能な回路となっている。

以上のように、本実施形態のオフセットキャンセル回路９は、複数の抵抗素子８ａ〜８ｍがブリッジ接続されて構成される各磁気センサー３ａ，３ｂ，３ｃの出力信号に含まれるオフセット電圧Ｖｏｆｆをキャンセルするため、アンプ部４の第３の抵抗１５に定電流Ｉを流す電流源６ａ，６ｂを備えている。そして、この電流源６ａ，６ｂは、各磁気センサー３ａ，３ｂ，３ｃから出力される第１及び第２の出力信号Ｓａ，Ｓｂに含まれるオフセット電圧Ｖｏｆｆに応じた定電流Ｉを第３の抵抗１５に流すことにより、アンプ部４の出力信号からオフセット電圧Ｖｏｆｆをキャンセルする構成である。このような構成によれば、各磁気センサー３ａ，３ｂ，３ｃを構成する抵抗素子８ａ〜８ｍに対して電流を流さないため、それら抵抗素子８ａ〜８ｍの温度特性の影響を受けることなく、それら抵抗素子８ａ〜８ｍの抵抗値のバラツキによるオフセット電圧Ｖｏｆｆを常に適切にキャンセルすることができるようになる。

また本実施形態のオフセットキャンセル回路９では、上述したように、電流源６ａ，６ｂにおいて定電流Ｉを発生させる内部抵抗が第１乃至第３の抵抗１３，１４，１５のそれぞれと同一材料で形成される。そのため、電流源６ａ，６ｂの内部抵抗と、第１乃至第３の抵抗１３，１４，１５のそれぞれとが同じ温度特性を示すようになるため、電流源６ａ，６ｂは、任意の温度域でオフセット電圧Ｖｏｆｆを適切にキャンセルするための定電流Ｉを発生させて第３の抵抗１５に流すことができるようになる。

また本実施形態のオフセットキャンセル回路９では、上述した電流源６ａ，６ｂが、第１乃至第３の抵抗１３，１４，１５のそれぞれと同一の半導体チップ上に形成された構成である。このような構成によれば、半導体チップの温度が変化したときでも、電流源６ａ，６ｂの内部抵抗と、第１乃至第３の抵抗１３，１４，１５のそれぞれを同じ温度に維持することができる。それ故、電流源６ａ，６ｂで発生する定電流Ｉを適切な電流値に維持することができるようになる。

さらに本実施形態のオフセットキャンセル回路９は、電流源６ａ，６ｂを制御する制御回路７を備えており、その制御回路７が、各磁気センサー３ａ，３ｂ，３ｃから出力される第１及び第２の出力信号Ｓａ，Ｓｂのオフセット電圧Ｖｏｆｆを予め測定した測定値に基づいて電流源６ａ，６ｂを制御することにより、第３の抵抗１５に流す電流を調整する構成である。そのため、各磁気センサー３ａ，３ｂ，３ｃからの出力信号に含まれるオフセット電圧Ｖｏｆｆがどのような電圧であっても適切にそのオフセット電圧Ｖｏｆｆをキャンセルすることができるものとなっている。

以上、本発明の一実施形態について説明したが、本発明は上述した内容に限定されるものではない。

例えば、上記実施形態においては、ブリッジ抵抗型センサー３の一例として、磁気センサー３ａ，３ｂ，３ｃを例示した。しかし、上述したオフセットキャンセル回路９の適用範囲は、必ずしも磁気センサーに限られない。例えばブリッジ抵抗型センサー３は、圧力センサーであっても構わない。すなわち、上述したオフセットキャンセル回路９は、複数の抵抗素子がブリッジ接続されて構成される任意のブリッジ抵抗型センサー３の出力信号に含まれるオフセット電圧Ｖｏｆｆをキャンセルすることが可能である。

またブリッジ抵抗型センサー３を、仮に上記実施形態のように磁気センサーで構成するとしても、必ずしも上述したようにＧＭＲ素子から成る抵抗素子８ａ〜８ｍで磁気センサー３ａ，３ｂ，３ｃを構成する必要はない。すなわち、複数の抵抗素子をブリッジ接続して構成される磁気センサーには、ホール素子やＴＭＲ素子（磁気トンネル効果素子）などを抵抗素子に用いたものも存在する。そのため、磁気センサー３ａ，３ｂ，３ｃはＧＭＲ素子以外の抵抗素子を用いて構成されるものであっても構わない。

また上記実施形態では、制御回路７が、オフセット電圧Ｖｏｆｆを予め測定した測定値に基づいて電流源６ａ，６ｂで発生させる定電流Ｉを調整する例を説明した。しかし、そのような測定値は、オフセット電圧Ｖｏｆｆに限られず、ブリッジ回路を構成する各抵抗素子の抵抗値のバラツキであっても構わない。すなわち、ブリッジ回路を構成する各抵抗素子の抵抗値のバラツキとオフセット電圧Ｖｏｆｆには相関があるため、オフセット電圧Ｖｏｆｆを予め測定することと、抵抗値のバラツキを予め測定することとは、技術上の意義が同義である。

１…センサー回路、３…ブリッジ抵抗型センサー、３ａ，３ｂ，３ｃ…磁気センサー、４…アンプ部、６（６ａ，６ｂ）…電流源、７…制御回路（制御手段）、８ａ〜８ｍ…抵抗素子、９…オフセットキャンセル回路、１１…オペアンプ（第１の増幅手段）、１２…オペアンプ（第２の増幅手段）、１３…第１の抵抗、１４…第２の抵抗、１５…第３の抵抗。

Claims

複数の抵抗素子がブリッジ接続されて構成されるブリッジ抵抗型センサーの出力信号に含まれるオフセット電圧をキャンセルするオフセットキャンセル回路であって、
負帰還路に第１の抵抗が介挿され、前記ブリッジ抵抗型センサーから出力される第１の出力信号を非反転入力端子に入力して増幅する第１の増幅手段と、
負帰還路に第２の抵抗が介挿され、前記ブリッジ抵抗型センサーから出力される第２の出力信号を非反転入力端子に入力して増幅する第２の増幅手段と、
前記第１の増幅手段の反転入力端子と前記第２の増幅手段の反転入力端子との間に接続される第３の抵抗と、
前記第３の抵抗に定電流を流す電流源と、
を備え、
前記電流源は、前記ブリッジ抵抗型センサーから出力される前記第１及び第２の出力信号に含まれるオフセット電圧に応じた定電流を前記第３の抵抗に流すことにより、前記第１及び第２の増幅手段の出力信号から前記オフセット電圧をキャンセルすることを特徴とするオフセットキャンセル回路。
前記電流源は定電流を発生させる内部抵抗を備えており、該内部抵抗は、前記第１乃至第３の抵抗のそれぞれと同一材料で形成されることを特徴とする請求項１に記載のオフセットキャンセル回路。
前記電流源は、前記第１乃至第３の抵抗のそれぞれと同一の半導体チップ上に形成されることを特徴とする請求項１又は２に記載のオフセットキャンセル回路。
前記電流源を制御する制御手段をさらに備え、
前記制御手段は、前記ブリッジ抵抗型センサーから出力される前記第１及び第２の出力信号のオフセット電圧を予め測定した測定値に基づいて前記電流源を制御することにより、前記第３の抵抗に流す定電流を調整することを特徴とする請求項１乃至３のいずれかに記載のオフセットキャンセル回路。