DE68905794T2

DE68905794T2 - Steuerung für Kreuzspuleninstrumente.

Info

Publication number: DE68905794T2
Application number: DE89403555T
Authority: DE
Inventors: Herve Deschamps; Michel Granjoux; Bernard Marteau
Original assignee: JAEGER LEVALLOIS PERRET SA
Current assignee: JAEGER LEVALLOIS PERRET SA
Priority date: 1988-12-19
Filing date: 1989-12-19
Publication date: 1993-10-14
Anticipated expiration: 2009-12-20
Also published as: EP0379816B1; ES2039916T3; US5142412A; DE68905794D1; EP0379816A1

Description

Die vorliegende Erfindung betrifft das Gebiet der Kreuzspulenmeßgeräte, d.h. Vorrichtungen, die mehrere gekreuzte Spulen umfassen, vorzugsweise zwei um 90º gekreuzte Spulen, eine drehbar gelagerte Achse, einen fest mit der Achse verbundenen, innerhalb der Spulen angeordneten Magneten, einen Zeiger außerhalb der Spulen und fest mit der Achse verbunden, und Steuereinrichtungen, welche geeignete elektrische Signale für die Spulen erzeugen.
Meistens enthalten die Kreuzspulenmeßgeräte auch eine feststehende Kapsel, die eine Dämpfungsflüssigkeit enthält, in die der Magnet getaucht ist.
Jede der Spulen erzeugt ein magnetisches Feld, das dem Strom proportional ist, der sie durchquert. Für ein Kreuzspulenmeßgerät mit zwei Spulen wird der durch den Zeiger definierte Winkel, bezogen auf eine Ausgansposition, folglich bestimmt durch die Relation tan&supmin;¹ I&sub1;/I&sub2;, in der I&sub1; und I&sub2; einen Wert darstellen, der den die Spulen durchlaufenden Amperewindungen proportional ist.
Auf dem Gebiet des Automobils werden die Kreuzspulenmeßgeräte mit großem Ausschlag im allgemeinen verwendet, um eine Geschwindigkeit oder die Motordrehzahl anzuzeigen. Die Kreuzspulenmeßgeräte mit großem Ausschlag enthalten im allgemeinen eine fest mit der Achse verbundene Rückholspirale.
Der Aufbau und die Arbeitsweise von Kreuzspulenmeßgeräten sind dem Fachmann bekannt und werden daher in der Folge nicht näher beschrieben.
Die vorliegende Erfindung betrifft genauer genommen die Steuereinrichtungen, entwickelt für die Anwendung geeigneter elektrischer Signale auf die Spulen eines Kreuzspulenmeßgeräts.
Zu diesem Zweck wurden man schon zahlreiche Steuereinrichtungen vorgeschlagen, z.B. in den Dokumenten US-A-2 057 845, DE-A-853 181, US-A-2 500 628, US-A-3 168 689, US-A-3 327 208, US-A-3 329 893, US-A-3 624 625, US-A-3 636 447, US-A-3 732 436, US-A-3 946 311, US-A-4 051 434, US-A-4 070 665, DE-A-2 924 617, US-A-4 230 984 und EP-A 0 218 737.
Das Dokument US-A-4070665 betrifft einen Digital- Analog-Umsetzer, genannt "Resolver" von großer Präzision für die Steuerung eines mit Synchro bezeichneten Geräts.
Dieses Dokument führt zunächst aus, daß die herkömmlichen, Digital-Analog-Umsetzer bildenden "Resolver"-Vorrichtungen umfassen:
- einen Eingangsmodul, der ein numerisches Eingangssignal empfängt,
- einen Digital-Analog-Umsetzer für die Umwandlung des numerischen Eingangssignals in ein analoges Signal,
- Einrichtungen für das Berechnen einer Sinusfunktion,
- Einrichtungen für das Berechnen einer Kosinusfunktion
- einen Oktantenauswahl-Schaltkreis,
- Leistungsverstärker, und
- einen Ausgangsübertrager.
Dem vorerwähnten Dokument entsprechend verwenden die herkömmlichen "Resolver" eine Umwandlungstechnik, um die Sinus- und Kosinus-Funktionen anzunähern mit Hilfe von Linearfunktionen.
Diese Annäherung bringt jedoch einen systematischen Fehler mit sich, dessen Größe in bestimmten Fällen einen akzeptablen Wert überschreiten kann.
Um diese Fehler zu reduzieren, schlägt das Dokument US- A-4070665 die Verwendung eines programmierten Speichers vor, für die Erzeugung eines numerischen Signals, das dem systematischen Fehler propotional ist, der dem Umwandler innewohnt. Dieses Signal wird anschließend durch herkömmliche Mittel umgewandelt in analoge Werte, und verknüpft mit dem Eingangssignal, seinerseits selbst in einen analogen Zustand umgewandelt.
Genauer, das Dokument US-A-4070665 bringt ein System zur Kenntnis, das einen ROM-Speicher enthält, der an seinen Adreßeingängen vier Bits des numerischen Eingangssignal erhält. Der ROM-Speicher liefert einen Ausgang auf vier Bits, der auf einen Digital-Analog-Umwandler angewandt wird. Der ROM-Speicher enthält Daten, die den Fehler des Systems repräsentieren. Das analoge Ausgangssignal eines Digital-Analog-Hauptwandlers, der das numerische Eingangssignal erhält und das analoge Korrektursignal, ausgegeben vom vorerwähnten Umwandler, werden auf ein Summierorgan angewandt. Der Ausgang dieses Summierorgans selbst verfügt über Recheneinrichtungen für Sinus- und Kosinusfunktionen.
In anderen Worten, das Dokument US-A-4070665 schlägt vor, die Daten zu korrigieren, die auf die Eingänge der Sinus- und Kosinus-Recheneinrichtungen angewandt werden.
Das Dokument GB-A-2045953 beschreibt eine Vorrichtung für die Steuerung eines Geräts des Typs Kreuzspulenmeßgerät, die umfaßt:
- Einrichtungen, die geeignet sind, ein numerisches Eingangssignal zu erzeugen,
- speicherbildende Einrichtungen, die eine vorher erstellte Codiertabelle enthalten, die einem Gesetz des Typs Tangens entspricht, wobei die genannten Speichereinrichtungen 128 gespeicherte Wörter enthalten, und
- Einrichtungen, die geeignet sind, den speicherbildenden Einrichtungen Bits mittlerer Wertigkeit und Bits niedriger Wertigkeit des numerischen Eingangssignals zuzuordnen.
Ziel der vorliegenden Erfindung ist es nun, neue Steuereinrichtungen vorzuschlagen, die eine Verbesserung der Genauigkeit des Kreuzspulenmeßgeräts gewährleisten, und dabei einfach im Aufbau und kostengünstig sind.
Ein weiteres Ziel der Erfindung ist es, Steuereinrichtungen vorzuschlagen, die eine Anzeige über 360º erlauben.
Nach einem ersten Aspekt werden die vorerwähnten Ziele gemäß der vorliegenden Erfindung erreicht durch Steuereinrichtungen, die enthalten:
- Einrichtungen, die geeignet sind, ein numerisches Signal zu erzeugen, das repräsentativ ist für den optisch anzuzeigenden Parameter,
- Einrichtungen, die eine Codierung des numerischen Signals definieren auf der Basis eines vorher festgelegten Gesetzes des Typs Sinus, Kosinus oder Tangens, wobei diese Codiereinrichtungen gesteuert werden durch Bits des numerischen Signals, und
- Korrektureinrichtungen, die gesteuert werden durch Bits des numerischen Signals, dadurch gekennzeichnet, daß:
- die Codiereinrichtungen Speichereinrichtungen enthalten, die adressiert werden durch zwischenwertige Bits des numerischen Signals, enthalten zwischen den hochwertigen Bits und den niederwertigen Bits dieses numerischen Signals,
- die Speichermittel 2r1 Codierwörter enthalten, wobei r1 die Anzahl Bits mittlerer Wertigkeit repräsentiert, und
- die Korrektureinrichtungen gebildet werden aus Interpolationseinrichtungen, die nach den Speichereinrichtungen angeordnet werden, um das von den Speichereinrichtungen ausgegebene Signal auf der Basis der niederwertigen Bits des numerischen Signals zu korrigieren.
Nach einem zweiten Aspekt der Erfindung werden die vorerwähnten Ziele erreicht durch Kreuzspulenmeßgerät- Steuermittel, die ein Eingangssignal verwerten, dessen Frequenz einem sichtbar zu machenden Parameter proportional ist, und zu diesem Zweck einen Zähler enthält, der an seinem Zähleingang ein Taktsignal mit feststehender Frequenz erhält und auf seinem Steuereingang ein Signal, dessen Frequenz gebunden ist an die Frequenz des Eingangssignals, damit der Zähler die Impulse des Taktsignals zählt während der periode des an seinem Steuereingang anliegenden Signals, und einen Dividierer, der eine programmierbare Konstante so durch das von dem Zähler ausgegebene Signal dividiert, daß man am Ausgang des Dividierers über ein numerisches Signal verfügt, das repräsentativ ist für die Frequenz des Eingangssignals.
Nach einem dritten Aspekt werden diese Ziele gemäß der vorliegenden Erfindung durch Steuereinrichtungen erreicht, die einen Modul enthalten, der sensibel ist für die Flankensteilheit des für den anzuzeigenden Paramter repräsentativen Signals.
Weitere Charakteristika, Zwecke und Vorzüge der vorliegenden Erfindung gehen aus der nachfolgenden detaillierten Beschreibung hervor und aus den beigefügten Zeichnungen, die beispielhaft und nicht einschränkend sind.
- Die Figur 1 stellt, in Form von Funktionsblöcken, eine schematische Ansicht der einer bevorzugten Ausführungsform der Erfindung entsprechenden Steuereinrichtungen dar,
- die Figur 2 stellt eine Tabelle der größten akzeptablen Frequenzwerte dar in Abhängigkeit von den an den Eingängen der Vorrichtung programmierten Daten,
- die Figur 3 stellt eine Tabelle der kleinsten akzeptablen Frequenzwerte dar in Abhängigkeit von den an den Eingängen der Vorrichtung programmierten Daten,
- die Figur 4 stellt, in Form von Funktionsblöcken, eine Musterglättung dar,
- die Figur 5 stellt, in Form eines Organigramms, eine Steilheitsbegrenzung dar,
- die Figur 6 stellt Werte dar, einem Sinus/Kosinus-Gesetz entsprechend, enthalten in einer Speichertabelle,
- die Figur 7 stellt schematisch den Aufbau der Leistungsstufen für die Spulen des Kreuzspulenmeßgeräts dar,
- die Figur 8 stellt in Tabellenform die Richtung der Ströme in den Spulen dar, und identifiziert die leitend gemachten Leistungsstufen in Abhängigkeit von dem betreffenden Quadranten,
- die Figur 9 stellt den Aufbau eines Ausgangslogikblocks dar,
- die Figur 10 stellt ein Organigramm der allgemeinen Taktfolge der Vorrichtung dar, und
- die Figur 11 stellt in Form eines Organigramms die Arbeitsweise eines Hysteresismoduls dar.
Die der bevorzugten Ausführungsform der vorliegenden Erfindung entsprechenden Steuereinrichtungen, dargestellt in der beigefügten Figur 1, enthalten im wesentlichen: eine Eingangsstufe 100 für die Erzeugung eines numerischen, für die Frequenz des Eingangssignals Fs repräsentativen Signals, wobei diese Frequenz Fs selbst dem anzuzeigenden Parameter proportional ist, eine Zwischenverarbeitungsstufe 200, eine Codierstufe 300 und eine Ausgangsstufe 400.
Nach Figur 1 umfaßt die Eingangsstufe 100 einen Eingangs-Triggermodul 110, einen Vordividierermodul 120, einen Taktfrequenz-Teilermodul 130, einen Zähler 140, als Periodenmeßgerät arbeitend, und einen programmierbaren Dividierer 150.
Das Eingangssignal, dessen Frequenz Fs den anzuzeigenden Parameter darstellt, wird angelegt an den Triggermodul 110.
Der Triggermodul 110 gewährleistet auf bekannte Weise die Transformation des Eingangssignals in logische Impulse derselben Frequenz Fs.
Das vom Triggermodul 110 ausgehende Signal wird angelegt an den Vordividierermodul 120. Dieser gewährleistet eine Division der Eingangsfrequenz Fs durch einen Faktor 2A, mit A ganzzahlig enthalten zwischen 0 und 2a-1, programmierbar durch a Eingänge 122 des Moduls 120. Der Divisionsfaktor 2A kann folglich 2a Werte annehmen. Das am Ausgang des Vordividierers 120 erhaltene Signal hat die Frequenz Fs/2A.
Gemäß dem in Figur 1 dargestellten Beispiel hat der Vordividierer 120 a = 2 Programmierungseingänge 122. Er kann folglich die Eingangfrequenz Fs wahlweise durch 1, 2, 4 oder 8 dividieren.
Die Steuereinrichtungen nutzen ein Taktsignal mit feststehender Frequenz Fo. Dieses Taktsignal kann z.B. durch einen herkömmlichen, auf den beigefügten Zeichnungen nicht dargestellten Quartzoszillator erzeugt werden.
Das Eingangstaktsignal wird vorzugsweise an einen Frequenzteiler 130 angelegt. Dieser teilt die Takteingangsfrequenz Fo durch den Faktor B, so daß man am Ausgang des Teilers 130 über ein geeignetes Steuertaktsignal Fe = Fo/B verfügt.
Das vom Teiler 130 ausgegebene Steuertaktsignal wird an den Zähleingang 142 des Zählers 140 angelegt.
Die Zählperioden des Zählers 140 werden bestimmt durch das von dem Vordividierer 120 ausgegebene Signal, d.h. daß der Zähler 140 die Anzahl C Impulse zählt, ausgegeben von dem Teiler 130 mit der Frequenz Fe zwischen zwei aufeinanderfolgenden Flanken des gleichen Typs, z.B. zwei ansteigenden Flanken, des von dem Vordividierer 120 mit der Frequenz Fs/2A ausgegebenen Signals. Der Zähler 140 arbeitet folglich als Periodenmeßgerät. Er enthält D Bits, z.B. 20 Bits; der Übergang auf den hohen Pegel des höchstwertigen Bits des Zählers 140 bestimmt, daß die Frequenz des Eingangssignals niedriger ist als die kleinste akzeptable Frequenz.
Der am Ausgang des Zählers 140 dargestellte numerische Wert C wird bei jeder aktiven Flanke, z.B. jeder ansteigenden Flanke, des durch den Vordividierer 120 ausgegebenen Signals erneuert und zum Dividierer 150 übertragen bei jeder Anfrage von diesem. Der Dividierer 150 dividiert eine programmierbare Konstante E durch die Eingangsgröße C, ausgegeben von dem Zähler 140. Er liefert das Resultat G der Division E/C an seinem Ausgang 152.
Die Konstante E wird programmiert über e Eingänge des Dividierers 150, z.B. 6 Eingängen, so daß für den höchstzulässigen Wert der Eingangsfrequenz Fs die Division von E durch den numerischen Wert C dem maximalen Ausschlagswinkel entspricht.
Der Dividierer 150 liefert das Signal G auf H Bits, z.B. auf 10 Bits.
Die Anzahl H Bits am Ausgang des Dividierers 150 wird bestimmt durch H> log(360/I)/log2, wobei in dieser Relation I die gewünschte Anzeigeauflösung darstellt.
Die Kapazität des Zählers 140 und folglich die Anzahl D Bits an seinem Ausgang werden gewählt in Abhängigkeit von der Taktfrequenz Fe und der kleinsten zulässigen Frequenz.
Die Anzahl a der Bits des Vordividierers 120, die den größten Vordivisionsfaktor 2(2a-1) bestimmt, wird gewählt in Abhängigkeit des Bereichs der zu verarbeitenden Eingangsfrequenzen.
Erfindungsgemäß wird eine minimale Anzahl d Bits am Ausgang des Zählers 140 vorgeschrieben für die kleinste Zählperiode Cmin oder die maximale Eingangsfrequenz Fs, Fs Max, wie etwa d = H+1.
Entsprechend dem vorerwähnten Beispiel, wenn die Anzahl H der Bits am Ausgang des Dividierers 150 gleich 10 ist, führt dies dazu, für Cmin eine minimale Anzahl von 11 Bits zu wählen, also Cmin ≥ 2048.
Genauer, man wählt den Vorteilungsfaktor 2A in dem Vordividierer 120, so daß man immer 2H+1≤Cmin< 2H+2, also 2048< Cmin< 4096 erhält, entsprechend dem vorerwähnten Beispiel.
Außerdem codiert man E, wie etwa E(e) = 2H[2h1(2h2+h&sub3;)], wobei in dieser Relation:
h&sub3; eine zwischen 0 und 2e-1 enthaltene Ganzzahl ist,
h1 und h2 Ganzahlen sind wie h1 + h2 = H +1 und h&sub2; = e.
Entsprechend dem vorerwähnten, selbstverständlich nicht einschränkenden Beispiel erhält man
- a (Anzahl der Bits des Vordividierers 120) = 2,
- mögliche Faktoren der Frequenzteilung in dem Vordividierer 120: 2A = 1, 2, 4 oder 8,
- Frequenz Fo des Taktsignals am Eingang: 4,194304MHz,
- Divisionsfaktor B des Teilers 130 = 8,
- Frequenz Fe des Steuertaktsignals: 524288 Hz,
- Anzahl Bits des Zählers 140: 20,
- Anzahl Bits e für die Programmierung der Konstanten E: 6,
- Anzahl Bits des Dividierers 150: 10,
- Wert der Konstanten E:
2¹&sup0;[2&sup5;(2&sup6;+h&sub3;) ] = 2¹&sup5; (64+h&sub3;),
- maximaler Ausschlagwinkel: 360º,
- Auflösung: 0,35º,
- Frequenzbereich, der einem Ausschlag von 360º entsprechen kann: 129 bis 2048 Hz,
- Genauigkeit bei vollem Ausschlag besser als +/- 0,75%.
In der beigefügten Tabelle der Figur 2 wurden die Faktoren 2A und h&sub3; aufgeführt, die mittels a und e Steuerbits jeweils vorzugeben sind, um bei der maximalen Eingangsfrequenz FsMax einen vollen Ausschlag von 360º zu erhalten im Rahmen des vorerwähnten Beispiels. Zum Beispiel für Fs Max = 655,36 Hz programmiert man die a Bits des Moduls 120, wie etwa 2A - 4, und die e Bits des Moduls 150, wie h&sub3; = 36.
Eine solche Tabelle kann für weitere Ausführungsbeispiele bestimmt sein, indem man die Werte FsMax = Fe x 2A/[2h1(2h2 + h³)] in Abhängigkeit von e und a berechnet.
Außerdem wurden in der Tabelle in Figur 3 die minimale akzeptable Eingangsfrequenz Fs in Abhängigkeit von dem Vordivisionsfaktor 2A angegeben. Diese minimale Frequenz entspricht der maximal meßbaren Periode, bestimmt durch die Aktivierung des D-ten Bits des Zählers 140.
Man erhält am Ausgang des Dividierers 150 ein numerisches Signal auf H Bits, das der Frequenz des Eingangssignals proportional ist und dem gesuchten Ausschlagswinkel des Kreuzspulenmeßgeräts.
Das am Ausgang des programmierbaren Dividierers 150 erzielte Resultat wird zur Verarbeitungsstufe 200 geleitet.
Diese letztere enthält einen Modul 210, der auf K Bits ein gleitendes Mittel erstellt, und einen Steilheitsbegrenzungsmodul 250.
Wie in Figur 4 gezeigt, enthält der Modul 210 zu diesem Zweck K Register 212, 214, 216 und 218, 2 Pointer 220, 222 und einen Addierer/Subtrahierer 230. Die vom Ausgang des Dividierers 150 kommenden Signale werden nacheinander in die Register 212, 214, 216, 218 eingegeben. Der Pointer 220 enthält die Adresse des Registers 212 bis 218, das als letztes ein vom Dividierer 150 ausgegebenes Signal erhalten hat. Der Pointer 222 hingegen enthält die Adresse des Registers 212 bis 218, das als erstes ein vom Dividierer 150 ausgegebenes Signal erhalten hat. Der Addierer/Subtrahierer 130 enthält eine Zahl, die gleich der Summe der Inhalte der K Register 212 bis 218 ist.
Wenn am Ausgang des programmierbaren Dividierers 150 ein neuer Wert erscheint, wird der Inhalt des Registers 212 bis 218, das durch den pointer 222 identifiziert wurde, abgezogen vom Inhalt des Addierers/Subtrahierers 230, die Adressen der Pointer 220, 222 werden um einen Schritt inkrementiert, der neue, am Ausgang des Dividierers 150 verfügbare Wert wird in das durch den Pointer 220 identifizierte Register 212 bis 218 eingegeben, und der Inhalt dieses Registers wird zum Inhalt des Addierers/Subtrahierers 130 dazugezählt.
Unter der Annahme, daß der programmierbare Dividierer 150 sein Ausgangssignal auf H Bits liefert und der Modul 210 ein gleitendes Mittel von 4 Mustern herstellt und folglich 4 Register 212 bis 218 enthält, der Addierer/Subtrahierer 230 H+2 Bits enthält, oder 12 Bits in dem vorerwähnten Beispiel, wo der Dividierer 150 sein Signal auf 10 Bits liefert. Der Inhalt des Addierers/Subtrahierers 130 wird nach jeder vorerwähnten Addier- /Subtrahieroperation zum Modul 250 übertragen, mit einer Verschiebung von K Bits nach rechts, wie etwa K = 2k. Mit anderen Worten, die k wertniedrigsten Bits des Inhalts des Addierers/Subtrahierers 230 werden während des Transfers in den Modul 250 eliminiert.
Die Funktion dieses Moduls 250 ist es, die Steilheit des Signals zu begrenzen. Er geht vor, wie in Figur 5 dargestellt, indem er den Mittelwert, also AFm, geliefert zu einem bestimmten Zeitpunkt am Ausgang des Moduls 210, mit dem entsprechenden vorhergehenden Wert vergleicht, der AFmp genannt wird.
Dieser Wert AFmp wird zu diesem Zweck in einem Register oder einer geeigneten Speicherzelle gespeichert. Der Modul 250 liefert an seinem Ausgang ein Signal AFs.
Wenn bei dem Schritt 252 der Modul 250 feststellt, daß AFm≥AFmp die Neigung des Signals zunimmt, geht man weiter zu Schritt 254, in dessen Verlauf der Modul 250 die Differenz (AFm - AFmp) mit einem vorher festgelegten Schwellwert D1 vergleicht.
Wenn AFm-AFmp > D1, wobei die wachsende Neigung des Signal den zulässigen Schwellwert überschreitet, dann entscheidet der Modul 250 in dem Schritt 256 AFs = AFmp + D1.
Wenn hingegen der Modul 250 in dem Schritt 254 feststellt, daß AFm - AFmp ≤ D1, dann geht man weiter zu Schritt 258, der das Signal AFs gleich AFm setzt.
Wenn im Schritt 252 der Modul 250 feststellt, daß AFm > AFmp, wobei die Neigung des Signals abnimmt, dann geht man weiter zu Schritt 260, in dessen Verlauf der Modul 250 die Differenz (AFmp - AFm) mit einem vorher festgelegten Schwellwert D2 vergleicht.
Wenn AFmp - AFm > D2, wobei die abnehmende Neigung des Signals den zulässigen Schwellwert D2 überschreitet, dann entscheidet der Modul AFs = AFmp - D2 im Schritt 262.
Wenn hingegen der Modul 250 in dem Schritt 260 feststellt, daß AFmp ≤ D2, geht man weiter zu Schritt 264, der das Signal AFs gleich setzt mit AFm.
Im Schritt 266 wird der vorher gespeicherte Mittelwert AFmp aufgefrischt mit dem neuen Wert AFs. Dieser Wert wird zum Codiermodul 300 geleitet. Dieser Modul 300 enthält Speichereinrichtungen 310 und einen Interpolator 350. Diese Speichereinrichtungen werden vorzugsweise durch ein ROM gebildet, können jedoch von jedem geeigneten gleichwertigen Mittel gebildet werden, z.B. einem unter der Bezeichnunt PLA bekannten Aufbau, beschrieben vor allem in "Integrated Circuit Engineering - Glaser and Subak - Sharpe, Addison - Wesley p 726", oder auch einer kombinatorischen Gatterlogik.
Der Wert AFs wird am Ausgang des Moduls 250 auf R Bits geliefert, z.B. 10 Bits, und an die Codierstufe 300 angelegt.
Für eine Anzeige mit vollem Ausschlag über 360º codieren die beiden werthöchsten Bits des Signals AFs, in der Folge SQ(1) und SQ(0) genannt, den Quadranten, also willkürlich erster Quadrant für SQ(1) = 0 und SQ(0) = 0, zweiter Quadrant für SQ(1) = 0 und SQ(0) = 1, dritter Quadrant für SQ(1) = 1 und SQ(0) = 0 und vierter Quadrant für SQ(1) = 1 und SQ(0) = 1.
Die r1 Bits mittlerer Wertigkeit, z.B. r1 = 4 dienen zur Adressierung der Speichereinrichtungen 310.
Die r2 niederwertigsten Bits des Signals AFs, z.B. r2 = 4, dienen zur Steuerung des Interpolators 350.
Die Speichereinrichtungen 310 enthalten 2r1 Wörter mit M Bits, welche die Sinuswerte [90º x N]/2r1 darstellen, mit N enthalten zwischen 1 und 2r1.
Somit hat man den Sinuswert [(90º x N)/2r1] unter der Adresse N in den Speichereinrichtungen und den Kosinuswert [(90º x N)/2r1] unter der Adresse (2r1 - N).
In Figur 6 hat man, unter der Annahme r1 = 4, die 2r1 = 16 Werte dargestellt, die in den Einrichtungen 310 unter den Adressen N gespeichert sind.
Für die weitere Beschreibung nimmt man an, daß das Kreuzspulenmeßgerät zwei um 90º gekreuzte Spulen enthält, bezeichnet B1 und B2, dazu bestimmt, Signale des Typs Sinus bzw. Kosinus zu empfangen.
Die Einrichtungen 310 sind mit einer Pointerlogik verbunden, gesteuert von zwei höchstwertigen Bits SQ(1), SQ(0), ausgegeben vom Modul 250.
Für die auf die Spule B1 angewandten Signale liest die Pointerlogik den in der Adresse N enthaltenen Wert, wenn das vorletzte Bit SQ(0) der höchsten Wertigkeit auf 0 ist; hingegen liest sie den in der Adresse (2 r1 - N) enthaltenen Wert, wenn des vorletzte Bit der höchsten Wertigkeit SQ(0) auf 1 ist;
Ebenso liest für die Bestimmung der auf die Spule B2 anzuwendenden Signale die Pointerlogik den in der Adresse (2Hr1 - N) enthaltenen Wert, wenn das vorletzte Bit von höchster Wertigkeit SQ(0) auf 0 ist; hingegen liest sie den in Adresse N enthaltenen Wert, wenn das vorletzte Bit der höchster Wertigkeit SQ(0) auf 1 ist.
Die so von der Pointerlogik gelesenen Werte stellen grob den Sinus bzw. den Kosinus des gesuchten Ausschlagwinkels dar.
Diese Werte werden anschließend in dem Interpolationsmodul 250 verfeinert auf der Basis der zwei Bits der geringsten Wertigkeit, ausgegeben durch den Modul 250.
Der Interpolationsmodul 350 geht folgendermaßen vor, dabei bezeichnend: R(N) den Inhalt der Einrichtungen 310 mit der Adresse N; IP den Dezimalwert entsprechend den r2 Bits der geringsten Wertigkeit, ausgegeben vom Modul 250; Rcs ein Sinussignal und Rcc ein Kosinussignal, errechnet durch den Modul 350:
a) wenn SQ(1) = 0 und SQ(0) = 0 für den ersten Quadranten oder SQ(1) = 1 und SQ(0) = 0 für den dritten Quadranten:
Rcs = R(N) + IP[R(N+1) - R(N)]/2r1 und
wenn N=1, Rcc = 1 - IP[1 - R(2r1 - 1)]/2r1,
wenn N≠1, Rcc = R(2r1 - N) - IP[R(2r1 - N) - R(2r1 - 1 - N)]/2r1;
b) wenn SQ(1) = 0 und SQ(0) = 1 für den zweiten Quadranten oder SQ(1) = 1 und SQ(0) = 1 für den vierten Quadranten:
wenn N=1, Rcs = 1 - IP[1 - R(2r1 - 1)]/2r1,
wenn N≠1, Rcs = R(2r1 - N) - IP[R(2Hr1 - N) - R(2r1 - 1 - N)]/2r1 Rcc = R(N) - I[R(N + 1) - R(N) ]/2r1.
Die den Sinus und den Kosinus darstellenden Signale, ausgegeben durch den Interpolationsmodul 350 werden an die Ausgangsstufe 400 angelegt.
Diese enthält zwei Module 410, 420, die zyklische Relationen bestimmen werden in Verbindung mit den an den Eingang der Stufe 400 angelegten Signalen, und einen Ausgangslogikmodul 450.
Die Module 410, 420 werden durch rückwärtszählende Register gebildet. Periodisch, mit der Periode TRc, werden die von dem Interpolator 350 ausgegebenen Signale jeweils in diese Register 410 bzw. 420 geladen. Diese werden dekrementiert mit einer feststehenden Frequenz Fdec. Der Ausgang 412, 422 der Module 410, 420 ist auf dem hohen logischen Pegel, solange der Inhalt der rückwärtszählenden Register nicht auf Null zurückgezählt ist. Der Ausgang 412, 422 der Module 410, 420 hingegen zeigt durch einen niedrigen logischen Pegel an, wenn die Rückkehr des Zählers auf Null ausgeführt ist.
Somit erhält man an den Ausgängen 412, 422 der Module 410, 420 logische Signale, deren Dauer auf hohem Pegel proportional ist zum Sinus bzw. Kosinus des gesuchten Ausschlagwinkels.
Außerdem nimmt man
(2M) x 1/Fdec =TRC,
man erhält somit am Ausgang der Module 410 und 420 ein quadratisches Signal der Frequenz 1/TRC mit der gleichen zyklischen Relation wie der Sinus bzw. der Kosinus des gesuchten Ausschlagwinkels. Man kann z.B. M = 8 Bits, Fdec = 32768Hz und 1/TRC = 128 Hz nehmen.
Der Ausgangslogikblock 450 hat den Zweck, die Leistungsstufen zu steuern, welche die Spulen des Kreuzspulenmeßgeräts speisen.
Wie in Figur 7 dargstellt, können diese Stufen aus 8 Transistoren T0 bis T8 gebildet werden, die mit ihrer Hauptleiterspur paarweise angeschlossen sind zwischen einer +Vcc- Versorgungsklemme und der Masse.
Die beiden Spulen B1 und B2 sind angeschlossen zwischen den die Transistorpaare T0, T4; T1, T5; T2, T6; T3, T7 verbindenden Anschlüsse.
Der Ausgangslogikblock 450 erhält am Eingang einerseits die beiden Bits SQ(1) und SQ(0) höchster Wertigkeit des von dem Steilheitsbegrenzungsmodul 250 ausgegebenen Signals, andererseits die Signale Rcs und Rcc, ausgegeben von den Modulen 410 und 420.
Der Ausgangslogikblock 450 bestimmt die Richtung der Ströme, welche die Spulen B1 und B2 durchqueren in Abhängigkeit von dem erforderlichen Quadranten, identifiziert durch die beiden hochwertigen Bits SQ(1) und SQ(0), ausgegeben von dem Modul 250.
Zum Beispiel, wenn diese beiden Bits auf den Pegeln 00 sind, was einem ersten Quadranten Q0 entspricht, legt der Block 450 den Durchgang des Stroms von B10 nach B11 und von B20 nach B21 fest, entsprechend der Darstellung der Figur 7, und macht zu diesem Zweck die Transistoren T1, T4, T3, T6 leitend.
Wenn die beiden von dem Modul 250 ausgegebenen Bits höchster Wertigkeit auf den Pegeln 01 sind, was einem zweiten Quadranten Q1 entspricht, legt der Block 450 den Durchgang des Stroms von B10 nach B11 und von B21 nach B20 fest und macht die Transistoren T1, T4, T2 und T7 leitend.
Wenn die beiden vom Modul 250 ausgegebenen Bits auf den Pegeln 1,0 sind, was einem dritten Quadranten Q2 entspricht, legt der Block 450 den Durchgang des Stroms von B11 nach B10 und von B21 nach B20 fest, und macht die Transistoren T0, T5, T2 und T7 leidend.
Schließlich, wenn die beiden höchstwertigen Bits aus dem Modul 250 auf den Pegeln 1,1 sind, was einem vierten Quadranten Q3 entspricht, legt der Block 450 den Druchgang des Stroms von B11 nach B10 und von B20 nach B21 fest, und macht die Transistoren T0, T5 und T3, T6 leitend.
Diese Anordungen sind in Figur 8 zusammengefaßt.
Die Module der die Spulen durchquerenden Ströme ergeben sich aus der temporellen Modulation eines die leitenden Transistoren durchquerenden Stroms Io durch die Signale Rcs und Rcc, abgeleitet von den Modulen 410, 420, die angelegt werden an den Basen oder Gates G0 bis G7 der Transistoren.
Zu diesem Zweck kann der Ausgangslogikblock 450 die in Figur 9 dargestellt Form aufweisen.
Gemäß Figur 9 enthält der Modul ein exklusives ODER- Gatter 452 mit zwei Eingängen, zwei Inverter 454, 456, 4 UND- Gatter 458, 462, 466, 470 mit zwei Eingängen und vier ODER-Gatter mit 2 Eingängen, wovon einer ein invertierender Eingang ist.
Gemäß der in Figur 9 gegebenen Darstellung bezeichnet man mit RCs das von dem Modul 410 abgeleitete und für einen Sinus repräsentative Signal, mit Rcc das von dem Modul 420 abgeleitete und für einen Kosinus repräsentative Signal, mit SQ(1) das höchstwertige, von dem Modul 250 abgeleitete Bit, und mit SQ(0) das Bit der unmittelbar niedrigeren Wertigkeit, abgeleitet von dem Modul 250.
Das Gatter 452 erhält an seinen Eingängen die Signale SQ(1) und SQ(0).
Der Inverter 454 erhält am Eingang das Signal SQ(1), während der Inverter 456 am Eingang das Signal SQ(0) erhält.
Die Eingänge des Gatters 458 erhalten das Signal Rcs und das von dem Inverter 454 abgeleitete Signal. Der Ausgang des Gatters 458 ist verbunden mit dem Gate G1 des Transistors T1.
Der invertierende Eingang des Gatters 460 erhält das Signal Rcs, während sein nicht invertierender Eingang das Signal SQ(1) erhält. Der Ausgang des Gatters 460 ist verbunden mit dem Gate des Transistors T4.
Die Eingänge des Gatters 462 erhalten das Signal Rcs und das Signal SQ(1). Der Ausgang des Gatters 462 ist verbunden mit dem Gate Go des Transistors To.
Der invertierende Eingang des Gatters 464 erhält das Signal Rcs, während sein nicht invertierender Eingang das von dem Inverter 454 abgeleitete Signal erhält. Der Ausgang des Gatters 464 ist verbunden mit dem Gate G5 des Transistors T5.
Die Eingänge des Gatters 466 erhalten das Signal Rcc und das von dem Inverter 456 abgeleitete Signal. Der Ausgang des Gatters 466 ist verbunden mit dem Gate G3 des Transistors T3.
Der invertierende Eingang des Gatters 468 erhält das Signal Rc, während sein nicht invertierender Eingang verbunden ist mit dem Gatter 452. Der Ausgang des Gatters 468 ist verbunden mit dem Gate G6 des Transitors T6.
Die Eingänge des Gatters 470 erhälten das Signal Rcc und das von dem Gatter 452 abgeleitete Signal. Der Ausgang des Gatters 470 ist verbunden mit dem Gate G2 des Transistors T2.
Der invertierende Eingang des Gatter 472 erhält das Signal Rcc, während sein nicht invertierender Eingang das von dem Inverter 456 abgeleitete Signal erhält. Der Ausgang des Gatter 472 ist verbunden mit dem Gate G7 des Transistors T7.
Der Arbeitstakt der Steuervorrichtung erfolgt, wie in Figur 10 dargestellt.
Mit Bezug auf die Figur 10 bezeichnet man mit FLAG0 das Erscheinen eines Freigabesignals am Ausgang des Zählers 140 oder Vordividierers 120, das anzeigt, daß ein Wert 10 abrufbereit ist am Ausgang des Zählers 140, und man bezeichnet mit FLAG1 das Erscheinen eines Freigabesignals am Ausgang der Module 410, 420, das anzeigt, das diese bereit sind, neue Daten von der Codierstufe 300 zu empfangen.
In Figur 10 stellt der Schritt 10 einen Initialisierungsschritt dar.
Im folgenden Schritt 502 prüft das System, ob FLAG0 gesetzt ist.
Wenn ja, geht es nacheinander zu den Schritten 504: laden des Inhalts C des Zählers 140 in den Dividierer 150, 506: Dividieroperation E(e)/C in dem Modul 150, und 508: Übertragung des gleitenden Mittels in den Modul 210.
Auf Schritt 508 folgt Schritt 510.
Ebenso folgt auf den Schritt 502 der Schritt 510, wenn in Schritt 502 festgestellt wird, daß das Signal FLAG0 nicht gesetzt ist.
Im Verlauf des Schritts 510 begrenzt der Modul 250 die Steilheit des Signals, wie vorher ausgeführt. Der Schritt 510 wird gefolgt von Schritt 512. Dieser entspricht der Berechnung des Sinus und Kosinus in der Codierstufe 300.
Der Schritt 512 wird gefolgt von Schritt 514. In dessen Verlauf prüft das System, ob das Signal FLAG1 gesetzt ist.
Wenn ja, geht es weiter zu Schritt 516 des Ladens der rückwärtszählenden Register 410, 420. Der Schritt 516 wird gefolgt von Schritt 502.
Wenn der Schritt 514 feststellt, daß das Signal FLAG1 nicht gesetzt ist, schleift sich dieser Schritt auf sich selbst zurück.
Man wird feststellen, daß der Steilheitbegrenzungsmodul 250 eine Winkelbegrenzung bewirkt. Diese wird umgewandelt in eine Begrenzung der ersten Ableitung des Winkels bezogen auf die Zeit (also in eine Begrenzung der Winkelgeschwindigkeit) durch die Einfügung der Stillstandsschleife 514 in den Zweig, der die Steilheitsbegrenzungsoperation enthält.
Selbstverständlich ist die vorliegende Erfindung nicht beschränkt auf die besondere Ausführungsform, die soeben beschrieben wurde, sondern erstreckt sich auf alle Varianten, die ihrem Sinn entsprechen.
Nach einer ersten Variante kann der das gleitende Mittel erstellende Modul 210 vor dem programmierbaren Dividierer 150 angeordnet werden, und nicht nach diesem.
Nach einer zweiten Variante kann der das gleitende Mittel erstellende Modul 210 ersetzt werden durch einen Modul, der einen Hysteresiseffekt erzeugt, d.h. die Muster des vor ihm angeordneten Moduls nur zur Kenntnis nimmt, wenn die Muster sich unterscheiden von den unmittelbar vorherigen Mustern mit einem vorher festgelegten Schwellwert.
Die Arbeitsweise dieser Variante des Moduls 210 ist in der beigefügten Figur 11 schematisiert.
Im Hinblick auf Figur 11 bezeichnet man das Muster, das abgeleitet ist von dem Modul (140 oder 150), der dem Hysteresismodul 210 vorangestellt ist, mit Q, und mit Qp das vorherige Muster.
Diese Muster Qp wird zu diesem Zweck gespeichert in einem Register oder einer geeigneten Speicherzelle. Der Modul 210 liefert an seinem Ausgang ein Signal Qs.
Wenn im Schritt 220 der Modul 210 feststellt, daß Q> Qp die Steilheit des Signals zunimmt, geht man weiter zu Schritt 222, in dessen Verlauf der Modul 210 die Differenz Q-Qp mit einem vorher festgelegten Schwellwert D3 vergleicht.
Wenn Q-Qp> D3, die zunehmende Steilheit des Signals erreicht den erforderlichen Schwellwert D3, dann legt der Modul 210 im Schritt 226 Qs=Q fest.
Wenn hingegen der Modul 210 in Schritt 222 bestimmt, daß Q-Qp≤D3, geht man weiter zu Schritt 224, der das Signal Qs gleich Qp setzt.
Wenn im Schritt 220 der Modul 210 feststellt, daß Q< Qp die Steilheit des Signals abnimmt, geht man weiter zu Schritt 228, in dessen Verlauf der Modul 210 die Differenz Qp-Q mit einem vorher festgelegten Schwellwert D4 vergleicht.
Wenn Qp-Q> D4, die abnehmende Steilheit des Signals erreicht den erforderlichen Schwellwert D4, dann legt der Modul 210 in Schritt 232 Qs=Q fest.
Wenn hingegen der Modul 210 in Schritt 228 fetstellt, daß Qp-Q≤D4, geht man weiter zu Schritt 230, der das Signal Qs gleich Qp setzt.
In Schritt 234 wird der vorhergehende, gespeicherte Wert Qp wird aufgefrischt mit dem neuen Wert Qs. Dieser Wert wird zum Modul 250 geleitet.
Nach einer dritten Variante kann man in den Einrichtungen 310 auf 45º bemusterte Tangenswerte speichern, und nicht auf 90º bemusterte Sinus-Kosinuswerte, wie vorhergehend angegeben.
In diesem Fall wird der maximale Ausschlag von 360º in 8 Oktanten von 45º codiert mittels den drei werthöchsten, von dem Modul 250 abgeleiteten Bits. Die r1-1 Bits mittlerer Wertigkeit, abgeleitet von dem Modul 250 werden verwendet, um die Einrichtungen 310 zu adressieren und somit einen groben Tangenswert des Tangens des gesuchten Ausschlags zu definieren. Die r2 Bits der niedrigsten Wertigkeit werden benützt, um diesen Tangenswert durch Interpolation zu verfeinern, wie vorhergehend angegeben.
Eine der Spulen nimmt einen Strom auf, dessen Intensität dem erhaltenen Tangens proportional ist und den man in der Folge Ct nennen wird. Die andere Spule nimmt einen Referenzstrom von konstanter Stärke auf, gleich dem in die erste Spule für tan45º eingespeisten Strom. Der Referenzstrom wird in der Folge Cr genannt. Die Stromrichtung und die Art der an die Spulen angelegten Signale findet gemäß folgender Sequenz statt:
1.Oktant: Spule B1 nimmt Cr in einer ersten Richtung auf,
Spule B2 nimmt Ct in einer ersten Richtung auf,
2.Oktant: B1 nimmt Cr in der ersten Richtung auf,
B2 nimmt Ct in der zweiten Richtung auf,
3.0ktant: B1 nimmt Ct in der ersten Richtung auf,
B2 nimmt Cr in der zweiten Richtung auf,
4.0ktant: B1 nimmt Ct in einer zweiten Richtung auf,
B2 nimmt Cr in der zweiten Richtung auf,
5.Oktant: B1 nimmt Cr in der zweiten Richtung auf,
B2 nimmt Ct in der zweiten Richtung auf,
6.Oktant: B1 nimmt Cr in der zweiten Richtung auf,
B2 nimmt Ct in der ersten Richtung auf,
7.Oktant: B1 nimmt Ct in der zweiten Richtung auf,
B2 nimmt Cr in der ersten Richtung auf,
8.Oktant: B1 nimmt Ct in der ersten Richtung auf,
B2 nimmt Cr in der ersten Richtung auf,
Gegebenenfalls werden die den Modulen 150, 210 in seiner Hysteresisvariante, 250 und 350 entsprechenden funktionellen Operationen ausgeführt durch numerische Verarbeitung.
Schließlich wird man feststellen, da die in den Speichereinrichtungen 310 enthaltenen Werte nicht genau mit einem Sinus/Kosinus- oder Tangensgesetz übereinstimmen können, sondern deutlich abweichen können, bezogen auf diese theoretischen Gesetze, ob Korrekturen nötig sind, z.B. in Abhängigkeit der Charakteristika des Kreuzspulenmeßgeräts.
Entsprechend der vorhergehenden Beschreibung zählt der Zähler 140 mit D Bits, z.B. 20 Bits, die Perioden des Taktsignals Fo/B, abgeleitet vom Teiler 130. Er wird rückgesetzt auf Null durch die aktiven Flanken, z.B. die ansteigenden Flanken des von dem Vordividierer 120 abgeleiteten Signals. Auf diesen aktiven Flanken wird der Inhalt des Zählers 140 in den Dividierer 150 übertragen.
Als Variante kann man einen Zähler 140 mit X Bits vorsehen, z.B. mit 10 Bits, mit X< D, verbunden mit einem RAM- Speicher mit Y Bits, z.B. mit 10 Bits, mit X+Y=D wird der Speicher bei jedem Überlauf des Zählers mit X Bits inkrementiert und repräsentiert somit die Y Bits hoher Wertigkeit des ursprünglichen, in Figur 1 dargestellten Zählers 140.

Claims

1 Steuerungseinrichtung für ein Kreuzspulenmeßgerät des Typs, der enthält:

- Mittel (100) die geeignet sind, ein numerisches Signal zu erzeugen, das repräsentativ ist für den optisch anzuzeigenden Parameter,

- Mittel (310), die eine Codierung des numerischen Signals definieren auf der Basis einer vorher festgesetzten Funktionsart des Typs Sinus, Cosinus oder Tangens, wobei diese Codierung gesteuert wird durch numerische Signalbits, und

- Korrekturmittel (350), gesteuert durch numerische Signalbits, dadurch gekennzeichnet, daß

- Die Codiermittel Speichermittel (310) enthalten, die adressiert werden durch zwischenwertige Bits des numerischen Signals, eingeschlossen zwischen den werthohen und den wertniedrigen Bits dieses numerischen Signals,

- die Speichermittel (310) 2r1 Codierwörter enthalten, wobei r1 die Anzahl der zwischenwertigen Bits darstellt und

- die Korrekturmittel aus Interpolationsmitteln gebildet werden, die vor den Speichermitteln (310) angebracht sind, um die von den Speichermitteln (310) ausgegebenen Signale auf der Basis der wertniedrigen Bits des numerischen Signals zu korrigieren.

2. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 1, dadurch gekennzeichnet, daß die Speichermittel (310) ausgewählt werden aus der Gruppe, die ein ROM, ein PAL oder eine kombinatorische Gatterlogik enthalten.

3. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Speichermittel (310) 16 Sinus- oder Kosinuswerte enthalten, zusammengesetzt aus 90º/16-Teilungsschritten.

4 Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die vorher festgesetzte Funktionsart vom Typ Sinus/Cosinus ist und die zwei werthöchsten Bits des numerischen Signals den aktiven Quadranten des Kreuzspulenmeßgeräts bestimmen.

5. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 4, dadurch gekennzeichnet, daß die zwei werthöchsten Bits des numerischen Signals die Stromrichtung bestimmen in den Spulen (B1, B2) des Kreuzspulenmeßgeräts.

6. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die vorher festgesetzte Funktionsart vom Typ Sinus/Cosinus ist und die Speichermittel (310) verbunden sind mit einer Pointerlogik, die für eine durch die zwischenwertigen Bits des numerischen Signals definierte Adresse den in der Adresse N der Speichermittel (310) enthaltenen Wert liest, wenn das vorletzte werthöchste Bit des numerischen Signals einen ersten Wert hat, und den in der Adresse 2r1 -N) enthaltenen Wert liest, wenn das vorletzte werthöchste Bit einen zweiten Wert hat.

7. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die vorher festgesetzte Funktionsart vom Typ Sinus/Cosinus ist, und daß die Interpolationsmittel (350) wie folgt verfahren: bei Bezeichnung von R(N) als Inhalt der Speichermittel (310) mit Adresse (N), IP als Dezimalwert entsprechend den r2 wertniedrigsten Bits abgeleitet aus Modul (250), Rcs als ein Sinussignal und Rcc als ein Cosinussignal berechnet durch die Interpolationsmittel (350), SQ(1) als werthöchstes Bit des numerischen Signals, SQ(0) als vorletztes werthöchstes Bit dieses numerischen Signals, und 2r1 als höchste Adresse der Speichermittel (310) :

a) wenn SQ(1) = 0 und SQ(0) = 0 sei es für den ersten Quadranten oder SQ(1) = 1 und SQ(0) = 0 sei es für den dritten Quadranten :

Rcs = R(N) + IP[R(N+1) - R(N)]/2r1 und

wenn N = 1, Rcc = 1-IP[1 - R(2r1 - 1)]/2r1,

wenn N ≠ 1, Rcc = R(2r1 - N) - Ip[R(2r1 -N) - R(2r1 - 1 - N)]/2r1.

b) wenn SQ(1) = 0 und SQ(0) = 1 sei es für den zweiten Quadranten oder SQ(1) = 1 und SQ(0) = 1 sei es für den vierten Quandranten:

wenn N=1 Rcs = 1 - IP[1 - R(2r1 - 1)]/2r1

wenn N≠1 Rcs = R(2r1 - N) - IP[R(2r1 - N) - R(2r1 - 1 - N)]/2r1 Rcc = R(N) - I[R(N - 1) - R(N)]/2r1.

8. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die vorher festgesetzte Funktionsart vom Typ Tangens ist und die drei werthöchsten Bits des numerischen Signals den aktiven Oktant des Kreuzspulenmeßgeräts bestimmen.

9. Steuerungseinrichtung für ein Kreuzspulenmeßgerät mit zwei Spulen (B1, B2) nach Anspruch 8, dadurch gekennzeichnet, daß sie einen Ausgangslogikmodul (450) enthält, der den Strom in den Spulen (B1, B) so überwacht, daß eine der Spulen (B1) einen Strom Ct aufnimmt, dessen Stärke dem erhaltenen Tangens proportional ist, während die andere Spule (B2) einen Referenzstrom Cr von konstanter Stärke aufnimmt, der gleich dem Strom ist, der in der ersten Spule bei Tangens 45 angewandt wird, wobei der Ausgangslogikmodul (450) die Stromrichtung und die angewandte Signalart bei den Spulen gemäß folgender Sequenz ändert:

1.0ktant: Spule B1 nimmt Cr in einer ersten Richtung auf,

Spule B2 nimmt Ct in einer ersten Richtung auf,

2.Oktant: B1 nimmt Cr in der ersten Richtung auf,

B2 nimmt Ct in der zweiten Richtung auf,

3.Oktant: B1 nimmt Ct in der ersten Richtung auf,

B2 nimmt Cr in der zweiten Richtung auf,

4.0ktant: B1 nimmt Ct in einer zweiten Richtung auf,

B2 nimmt Cr in der zweiten Richtung auf,

5.Oktant: B1 nimmt Cr in der zweiten Richtung auf,

B2 nimmt Ct in der zweiten Richtung auf,

6.Oktant: B1 nimmt Cr in der zweiten Richtung auf,

B2 nimmt Ct in der ersten Richtung auf,

7.0ktant: B1 nimmt Ct in der zweiten Richtung auf,

B2 nimmt Cr in der ersten Richtung auf,

8.Oktant: B1 nimmt Ct in der ersten Richtung auf,

B2 nimmt Cr in der ersten Richtung auf,

10. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet,daß auf die Interpolationsmittel (350) zwei rückwärtszählende Register (410, 420) folgen, in die periodisch, in der TRC-Periode, Signale des Typs Sinus bzw. Cosinus geladen werden, die von den Interpolationsmitteln (350) kommen und daß diese beiden rückwärtszählenden Register (410, 420) dekrementiert werden mit einer festen Frequenz Fdec, wobei der Ausgang der Register sein Niveau ändert, wenn der Inhalt der rückwärtszählenden Register Null erreicht, und die Leistungsstufen (T0-T7) steuert, welche die Spulen (B1, B2) speisen.

11. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 1 bis 2 und 8 oder 9, dadurch gekennzeichnet, daß auf die Interpolationsmittel (350) ein rückwärtszählendes Register (410) folgt, in das periodisch, in der TRC-periode, ein Signal des Typs Tangens geladen wird, das aus den Interpolationsmitteln (350) kommt und das rückwärtszählende Register (410) dekrementiert wird mit einer festen Frequenz Fdec, wobei der Ausgang des Registers sein Niveau ändert, wenn der Inhalt des rückwärtszählenden Registers Null erreicht, und die Leistungsstufen (T0, T1) steuert, welche die Spulen (B1, B2) speisen.

12. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, daß:

2M x 1 / Fdec = TRC

Relation in der M die Anzahl der Bits in jedem der rückwärtszählenden Register (410, 420) repräsentiert.

13. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 12, dadurch gekennzeichnet, daß 1/TRc = 128 Hz.

14. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 10, dadurch gekennzeichnet, daß sie außerdem einen Ausgangsmodul (450) enthält, gebildet aus einer kombinatorischen Gatterlogik, der die aus den rückwärtszählenden Registern (410, 420) kommenden Signale empfängt sowie die zwei werthöchsten Bits des numerischen Signals, und die Leistungsstufen (T0-T7) steuert, welche die Spulen (B1, B2) speisen.

15. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 11, dadurch gekennzeichnet, daß sie außerdem einen Ausgangsmodul (450) enthält, gebildet aus einer kombinatorischen Gatterlogik, der das aus dem rückwärtszählenden Register (410) kommende Signal empfängt sowie die drei werthöchsten Bits des numerischen Signals, und der die Leistungsstufen (T0-T7) steuert, welche die Spulen (B1, B2) speisen.

16. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Anspruche 14 oder l5, dadurch gekennzeichnet, daß acht Leistungsstufen (T0-T7) vorgesehen sind, um die Spulen (B1, B2) zu speisen.

17. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß sie enthält:

- einen Zähler (140), der an seinem Zähleingang ein Taktsignal (Fe) mit fester Frequenz erhält und an seinem Steuerungseingang ein Signal, dessen Frequenz mit der Frequenz des Eingangssignals, das den sichtbar zu machenden Parameter darstellt, so verbunden ist, daß der Zähler (140) die Impulse des Taktsignals zählt während der Periode des am Steuerungseingang anliegenden Signals, und

- einen Teiler (150), der eine programmierbare Konstante E(e) durch das aus dem Zähler (140) kommende Signal teilt, so daß man am Ausgang des Teilers über ein numerisches Signal verfügt, das die Frequenz des Eigangangssignals darstellt.

18. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 17, dadurch gekennzeichnet, daß es signalflußaufwärts vor dem Zähler (140) einen programmierbaren Frequenzteiler (120) gibt, der an seinem Eingang das Eingangssignal erhält, dessen Frequenz dem sichtbar zu machenden Parameter proportional ist und dessen Ausgang verbunden ist mit dem Steuerungseingang des Zählers (140).

19. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 18, dadurch gekennzeichnet, daß der programmierbare Frequenzteiler (120) Programmierungsoperanden 2A definiert, programmierbar auf a Bits mit A ganzzahlig enthalten zwischen 0 und (2a -1).

20. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 19, dadurch gekennzeichnet, daß a = 2 .

21. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, daß die Anzahl (H) der Bits des Teilers größer ist als log(360/I)/log2, Relation, in der I die gesuchte Auflösung darstellt.

22. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, daß die vom Teiler benutzte programmierbare Konstante [E(e)] auf e Bits programmiert wird und in der Form:

2H[2h1(2h2 + h&sub3;)], Relation in der:

h&sub3; ganzahlig enthalten ist zwischen 0 und 2e-1, programmiert mit den e Bits,

H die Anzahl der Bits des Teilers (150) wiedergibt,

h2 = e, und

h1 ganzzahlig ist, wie etwa h1 = H - e + 1.

23. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 18, dadurch gekennzeichnet, daß der Divisionsoperand des programmierbaren Frequenzteilers (120) so programmiert ist, daß die höchste zulässige Frequenz am Ausgang des programmierbaren Frequenzteilers (120) gleich Fe/2H+1 ist, Relation in der:

Fe die am Eingang des Zählers (140 ) angewandte Taktfrequenz darstellt,

H die Anzahl der Bits des Teilers (150) darstellt.

24. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 22, dadurch gekennzeichnet, daß der ganzzahlige Wert h3, enthalten zwischen 0 und 2e -1 und mit e Bits programmiert, so festgelegt wird, daß die am Ausgang des programmierbaren Frequenzteilers (120) zulässige Höchstfrequenz gleich Fe/2h1(2h2 + h3) ist, Relation in der:

Fe die am Eingang des Zählers (140) angewandte Frequenz darstellt.

25. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 22 oder 24, dadurch gekennzeichnet, daß e = 6 Bits.

26. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 17 bis 25, dadurch gekennzeichnet, daß der Teiler (140) eine Kapazität von 20 Bits hat.

27. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 17 bis 26, dadurch gekennzeichnet, daß der programmierbare Teiler (150) sein Ausgangssignal auf 10 Bits liefert.

28. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 17 bis 27, dadurch gekennzeichnet, daß der Teiler (140) mit einem Speicher verbunden ist, der bei jedem Überlauf des Zähler (140) inkrementiert wird.

29. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 1 bis 28, dadurch gekennzeichnet, daß den Speichermitteln ein Modul (210, 250) vorausgeht, der empfindlich ist für die Flankensteilheit des Signals, das den optisch anzuzeigenden Parameter repräsentiert.

30. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 29, dadurch gekennzeichnet, daß der für die Flankensteilheit des Signals empfindliche Modul (250) bei seinem Ausgangssignal die Flankensteilheit einschränkt.

31. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 29 oder 30, dadurch gekennzeichnet, daß der für die Flankensteilheit empfindliche Modul (210) vom Hysteresis-Typ ist, d.h. daß er den Evolutionen des Signals, das er erhält, nur dann Rechnung trägt, wenn diese Evolutionen eine bestimmte Schwelle überschreiten.

32. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 31, dadurch gekennzeichnet, daß dem Hysteresismodul ein Flankensteilheitsbegrenzer-Modul (250) folgt.

33. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 30, dadurch gekennzeichnet, daß dem Flankensteilheitsbegrenzer-Modul (250) ein Modul (210) vorausgeht, der einen gleitenden Durchschnitt aus K Mustern ausführt.

34. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 33, dadurch gekennzeichnet, daß K = 4.

35. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach einem der Ansprüche 33 oder 34, dadurch gekennzeichnet, daß der Modul (210) des gleitenden Durchschnitts K Register (212, 214, 216, 218) enthält, zwei pointer (220, 222) mit den Adressen des ersten und des letzten Registers, das ein Muster erhalten hat und einen Addierer/Subtahierer (230) gesteuert durch die Pointer, und deren Inhalt der Summe der K Register entspricht.

36. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 35, dadurch gekennzeichnet, daß während des Transfers zum Flankensteilheitsbegrenzer-Modul (250) der Inhalt des Addierer/Subtrahierers um k Bits nach rechts verschoben wird, wie etwa K = 2k.

37. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 30, dadurch gekennzeichnet, daß der Flankensteilheitsbegrenzer (250) sein Ausgangssignal auf 10 Bits liefert.

38. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 32, dadurch gekennzeichnet, daß der Flankensteilheitsbegrenzer (250) den Abstand zwischen einem Muster (AFm) das er als Eingang erhält und einem vorher erhaltenen Muster (AFmp) mit unterschiedlichen Schwellen (D1, D2) daran erkennt, ob die Flanke zunimmt oder abnimmt.

39. Steuerungseinrichtung für ein Kreuzspulenmeßgerät nach Anspruch 31, dadurch gekennzeichnet, daß der Hysteresismodul (210) die verschiedenen festgelegten Schwellen (D3, D4) auswertet, je nach dem ob die Signalflanke zunehmend oder abnehmend ist.