DE1958662A1 - Digitaler Impulsfolgenteiler mit optimaler Gleichverteilung der aus einer aequidistanten Eingangsimpulsfolge ausgewaehlten Impulse einer Ausgangsimpulsfolge - Google Patents

Digitaler Impulsfolgenteiler mit optimaler Gleichverteilung der aus einer aequidistanten Eingangsimpulsfolge ausgewaehlten Impulse einer Ausgangsimpulsfolge

Info

Publication number
DE1958662A1
DE1958662A1 DE19691958662 DE1958662A DE1958662A1 DE 1958662 A1 DE1958662 A1 DE 1958662A1 DE 19691958662 DE19691958662 DE 19691958662 DE 1958662 A DE1958662 A DE 1958662A DE 1958662 A1 DE1958662 A1 DE 1958662A1
Authority
DE
Germany
Prior art keywords
pulse train
pulses
output
divider
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19691958662
Other languages
English (en)
Other versions
DE1958662B2 (de
Inventor
Jochen Dr-Ing Haeusler
Wolfgang Dipl-Phy Wagnerberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19691958662 priority Critical patent/DE1958662B2/de
Priority to GB5567770A priority patent/GB1307929A/en
Publication of DE1958662A1 publication Critical patent/DE1958662A1/de
Publication of DE1958662B2 publication Critical patent/DE1958662B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15066Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using bistable devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Description

j Belege^efnplar j 1958662 I Darf mdjHjgandcrt werden j
SIEMENS AKTIElTGESELLSGHAi1O? Erlangen, 2 1. WOV. 1969
Berlin und München Werner-von-Siemens-Str.
VPA 69/1180 Wb/De
Digitaler Impulsfolgenteiler mit optimaler Gleichverteilung der aus einer äquidistanten Eingangsimpulsfolge ausgewählten Impulse einer Ausgangsimpulsfolge
Die Erfindung bezieht sich auf einen digitalen Impulsfolgenteiler mit optimaler Gleichverteilung der aus einer äquidistanten Eingangsimpulsfolge (U) ausgewählten Impulse einer Ausgangsimpulsfolge (η).
In der Digitaltechnik stellt sich häufig die Aufgabe, aus einer Folge von Ή äquidistanten Impulsen durch Auswahl bestimmter Impulse dieser Folge eine neue Folge von η Impulsen in möglichst gleichmäßiger Verteilung abzuleiten, wobei n< U ist. Die Aquidistanz kann dabei sowohl zeitlich verstanden sein als auch räumlich.
In Problemen der digitalen Steuerung, bei denen die Impulse der Eingangsfolge in gleichen zeitlichen Abständen entstehen, so daß ihnen eine Frequenz zugeordnet werden kann, erzeugen Teilvorrichtungen, die die Impulse der Ausgangsfolge nicht äquidistant hervorbringen, Unterschwingungen, denen träge Regelstrecken gelegentlich - unerwünschtermaßen - folgen können.
Ein räumliches Verständnis von Aquidistanz liegt sowohl in der digital-inkrementalen als auch in der digital-absoluten Darstellung von Winkeldrehungen durch Impulsfolgen vor, wie sie beispielsweise in der Technik der Winkelschrittgeber und Winkelcodierer angewandt wird. Bei diesen Problemen führt eine ungleichmäßige Verteilung der Impulse einer einer vollen Umdrehung von 36Ο zugeordneten Impulsfolge unmittelbar zu Fehlern in der Winkelerfassung.
Die Aufgabe der Impulsfolgenteilung stellt sich in dieser Technik z.B. beim Aufsprechen der magnetischen Teilung auf
— 1 —
109822/1625 /
7PA 69/1180
Winkelschrittgeberscheiben, wobei ein Impulsfolgegenerator, z.B. ein Winkelschrittgeber, welcher 360° in N = 180000 Impulse abbildet, auch zur Darstellung gröberer Teilungen von nur η Impulsen verwandt werden soll.
Bei den geschilderten Aufgaben der Impulsfolgenteilung ist der Quotient N/n ein Maß für die ideale Gleichverteilung, die bei vorgegebener Äquidistanz der N Impulse der Eingangsimpulsfolge jedoch nur dann realisiert werden kann, wenn η als Teiler in N enthalten ist. Im allgemeinen ist die Äquidistanz in der Ausgangsimpulsfolge der η Impulse verletzt. Die für eine solche Impulsfolge optimal erreichbare Gleichverteilung ist dann gegeben, wenn sich die Abstände zwischen zwei beliebigen unmittelbar aufeinanderfolgenden Impulsen der Ausgangsimpulsfolge maximal nur um einen Impuls der Eingangsimpulsfolge unterscheiden.
Ist mit a die zum Quotienten N/n nächst kleinere ganze Zahl bezeichnet, so darf nach einem für die Ausgangsimpulsfolge freigegebenen Impuls der Eingangsimpulsfolge jeweils nur der a-te oder der (a+i)-te Impuls der Eingangsimpulsfolge für den nächsten Impuls der Ausgangsimpulsfolge durchgelassen werden.
Die bisher bekanntgewordenen digitalen Impulsteiler (vgl. deutsche Auslegeschrift 1 285 538), insbesondere in dekadischer Stuf ung, arbeiten nicht in der soeben geschilderten, optimalen Weise, d.h., in den von den Impulsteilern erzeugten Ausgangsimpulsfolgen unterscheiden sich die Impulsabstände um mehr als einen Impuls der Eingangsimpulsfolge. Darüberhinaus unterliegen diese bekannten Teileranordnungen, die, wenn auch nicht die optimale, so doch eine möglichst gleichmäßige Verteilung erreichen, noch anderen Beschränkungen. Durch die deutsche Auslegeschrift 1 285 538 ist ein dekadisch aufgebauter Frequenzteiler bekannt, in welchem Ii = 10 mit ganzzahligem m, also nicht beliebig ist. Bei diesem bekannten Frequenzteiler unterscheiden sich trotz der soeben genannten Einschränkung z.B. die Abstände der Ausgangsimpulsfolge um.bis zu 5 Impulse der Eingangsimpulsfolge.
Aufgabe der Erfindung ist es, einen digitalen Impulsfolgenteiler
- 2 109822/1625
VPA 69/1180
zu entwickeln, der die obengenannten Nachteile oder Beschrän-. lcungen bekannter Teileranordnungen umgeht.
Die Aufgabe wird durch einen Impulsfolgenteiler gelöst, der exfindungsgemäß gekennzeichnet ist durch ein Rechenwerk, das die zur optimalen Gleiehverteilung der Impulse der Ausgangsimpulsfolge erforderlichen Impulsabstände, die a oder (a+1) Impulsen der Eingangsimpulsfolge entsprechen, durch Addition, Substraktion und Vergleich ganzer aus dem Teilerverhältnis U/n abgeleiteten Zahlen unter Vermeidung einer Division rundungsfehlerfrei ermittelt und durch ein Zählwerk, das die Impulse der Eingangsimpulsfolge erfaßt und in Abhängigkeit von der Ansteuerung durch das Rechenwerk nach a oder (a+1) Impulsen der Eingangsimpulsfolge einen Impuls der Ausgangsimpulsfolge freigibt.
Der erfindungsgemäße Impulsfolgenteiler vermag also aus einer Eingangsimpulsfolge N mit beliebig vielen Impulsen eine Ausgangsimpulsfolge η mit beliebig vielen Impulsen n<N so abzuleiten, daß die Impulse der Ausgangsimpulsfolge im genannten Sinne optimal gleichmäßig verteilt sind. Die im Prinzip beliebige Zahl If wird lediglich durch die Kapazitäten der noch zu beschreibenden Speicher oder Zähler auf beispielsweise N = Nq < 00 begrenzt. Dies stellt aber keine echte Grenze des Teilverfahrens dar, welches, wie noch gezeigt wird, prinzipiell rundungsfehlerfrei arbeitet und zwar bei beliebigem N = N^.
Es hat sich überraschenderweise gezeigt, daß die Bestimmung der zur optimalen Gleichverteilung führenden Impulsabstände von a oder (a+1) Impulsen der Eingangsimpulsfolge auch dann ohne Division durchgeführt werden kann, wenn der Quotient - in der Form — = a+ jp- vorliegt. Dabei sind a, Z, N1 ganze Zahlen, von denen Z und Nr teilerfremd sind.
Der Quotient Z/N' ist ein echter Bruch, der die ideale Gleichverteilung vereitelt. Die optimale Gleichverteilung ergibt sich, 7/enn die η-Vielfachen von — auf die nächste ganze Zahl ab- oder aufgerundet werden, je nachdem, ob der nicht ganzzahlige Anteil < 1/2 ist (Kriterium für a) oder nicht (Kriterium für a+1). Y/ürde
10 9 8 2 2/1625
^ YPA 69/1180
bei der Darstellung des nicht ganzzahligen Anteils die Dezimalbruchform gewählt, so wurden, wie beispielsweise bei 1/3 = 0,3, unendliche Dezimalbrüche auftreten, so daß bei endlichem Aufwand nur mit Rundungsfehlern der Tergleich mit i/2 durchgeführt werden kann.
Demgegenüber wird in dein erfindungsgemäßen Impulsfolgenteiler die Auswahl von a oder (a+1) rundungsfehlerfrei ermittelt.
Anhand der Zeichnung und eines Ausführungsbeispiels wird die Erfindung näher erläutert.
Es zeigen:
Fig. 1 das Flußdiagramm des erfindungsgemäßen Impulsfolgenteilers,
Fig. 2 in schematischer Darstellung die logische Verknüpfung des Rechenwerks des erfindungsgemäßen Impulsfolgenteilers,
Fig. 3 in schematischer Darstellung die logische Verknüpfung des Zählwerks des erfindungsgemäßen Impulsfolgenteilers.
Anhand des in Fig. 1 wiedergegebenen Flußdiagramms soll zunächst die allgemeine Wirkungsweise der Erfindung erläutert werden.
Von einem anfänglichen Speicherwert S=N' wird zunächst der Betrag 2Z abgezogen und diese Differenz als neuer Speicherwert erfaßt. Ist dieser Wert - 0, so muß der nächste Impuls-* abstand (a+1) sein. In diesem Falle muß ferner dieser Speicherwert um 2N1 erhöht werden. Nach dem Bereitstellen des Signals für a oder (a+1) wird erneut der Betrag 2Z abgezogen, sobald auf das bereitgestellte Signal hin ein Impuls der Ausgangsfolge gesetzt wurde.
Zur Realisierung des Flußdiagramms gemäß Fig. 1 dienen das in Fig. 2 dargestellte Rechenwerk 11 und das in Fig..3 dargestellte Zählwerk 12. Durch das Zählwerk 12 werden die Impulse der Ausgangsimpulsfolge η aus denen der Eingangsimpulsfolge N ausgeblendet.
109822/1625
ζ VPA 69/1180 '
Anhand eines Beispiels wird im folgenden die Wirkungsweise des Rechenwerkes 11 und des Zählwerkes 12 näher beschrieben.
Aus einer Eingangsimpulsfolge Ή mit 50 Impulsen soll eine Ausgangsimpulsfolge η mit 17 Impulsen mit optimaler Gleichverteilung ausgeblendet werden. Es gilt die Beziehung:
η = a +W
50 ,16
T7 = 2 + Tf
Das Rechenwerk 11 und das Zählwerk 12 können z.B. mit Dualzahlen arbeiten. Die in Fig. 2 wiedergegebene Schaltung für das Rechenwerk 11 enthält drei Speicher S1, S2 und S3. In dem Speicher S1 ist die positive Zahl 2N· = 34 als Dualzahl im Binärcode als OLOOOLO gespeichert. Die schraffierte Bitstelle, die das Vor- : zeichen enthält, führt O-Signal. Die Leitungen, die den Signaltransport für mehrere Bitstellen symbolisieren, sind stärker gezeichnet als die Leitungen der Steuersignale.
Im Speicher S2 wird das Zweierkompliment zu (2Z = 32) im Binärcode als LLOOOOO eingegeben und zwar in bekannter Weise so, daß der ebenfalls als Vorzeichenbitstelle durch Schraffur gekennzeichnete Speicherplatz L-Signal führt. Minus wird also durch L-Signal, Plus und Null durch 0-Signal gekennzeichnet.
Der Speicher S3 ist der Ergebnisspeicher, in den durch das Startsignal L über die UND-Stufe u1 und die ODER-Stufe o1 zunächst N1 = 17 = OOLOOOL eingelesen wird. Das Startsignal wird gleichzeitig auch auf eine Verzögerungsstufe v1 gegeben, die über die ODER-Stufe o2 nach Abschluß des Einlesens von N' in den Speicher S3 an die UND-Stufen u2 und u3 L-Signal zum Einlesen von N1 = OOLOOOL und -2Z= LLOOOOO über die ODER-Stufen o3 und o4 in den Paralleladdierer PA gibt. Dieser speichert die Summe N« +(-2Z) = LLLLOOOL ab.
Inzwischen ist das Startsignal über die Verzögerungsstufe v2 j - 5 -
S 109822/1625
0 VPA 69/1180
an die ODER-Stufe o5 gelangt, über welche der Speicher S3 gelöscht wird. Sobald die nächste Verzögerungsstufe v3 das Startsignal an die ODER-Stufe 06 weitergibt, wird über die UND-Stufe u4 das zunächst noch im Paralleladdierer PA gespeicherte Resultat LLLOOOL in den soeben gelöschten Speicher S3 eingelesen.
Darauf wird nach Weitergabe des Startsignals über die Verzögerungsstufe v4 an die ODER-Stufe o7 der Paralleladdierer PA gelöscht, womit der erste Zyclus bis zur Entscheidung über S-O oder S<0 gemäß Fig. 1 durchlaufen ist. Die das Vorzeichen enthaltende Bitstelle im Speicher S3 hält nun das über die Auswahl von a oder (a+1) entscheidende Signal am Ausgang A bereit. ' Im Beispielsfalle enthält die Vorzeichenbitstelle das Signal L, das bedeutet, daß der (a+i)-te Impuls, also der dritte Impuls, aus der Eingangsimpulsfolge N ausgewählt ist. Je nachdem, ob die erste Differenz zu einer positiven oder negativen Zahl führt, erscheint nach a = 2 oder (a+1) = 3 Impulsen der Eingangsimpulsfolge ΪΓ am Eingang R des Rechenwerkes 11 mit dem Setzen eines Impulses der Ausgangsimpulsfolge L-Signal.
Dieses geht zunächst direkt auf die UND-Stufen u5 und u6. Da Klemme A L-Signal führt, wird gemäß der rechten Schleife in Pig. 1 S3 + 2U1 (-15+34) gebildet und in den Paralleladdierer PA eingelesen.
Führt Klemme A O-Signal, so bleibt u5 gesperrt und über o3 wird die Zahl Hull über u6 und o4 der Speicherwert von S3 in den Paralleladdierer eingelesen.
Unabhängig von der durchgeführten Rechnung, S3 + Q oder S3 + 2N1, wird der Speicher S3 über die ODER-Stufe o5 gelöscht, sobald die Verzögerungsstufe v5 das an R angebotene L-Signal weitergibt.
Wie die Parallelschaltung der Ausgänge der weiteren Verzögerungsstufen v6 bis v8 zu den Ausgängen der Verzögerungsstufen v3, v4 und v1 über die ODER-Stufen 06, o5 und o2 zeigt, läuft im weiteren der bereits beschriebene Prozeß bis zum Löschen des Paralleladdierers nach der Berechnung von S3-2Z ab. Damit
- 6 109822/1625
■> VPA 69/1180
ist in der Vorzeichenbitstelle des Speichers S3 das Auswahl-Signal für den nächsten Impuls der Ausgangs impulsfolge "bei A bereitgestellt.
Die von dem beschriebenen Rechenwerk 11 gelieferten Signale für die Auswahl von a und (a+1) greifen in dem in Fig. 3 dargestellten Zählwerk 12 über den Kontakt E„ ein.
Bin an sich bekannter Speicher S4 wird über den Eingang E0 auf (a+1), im Beispielsfalle auf 3, also im Binärcode auf OOOOOOOLL eingestellt. Dieses Binärmuster wird über die ODER-Stufe o1 und die UND-Stufen TJO bis Um in einen an sich bekannten Rückwärtszähler RZ eingegeben.
Über den Kontakt E^ werden diesem Rückwärtszähler RZ die 50 Impulse der Exngangsimpulsfolge Έ zugeführt. Die Ausgänge der Binärstellen 2 bis 2m des Rückwärtszählers RZ werden einer NOR-Stufe zugeführt und auf 0 geprüft, während die Binärstelle 2° des Rückwärtszählers RZ zusammen mit dem Kontakt E^ einer Auswahllogik AL zugeführt wird, welche je nach den an ER anstehenden Signalen (a = 0 bzw. a+1 = L) über die ODER-Stufe 02 und die Ausgangs-TJIiD-Stufe Un nach jeweils a=2 oder (a+i)=3 Eingangsimpulsen bei E einen Ausgangsimpuls freigibt. Dabei realisiert die NOR-Stufe die für das Setzen eines Ausgangsimpulses erforderliche Bedingung, daß die Bitstellen 2 bis 2m Full sind, während die Auswahllogik bei L-Signal in der Bitstelle 2° an die Ausgangs-UND-Stufe Un nur ein L-Signal liefert, wenn an ER O-Signal angeboten, d.h. der Impulsabstand a=2 gefordert wird, und bei O-Signal in der Bitstelle 2 an die Ausgangs-UND-Stufe Un nur ein L-Signal liefert, wenn an S-^ L-Signal steht, d.h. wenn der Impulsabstand (a+i)=3 gefordert wird.
Mit dem Setzen des Impulses der Ausgangsimpulsfolge wird über die ODER-Stufe o1 des Zählwerkes J_2 der Rückwärts zähler RZ vor Eintreffen des nächsten Impulses der Eingangsimpulsfolge erneut' auf (a+i)=3 gesetzt. Ferner leitet der Ausgangsimpuls die in beschriebener Weise durchgeführte Ermittlung des nächsten Impulsabstandes ein.
— 7 — 109822/1625
VPA.69/1180
Es ist ersichtlich, daß die für die duale Zahlendarstellung "beschriebene Realisierung des Impulsfolgenteilers gemäß der Erfindung auch mit binär-dezimaler oder weiteren in der Digitaltechnik üblichen Zahlendarstellungen und den entsprechenden Zählern, Speichern und Addierern ausgeführt werden kann.
Ferner ist es nicht schwierig, die erfindungsgemäße Auswahl der zu einer optimalen Gleichverteilung führenden Impul'sabstände a, (a+1) unter Zuhilfenahme der erfindungsgemäßen rundungsfehlerfreien Bereitstellung der erforderlichen Auswähleignale auch in andere Teilerschaltungen einzufügen, wie beispielsweise · in solche, die die Teilung über ein Koinzidenz-Gatter ausführen, welches dann-Impulse der Ausgangsfolge liefert, wenn ein die Ausgangsimpulse registrierender Zähler den gleichen Stand aufweist, wie ein eine feste Vergleichszahl enthaltender Speicher.
1 Patentanspruch
3 Figuren
09822/1B25

Claims (1)

  1. YPA 69/1180
    Pat entans pruch
    Digitaler Impulsfolgenteiler mit optimaler Gleichverteilung der aus einer äquidistanten Eingangsimpulsfolge ausgewählten Impulse einer Ausgangsimpulsfolge, gekennzeichnet durch ein Rechenwerk (JJ-), das die zur optimalen GIe ich verteilung der Impulse der Ausgangsimpulsfolge (η) erforderlichen Impulsabstände, welche a oder (a+1) Impulsen der Eingangsimpulsfolge (H) entsprechen, durch Addition, Substraktion und Vergleich ganzer aus dem Teilerverhältnis Ή/η abgeleiteter Zahlen unter Vermeidung einer Division rundungsfehlerfrei ermittelt, und durch ein Zählwerk (Jj2), das die Impulse der Eingangsimpulsfolge (Ή) erfaßt und in Abhängigkeit von der Ansteuerung durch das Rechenwerk (JM.) nach a oder (a+1) Impulsen der Eingangsimpulsfolge (F) einen Impuls der Ausgangsimpulsfolge (η) freigibt.
    109822/1625
    no
    Leerseite
DE19691958662 1969-11-22 1969-11-22 Digitaler impulsfolgenteiler mit optimaler gleichverteilung der aus einer aequidistanten eingangsimpulsfolge ausgewaehl ten impulse einer ausgangsimpulsfolge Withdrawn DE1958662B2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19691958662 DE1958662B2 (de) 1969-11-22 1969-11-22 Digitaler impulsfolgenteiler mit optimaler gleichverteilung der aus einer aequidistanten eingangsimpulsfolge ausgewaehl ten impulse einer ausgangsimpulsfolge
GB5567770A GB1307929A (en) 1969-11-22 1970-11-23 Processing of pulse trains

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19691958662 DE1958662B2 (de) 1969-11-22 1969-11-22 Digitaler impulsfolgenteiler mit optimaler gleichverteilung der aus einer aequidistanten eingangsimpulsfolge ausgewaehl ten impulse einer ausgangsimpulsfolge

Publications (2)

Publication Number Publication Date
DE1958662A1 true DE1958662A1 (de) 1971-05-27
DE1958662B2 DE1958662B2 (de) 1971-12-30

Family

ID=5751748

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691958662 Withdrawn DE1958662B2 (de) 1969-11-22 1969-11-22 Digitaler impulsfolgenteiler mit optimaler gleichverteilung der aus einer aequidistanten eingangsimpulsfolge ausgewaehl ten impulse einer ausgangsimpulsfolge

Country Status (2)

Country Link
DE (1) DE1958662B2 (de)
GB (1) GB1307929A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0035334A2 (de) * 1980-02-11 1981-09-09 Data General Corporation Datenverarbeitungssystem mit Zweiebenen-Mikroprogrammierung
EP0613250A1 (de) * 1993-01-29 1994-08-31 Blaupunkt-Werke GmbH Schaltungsanordnung zur Phasenkorrektur in Ausgangssignalen eines Frequenzteilers

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551622A (en) * 1978-06-19 1980-01-08 Sony Corp Code signal reader
SE445868B (sv) * 1984-12-12 1986-07-21 Ellemtel Utvecklings Ab Anordning for neddelning av en klockfrekvens

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0035334A2 (de) * 1980-02-11 1981-09-09 Data General Corporation Datenverarbeitungssystem mit Zweiebenen-Mikroprogrammierung
EP0035334A3 (en) * 1980-02-11 1981-12-09 Data General Corporation Data processing system with two level microprogramming and frequency synthesisers
EP0097977A3 (en) * 1980-02-11 1984-02-15 Data General Corporation Frequency synthesizer
EP0613250A1 (de) * 1993-01-29 1994-08-31 Blaupunkt-Werke GmbH Schaltungsanordnung zur Phasenkorrektur in Ausgangssignalen eines Frequenzteilers

Also Published As

Publication number Publication date
DE1958662B2 (de) 1971-12-30
GB1307929A (en) 1973-02-21

Similar Documents

Publication Publication Date Title
DE2523860C3 (de) Vorrichtung zur digitalen, linearen Interpolation einer fabulierten Funktion
DE2231458A1 (de) Digitaler frequenzzusammensetzer
DE2311220A1 (de) Digital-informations-verarbeitungsvorrichtung zur zeichenerkennung
DE1222717B (de) Digitaler Interpolationsrechner
DE2150751B2 (de) Digitaler sinus-kosinus-generator
DE1169166B (de) Modulí¬9 Pruefzahl-Rechner
DE3440680C2 (de)
DE1958662A1 (de) Digitaler Impulsfolgenteiler mit optimaler Gleichverteilung der aus einer aequidistanten Eingangsimpulsfolge ausgewaehlten Impulse einer Ausgangsimpulsfolge
EP0598112B1 (de) Verfahren und anordnung zum bilden der summe einer kette von produkten
DE3633461A1 (de) Taktsignalgebervorrichtung
DE2337084A1 (de) Tasteneingabeschaltung
DE1184122B (de) Addiervorrichtung
DE2037959A1 (de) Verfahren und Schaltungsanordnung zum Dar stellen oder Aufzeichnen einer Folge binarer Bits
DE1958662C (de) Digitaler Impulsfolgenteiler mit optimaler Gleichverteilung der aus einer äquidistanten Eingangsimpulsfolge ausgewählten Impulse einer Ausgangsimpulsfolge
DE3609056C2 (de)
DE2239737C2 (de) Elektronische Vorrichtung zur Verfünffachung einer im 8-4-2-1-Kode binär kodierten Dezimalzahl
DE2063565C3 (de) Verfahren und Vorrichtung zur Umwandlung von in einem Code m aus n auftretenden Eingangssignalen in normale binär codierte Eingangssignale
DE1946227C3 (de) Anordnung zur Errechnung von Prüfziffern und zur Kontrolle von Zifferngruppen mit angehängter Prüfziffer auf Fehler
EP0080970A1 (de) Auf nichtganze Teilungszahlen einstellbarer Frequenzteiler
EP0416153A1 (de) Verfahren für Datenverarbeitungsanlagen zur Division von, zu Beginn jeweils normalisierten, beliebig langen Operanden und Divisionswerk zur Durchführung des Verfahrens
EP0727670B1 (de) Schaltungsanordnung zur Phasendifferenzmessung
DE2844125C2 (de)
DE1184125B (de) Zweistufiges Rechenwerk
DE1239506B (de) Divisionseinrichtung
DE2454997A1 (de) Steuervorrichtung fuer den formularvorschub an druckwerken

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee