DE60310155T2

DE60310155T2 - Differential-Komparatorschaltung

Info

Publication number: DE60310155T2
Application number: DE60310155T
Authority: DE
Inventors: Tero 00800 Sillanpää
Original assignee: Micro Analog Systems Oy
Current assignee: Micro Analog Systems Oy
Priority date: 2002-04-19
Filing date: 2003-04-16
Publication date: 2007-10-25
Anticipated expiration: 2023-04-17
Also published as: FI20020763A; ATE347752T1; FI20020763A0; DE60310155D1; EP1355427B1; EP1355427A9; FI113312B; EP1355427A1

Description

Gebiet der Erfindung
Die Erfindung bezieht sich auf das Gebiet von elektronischen Schaltungen und genauer gesagt auf eine Komparatorschaltung.
Hintergrund der Erfindung
Komparatoren werden vielfach in einer Vielfalt von elektronischen Vorrichtungen zum Vergleichen von Eingangssignalen oder Spannungen und zum Bereitstellen eines Ausgangssignals verwendet, das das Ergebnis des Vergleichs darstellt. Eine Art von Komparator umfasst eine Differenzial-Eingangsstufe mit einem Paar von Eingängen zum Empfangen einer Differenzial-Eingangsspannung (d.h. die zu vergleichenden Spannungen) und eine Ausgangsstufe, die im Stande ist, einen großen Strom an eine Last zu liefern. Ein Beispiel eines derartigen Komparators wird in einem vereinfachten schematischen Diagramm dargestellt, in 1 gezeigt wird. Der Komparator umfasst eine Differenzial-Transkonduktanz-Eingangsstufe 1, die eine Differenzial-Eingangsspannung ΔV_IN in Differenzial-Ausgangsströme I_OUT+ und I_OUT_ umwandelt. Wenn die Eingangsspannungen V_INM und V_INP auf dem gleichen Potential, d.h. abgeglichen sind, ist die Differenzialspannung ΔV_IN Null und die Ausgangsströme I_OUT+ und I_OUT– sind gleich. Wenn die Eingänge V_INM und V_INP nicht abgeglichen sind, werden sich die Ausgangsströme der Differenzial-Transkonduktanz-Stufe 1 voneinander unterscheiden. Die Ausgangsströme I_OUT+ und I_OUT– werden an eine Transistorausgangsstufe angelegt, die im Stande ist, einen großen Strom an eine Last an dem Ausgang OUT zu liefern, wenn der Ausgang schaltet. Bei dem dargestellten Beispiel eine CMOS(Complementary Metal On Silicon)-Transistor-gekoppelte Rail-to-Rail Ausgangsstufe der Klasse AB. Die Hauptausgangstransistoren sind M₁ und M₂. Der Ausgangstransistor M₁ wird durch eine Spannungsquelle VS₁, eine Stromquelle CS₁ und die Transistoren M₃ und M₄ vorgespannt. Auf ähnliche Weise wird der Ausgangstransistor M₂ durch eine Spannungsquelle VS₂, eine Stromquelle CS₂ und die Transistoren M₅ und M₆ vorgespannt. Der Betrieb und die Struktur des dargestellten Komparators werden nachstehend ausführlicher analysiert. Der Erfinder hat beobachtet, dass aus den nach stehend ausführlicher analysierten Gründen die Komparatorantwortzeit relativ hoch und daher für viele Anwendungen unzufriedenstellend ist.
Die EP 0349954 offenbart ein Differenzial an einer unsymmetrischen Konverterschaltung, wobei der Spannungshub an einem Gate eines Ausgangstransistor auf einen sehr kleinen Wert begrenzt ist, um die Verzögerung zu verringern, die durch Laden und Entladen einer parasitären Kapazität an dem Gate verursacht wird. Die US 5488321 offenbart einen Hochgeschwindigkeitskomparator, bei dem ein Spannungshub an einem Ausgang einer Transkonduktanz-Stufe, d.h. an einem Eingang einer Transwiderstand-Ausgangsstufe, begrenzt ist.
Zusammenfassung der Erfindung
Eine Aufgabe der Erfindung besteht darin, eine Antwortzeit einer Komparatorschaltung zu verringern.
Diese Aufgabe wird durch eine Komparatorschaltung gemäß dem unabhängigen Anspruch 1 erreicht. Verschiedene Ausführungsformen der Erfindung werden in den abhängigen Ansprüchen offenbart.
Die Grundidee der Erfindung besteht darin, einen Spannungshub an dem/den internen Knoten einer Transistorausgangsstufe in einem Komparator zu begrenzen. Der Erfinder hat beobachtet, dass die internen Knotenspannungen bei einer herkömmlichen Transistorausgangsstufe eines Komparators fast über einen gesamten Versorgungsspannungsbereich schwanken kann, was die Komparatorantwortzeit verlangsamt und die Antwortzeit von der Versorgungsspannung abhängig macht. In Übereinstimmung mit der vorliegenden Erfindung kann durch Begrenzen des Spannungshubs während Transienten in der Transistorausgangsstufe die Komparatorantwortzeit verringert und von der Versorgungsspannung unabhängig gemacht werden.
Bei einer Ausführungsform der Erfindung wird die Vorspannung einer Differenzial-Eingangsstufe verringert, wenn die Spannungshubbegrenzung in der Transistorausgangsstufe aktiv ist. Die Ausgangsströme von der Eingangsstufe laden und entladen Kapazitäten an dem internen Knoten der Transistorausgangsstufe. Je höher die Ausgangsströme von der Eingangsstufe sind, wenn die Transistorausgangsstufe schaltet, desto kürzer ist die Zeit, die zum Laden und Entladen der internen parasitären Kapazitäten in der Ausgangsstufe benötigt wird, und desto kürzer ist die Komparatorantwortzeit. Andererseits sind, wenn der Ausgang der Ausgangsstufe geschaltet und stabilisiert wurde, die hohen Ausgangsströme von der Eingangsstufe unnötig und erhöhen den Stromverbrauch des Kompa rators. Wenn die Spannungshubbegrenzung gemäß der vorliegenden Erfindung aktiv wird, wenn der Transient oder das Schalten der Ausgangsstufe endet, können die Ausgangsströme durch Verringern der Vorspannung der Eingangsstufe verringert werden, wenn die Begrenzung aktiv ist. Dies verringert den Stromverbrauch, wenn das Schalten geendet und die sich Ausgabe stabilisiert hat. Andererseits geht, wenn die Spannungshubbegrenzung gemäß der vorliegenden Erfindung nicht aktiv ist, das Schalten und der Transient weiter, und die hohen Ausgangsströme von der Eingangsstufe werden bevorzugt, und daher kann eine normale höhere Vorspannung für die Eingangsstufe erlaubt werden. Somit erhöht diese weitere Ausführungsform die Geschwindigkeit des Komparators, während ein niedriger Leistungsverbrauch angeboten wird. Ein weiterer Vorteil besteht darin, dass, weil die Vorspannung der Eingangsstufe basierend auf dem Transienten in der Ausgangsstufe gesteuert wird, die Nulldurchgangsgeschwindigkeit der Differenzial-Eingangsspannung die Vorspannung nicht bedeutend beeinflusst. Als Folge ist der Komparator gegen den Eingangsspannungssprung oder die Geschwindigkeit der Änderung unempfindlich.
Diese und weitere Merkmale, Aspekte und Vorteile der Erfindung werden mit Bezug auf die folgende Beschreibung, beigefügten Ansprüche und begleitenden Zeichnungen besser verstanden werden.
Kurze Beschreibung der Zeichnungen
1 ist ein schematisches Schaltbild einer herkömmlichen Komparatorschaltung;
2 ist eine graphische Darstellung, die den Differenzial-Ausgangsstrom der Eingangsstufe als Funktion der Differenzial-Eingangsspannung darstellt;
3 ist ein schematisches Schaltbild einer Komparatorschaltung gemäß einer Ausführungsform der vorliegenden Erfindung, und
4 ist ein Timing-Diagramm, das die Beziehung zwischen der Differenzial-Eingangsspannung und den Differenzial-Ausgangsströmen der in 1 und 3 gezeigten Komparatoren darstellt.
Ausführliche Beschreibung der Erfindung
Es sei zuerst der Betrieb der in 1 gezeigten herkömmlichen Komparatorschaltung analysiert. Wie bereits oben beschrieben wurde, umfasst der Komparator von 1 eine Differenzial-Transkonduktanz-Eingangsstufe 1 und eine Transistorausgangsstufe 2, die im Stande ist, einen großen Strom an die Last zu liefern, wenn der Ausgang OUT des Komparators schaltet, d.h. seine Stufe zwischen einem ersten Ausgangspegel (z.B. Versor gungsspannung VDD) und einem zweiten Ausgangspegel (z.B. Massepotential) ändert. Bei diesem Beispiel ist die Ausgangsstufe eine CMOS-Transistor-gekoppelte Rail-to-Rail Ausgangsstufe der Klasse AB. Die Hauptausgangstransistoren sind der CMOS-Transistor vom pnp-Typ M₁ und der CMOS-Transistor vom npn-Typ M₂, die funktionsmäßig zwischen der Versorgungsspannung V_DD und Masse in Reihe geschaltet sind. Genauer gesagt ist die Source des Transistors M₁ funktionsmäßig mit der V_DD verbunden, das Gate ist verbunden, um den Ausgangsstrom I_OUT+ von der Eingangsstufe 1 aufzunehmen, und der Drain ist mit einem Ausgang OUT des Komparators verbunden. Auf ähnliche Weise ist die Source des Transistors M₂ funktionsmäßig mit Masse verbunden, das Gate ist verbunden, um den Ausgangsstrom I_OUT_ von der Eingangsstufe 1 zu empfangen, und der Drain ist mit dem Drain des M₁ und mit dem Ausgang OUT verbunden. Der Ausgangstransistor M₁ wird durch die Spannungsquelle VS₁, die Stromquelle CS₁ und CMOS-Transistoren vom p-Typ M₃ und M₄ vorgespannt. Genauer gesagt ist der Transistor M₄ zwischen den Gates der Transistoren M₁ und M₂ geschaltet, sodass die Source von M₄ mit dem Gate von M₁ (der Verbindungsknoten wird als N_G1 in 1 gekennzeichnet) und der Drain von M₄ mit dem Gate von M₂ verbunden ist (der Verbindungsknoten wird als N_G2 in 1 gekennzeichnet). Die Source des Transistors M₃ ist mit dem negativen Anschluss der Spannungsquelle VS₁ verbunden, wobei der positive Anschluss der VS₁ mit der Versorgungsspannung V_DD verbunden ist. Der Drain von M₃ ist mit einem Anschluss der Stromquelle CS₁ verbunden, wobei der andere Anschluss von CS₁ mit Masse verbunden ist. Das Gate von M₃ ist mit dem Gate von M₄ und dem Drain M₃ verbunden. Auf ähnliche Weise wird der Ausgangstransistor M₂ durch die Spannungsquelle VS₂, die Stromquelle CS₂ und die CMOS-Transistoren vom n-Typ M₅ und M₆ vorgespannt. Genauer gesagt ist der Drain des Transistors M₆ mit dem Gate von M₁ verbunden, und der Drain ist mit Gate von M₂ verbunden. Die Source des Transistors M₅ ist mit dem positiven Anschluss der Spannungsquelle VS₂ verbunden, wobei der negative Anschluss der VS₂ mit Masse verbunden ist. Der Drain von M₅ ist mit einem ersten Anschluss der Stromquelle CS₂ verbunden, wobei der zweite Anschluss der CS₂ mit der Versorgungsspannung V_DD verbunden ist. Das Gate und der Drain von M₅ sind untereinander verbunden, und das Gate ist ferner mit dem Gate von M₆ verbunden.
Es sei nun der Betrieb der in 1 gezeigten Komparatorschaltung untersucht.
Wie oben bemerkt, wird der Ausgangstransistor M1 durch die VS₁, M₃, M₄ und CS₁ vorgespannt. Die Stromquelle CS₁ zieht einen konstanten Strom durch den Transistor M₃ und die Spannungsquelle VS₁. Gewöhnlicherweise wird die Stromdichte durch den Transistor M₄ ausgestaltet, um die gleiche wie durch den Transistor M₃ zu sein, d.h.
was zu den gleichen Gate-Source-Spannungen Vgs3 und Vgs4 führt. In der Gleichung bezeichnen W_i und L_i die Kanalbreite und -länge eines Transistors M_i. Die Gate-Source-Spannung von M₁ wird daher die Spannung V_VS1 der VS₁ vorspannen. Der Strom ID₁ des Transistors M₁ wird näherungsweise durch die Gleichung
eingestellt.
Häufig ist die Spannungsquelle VS₁ ein als Diode geschalteter pmos-Transistor, der sich mit dem Transistor M₁ paart. Der Strom I_D1 des Transistors M₁ wird sich mit dem Strom I_CS1 der Stromquelle CS₁ durch die Gleichung
paaren, bei der der Index 9 die VS₁ bezeichnet, die durch den als Diode geschalteten pmos-Transistor implementiert wird. Der Drain-Strom ID₁ von M₁ ist daher durch die W/L-Verhältnisse und den Strom I_CS1 einstellbar. In der Praxis kann die Spannungsquelle VS₁ ebenfalls ein anderes Schaltelement sein. Beispielsweise können ebenfalls Widerstände, als Dioden geschaltete bipolare Transistoren, Dioden oder ein Source-Emitter-Folger mit geeigneter Vorspannung, die eine geeignete Vorspannung für die Transistoren M₁ und M₂ gibt, zum Implementieren der Spannungsquellen VS₁ und VS₂ verwendet werden.
Auf ähnliche Weise wird der Transistor M₂ die Spannung V_VS2 der Spannungsquelle VS₂ vorspannen. Der Drain-Strom I_D2 des Transistors M₂ wird durch die Spannungsquelle VS₂ oder die Stromquelle CS₂ einstellbar sein.
Die Differenzial-Transkonduktanz-Eingangsstufe 1 wandelt die Differenzial-Eingangsspannung ΔV_IN in Differenzial-Ausgangsströme I_OUT+ und I_OUT– um. Wenn Eingänge V_INM und V_INP auf dem gleichen Potential, d.h. abgeglichen sind, werden Vorspannungsströme von I_OUT+ und I_OUT– ausgestaltet, gleich zu sein. Ferner werden die Ausgangsströme I_OUT+ und I_OUT– gemäß IOUT+ = IOUT– = IS4 + ID6 ausgestaltet.
Da
ist, erhalten wir die Entwurfsgleichung
Ferner haben wir, wenn die Ströme I_D1 und I_S2 ausgestaltet sind, um gleich zu sein, die geeignete Vorspannung für den Komparator. Häufig werden die W/L-Verhältnisse der Transistoren M₃, M₄ und M₅, M₆ und die Vorspannungsströme I_CS1 und I_CS2 ausgestaltet, um gleich zu sein, was zu I_S4 = I_D6 = 0,5I_OUT+ = 0,5I_OUT– führt.
Wenn die Eingänge V_INM und V_INP nicht abgeglichen sind, werden sich die Ausgangsströme I_OUT+ und I_OUT– der Differenzial-Transkonduktanz-Stufe 1 voneinander unterscheiden. Es sei angenommen, dass V_INP > V_INM ist. Der Ausgangsstrom I_OUT+ wird kleiner als der Ausgangsstrom I_OUT– sein. Dies führt zu der Situation, dass sich der Transistor M₆ an den erhöhten Strom anpassen wird, da der höhere Ausgangsstrom I_OUT die Source-Spannung des Transistors M₆ niedriger zieht, wodurch der Drain-Strom I_D6 durch den Transistor M₆ erhöht wird. Da der Ausgangsstrom I_OUT+ abnimmt und der Drain-Strom I_D6 zunimmt, nimmt der Strom I_D4 des Transistors M₄ ab. Schließlich ist kein Strom für den Transistor M₄ übrig, und die Source-Spannung des Transistors M₄, d.h. die Spannung des Knoten N_G1, wird stark abfallen. Sie fällt ab, bis der Transistor M₄ in den linearen Bereich kommt. Im linearen Bereich ist der Transistor M₆ nicht im Stande, die Source-Spannung N_G2 des M₆ zu halten, wie er sie bei Sättigung behält – der Transistor M₆ beginnt, wie ein Widerstand zu wirken – und die Source-Spannung des Transistors M₆ fällt ebenfalls zu der Massespannung hin ab, bis die Spannung des Knotens N_G2 zu klein für die tatsächliche Stromquellenvorrichtung des Transkonduktanz-Verstärkers 1 wird, und die Vorrichtung sättigt. Da die Spannungen N_G1 und N_G2 in die Nähe der Massespannung abfallen, schaltet der Transistor M₁ vollständig an und der Transistor M₂ vollständig aus. Dies ermöglicht einen hohen Ausgangsstrom beim Schalten.
Ein entgegengesetztes Verhalten wird im entgegengesetzten Fall beobachtet. Wenn V_INP < V_INM ist, steigen die Knotenspannungen N_G1 und N_G2 fast zu der Versorgungsspannung V_DD an.
Ein Problem mit dieser herkömmlichen Ausgangsstufe besteht darin, dass die Spannungen der Knoten N_G1 und N_G2 fast über die volle Versorgungsspannung schwanken. Dies verlangsamt die Komparatorantwortzeit und führt dazu, dass die Antwortzeit von der Versorgungsspannung abhängig wird.
Ein weiteres Problem besteht darin, dass die Differenzial-Ausgangsströme I_OUT+ – I_OUT–, die die Knoten N_G1 und N_G2 laden oder entladen, gewöhnlicherweise durch eine oder mehrere Stromquellen CS_B eingestellt werden, die einen Vorspannungsstrom I_B bereitstellt/bereitstellen (I_B1 und I_B2 in 1). Beispielsweise weist eine typische bipolare Differenzial-Eingangsstufe Ausgangsströme gemäß
auf. Nach etwas Manipulation ist die Ausgangsstromdifferenz
Der Faktor M ist ein Multiplikationsfaktor des Vorspannungsstroms I_B. Diese Signalverläufe der Ausgangsströme I_OUT+ und I_OUT– als eine Funktion der Eingangs-Differenzialspannung werden in 2 dargestellt. Der Ausgangs-Differenzialstrom I_OUT+ – I_OUT– wird lediglich im Transienten dargestellt – in der Praxis, wenn sich die Spannungen der Knoten N_G1 und N_G2 V_DD oder Masse nähern, werden die Ausgangsströme I_OUT+ und I_OUT– nahe Null abfallen, weil die Ausgangsstromquelle der Transkonduktanz-Stufe 1 sättigt. Die internen Vorspannungsströme in der Transkonduktanz-Stufe 1 werden fortfahren, Strom zu verbrauchen.
Wenn die Differenzial-Eingangsspannung ΔV_IN von 0 V zunimmt (oder abnimmt), sättigt der Differenzial-Ausgangstrom I_OUT+ – I_OUT– auf eine bestimmte Grenze, die durch den Vorspannungsstrom M·I_B eingestellt wird. Wenn ein Entwickler wünscht, die Ausbreitungsverzögerung weiter zu verringern, muss mindestens einer der Vorspannungsströme I_B erhöht werden. Dies bedeutet höheren Stromverbrauch. Eine andere Art und Weise, die Antwortzeit zu verringern, besteht darin, die Ausgangsstrom I_OUT+ und I_OUT– durch Einführen eines größeren Stromspiegels an dem Ausgang der Transkonduktanz-Stufe 1 (in 1 nicht gezeigt) zu erhöhen. Da der Ausgang dieses letzten Stromspiegels sättigt, wenn die Eingänge V_INM und V_INP unabgeglichen sind, erhöht er nicht den Stromverbrauch. Ungünstigerweise ist dieser Stromspiegel auf dem Signalpfad, und ein größerer Stromspiegel führt höhere parasitäre Kapazitäten ein, die teilweise oder vollständig die Verbesserung annullieren.
Ein drittes Problem, das sich auf diese herkömmliche Struktur bezieht, besteht darin, dass, wenn bipolare Transistoren an dem Ausgang der Transkonduktanz-Stufe 1 verwendet werden, sie sättigen werden. Ein Erhöhen der Kollektorspannung von der Sättigung benötigt mehr Zeit, weil die Kollektor-Basis-Kapazität größer als in dem linearen Bereich ist.
Ein Beispiel eines Komparators gemäß der vorliegenden Erfindung wird durch ein in 3 gezeigtes vereinfachtes schematisches Diagramm dargestellt. Bei dieser Ausführungsform besteht eine Lösung der obigen Probleme darin, den Spannungshub an den Sources der Transistoren M₄ und M₆ zu begrenzen und mindestens einen der Vorspannungsströme der Eingangsstufe 1 während des Transienten zu verstärken.
In 3 werden die gleichen Teile mit den gleichen Symbolen wie in 1 gekennzeichnet. Im Folgenden werden lediglich die Unterschiede ausführlicher beschrieben. Bei der in 3 gezeigten Ausführungsform werden neue Transistoren M₇ und M₈ eingeführt. Eine Source des CMOS-Transistors vom n-Typ M₇ ist mit dem Gate des Transistors M₁ verbunden, ein Gate ist mit dem negativen Anschluss der Spannungsquelle VS₁ verbunden und ein Drain ist durch ein Strommesselement mit der Versorgungsspannung V_DD verbunden. Eine Source des CMOS-Transistors vom p-Typ M₈ ist mit dem Gate des Transistors M₂ verbunden, ein Gate ist mit dem positiven Anschluss der Spannungsquelle VS₂ verbunden und ein Drain ist durch ein Strommesselement mit Masse verbunden.
Die Transistoren M₇ und M₈ begrenzen die Source-Spannungen der Transistoren M₄ bzw. M₆. Die Drain-Ströme der Transistoren M₇ und M₈ werden überwacht und an die Vorspannungsschaltung der Eingangsstufe zurückgespeist, um Lade-/Entladeströme der Knotenspannungen N_G1 und N_G2 zu dämpfen. Die Überwachung und die Rückkopplung wird durch eine Stromquelle CCS₁ dargestellt, die einen Strom I_BR aufweist, der von den Drain-Strömen I_D7 und I_D8 der Transistoren M₇ und M₈ abhängt. Bei einer tatsächlichen Implementierung können die Stromspiegel CM₁ und CM₂ zum Messen der Drain-Ströme I_D7 und I_D8 der Transistoren M₇ bzw. M₈ und zum Subtrahieren des Summenstroms I_BR = A₁·I_D7 + B₁·I_D8 von dem Vorspannungsstrom CS_B1 verwendet werden. Die Koeffizienten A₁ und B₁ werden gemäß der Auslegung der Stromspiegel eingestellt. Widerstände mit einem über die Widerstände geschalteten Verstärkungselement können ebenfalls verwen det werden, um die Drain-Ströme I_D7 und I_D8 der Transistoren M₇ und M₈ zu erfassen oder zu messen.
Es sei berücksichtigt, dass die Eingänge V_INM und V_INP abgeglichen sind und der Ausgang OUT in der Mitte der Versorgungsspannung V_DD und Masse ist. Die Source-Gate-Spannung des Transistors M₁ ist V_VS1. Die Gate-Source-Spannung des Transistors M₇ ist daher null, und M₇ leitet keinen Strom. Auf ähnliche Weise ist der Transistor M₈ aus. Da die Ströme I_D7 und I_D8 gleich 0 Ampere sind, weist die gesteuerte Stromquelle CCS₁ einen Strom von 0 Ampere auf, und die Transkonduktanz-Stufe 1 weist den gleichen Vorspannungsstrom wie in 1, nämlich I_B1 und I_B2 auf. Mit anderen Worten ändern die abgeglichenen Transistoren M₇ und M₈ nicht den Betrieb des Komparators.
Es sei angenommen, dass der Eingang V_INP verglichen mit dem Eingang V_INM zunimmt. Der Ausgangsstrom I_OUT+ wird abnehmen, und der Ausgangsstrom I_OUT– wird zunehmen. Auf eine ähnliche Art und Weise wie in 1 wird sich der Transistor M₈ an den erhöhten Ausgangsstrom I_OUT– anpassen, und der Source-Strom des Transistors M₄ wird abnehmen, bis er null ist. Die Source-Spannung des Transistors M₄ wird abnehmen, jedoch nicht auf Masse. Der Transistor M₇ wird anschalten und dadurch den Spannungshub an der Source des Transistors M₁ auf die Gate-Source-Spannung V_GS7 des Transistors M₇ begrenzen. Da der Transistor M₇ nun leitend ist, wird ein oder mehrere Vorspannungsströme der Transkonduktanz-Stufe 1 betroffen sein. Mit anderen Worten werden diese Ströme abnehmen, da die Stromquelle CCS₁ den Strom I_BR nach Masse abzweigt und dadurch lediglich der Vorspannungsstrom I_B1 – I_BR an die Eingangsstufe 1 angelegt wird. Die Höhe der Abnahme hängt von der durch den Transistor M₇ eingestellten Schleifenverstärkung ab und dem Faktor A_K1 oder B_K1 ab. Die Ausgangsströme I_OUT+ und I_OUT– werden abfallen, bis I_OUT– gleich I_D7 + I_OUT+ ist. Dies wird schließlich stattfinden, weil der Strom I_D7 zunimmt, während die Ausgangsströme I_OUT– und I_OUT+ abnehmen, und der Ausgangsstrom I_OUT+ viel kleiner als der Ausgangsstrom I_OUT– Ist. I_OUT+ ist schließlich verglichen mit I_OUT– vernachlässigbar. Der Ausgangsstrom I_OUT– wird unter dem Vorspannungsstrom I_B1/A₁ einschwingen, weil, wenn der Ausgangsstrom I_OUT– über dem Strom I_B1/A₁ bleiben würde, keine Vorspannung für die Transkonduktanz-Stufe 1 übrig bleiben würde. Die Schleifenverstärkung stellt ein, um wie viel sich der Ausgangsstrom I_OUT+ unter dem Vorspannungsstrom I_B1/A₁ einschwingen wird.
Die Source-Spannung des Transistors M₆ wird nicht auf Massespannung abfallen, wenn die Versorgungsspannung V_DD hoch genug ist, um den Transistor M₁ daran zu hindern, in den linearen Bereich abzufallen, d.h., wenn die Source-Spannung des Transistors M₇ weit über der Sättigungsgrenze des Transistors M₆ liegt. Daher fällt die Gate-Spannung des Transistors M₂ nicht auf Null ab, und die Ausgangstransistoren M₁ und M₂ werden einen Strom leiten, sogar wenn die Komparatoreingänge V_INM und V_INP nicht abgeglichen sind. Daher können die Transistoren M₁ und M₂ nicht groß ausgestaltet werden, um eine große Lastkapazität zu treiben. Dieser Nachteil kann jedoch durch Hinzufügen eines Pufferinverters/von Pufferinvertern an dem Ausgang vermieden werden. Die Verzögerung der Pufferinverter ist verglichen mit der Verzögerung von dem Eingang der Knoten N_G1 und N_G2 sowieso vernachlässigbar.
Bei dem Komparator von 3 ist der Stromverbrauch des Komparators, wenn die Eingänge abgeglichen sind, ausgestaltet, um viel höher als bei dem Komparator von 1 zu sein. Andererseits ist der Stromverbrauch des Komparators in 3, wenn die Eingänge nicht abgeglichen sind, ausgestaltet, um gleich oder niedriger als der Vorspannungsstrom in 1 zu sein, bei dem die Eingänge abgeglichen sind. Die Vorspannungen V_VS1 und V_VS2 für die Transistoren M₁ und M₂ sind ausgestaltet, um niedriger zu sein, oder die W/L-Verhältnisse der Transistoren M₁ und M₂ sind ausgestaltet, um niedriger als in 1 zu sein, um die Ströme der Transistoren M₁ und M₂ klein zu halten. Der Komparator ist lediglich für eine kurze Zeitdauer transient, d.h. der Transistor M₇ oder M₈ leitet nicht. Daher erhöht der verstärkte Vorspannungsstrom den durchschnittlichen Stromverbrauch des Komparators unerheblich, wenn die Transientenzeit (verstärkte Stromdauer) bedeutend kürzer als die Zeitspanne zwischen Vergleichen ist. Dies ist der gewöhnliche Fall. Es sei ein praktisches Beispiel betrachtet. Ein Komparator in 1 ohne die Spannungsbegrenzung und Stromverstärkung gemäß der Erfindung weist eine Ausbreitungsverzögerung von 15 μs vom Eingang zum Ausgang auf. Die Verzögerung wurde mit einer 3,6 V Versorgungsspannung V_DD mit einem Stromverbrauch von 20 μA und mit einer Lastkapazität von 1 pF gemessen. Ein Komparator in 3 mit der gleichen Versorgungsspannung, mit dem gleichen Stromverbrauch (Eingänge sind nicht abgeglichen) und mit der gleichen Lastkapazität weist eine Ausbreitungsverzögerung von 0,5 μs auf.
In 4 wird der Signalverlauf des Differenzial-Lade/Entlade-Stroms als Funktion der Differenzial-Eingangsspannung für sowohl den herkömmlichen Komparator von 1 als auch den erfinderischen Komparator von 3 dargestellt. Es sollte ersichtlich sein, dass der verstärkte Differenzial-Ausgangsstrom I_OUT+ – I_OUT– nicht auf irgendeine andere besondere Eingangsspannungsdifferenz mit Ausnahme von 0 V begrenzt ist; der Differenzial-Ausgangsstrom I_OUT+ – I_OUT– verstärkt wird, wenn die Knoten N_G1 und N_G2 beginnen, von ihrer begrenzten Spannung abzuweichen und die Transistoren M₇ oder M₈ abschalten. Der Transient beginnt, wenn die Eingangsspannung 0 V kreuzt und der Transient an den Knoten N_G1 und N_G2 startet.
Ein weiterer Vorteil des erfinderischen Komparators besteht darin, dass der Vorspannungsstrom der Eingangsstufe 1 nur verstärkt wird, wenn interne Knoten, d.h. die Sources der Transistoren M₄ und M₆, transient sind. Die Nulldurchgangsgeschwindigkeit der Eingangsspannungsdifferenz beeinflusst wird beim Verstärken nicht signifikant beeinflusst. Der Komparator ist daher gegen die Eingangsspannungsstufe oder die Geschwindigkeit der Änderung der Eingangsstufe unempfindlich.
Da die Spannungshübe an den Sources der Transistoren M₄ und M₆ auf etwa die Gate-Source-Spannung der Transistoren M₇ und M₈ begrenzt sind, ist die Antwortzeit des Komparators gegen die Versorgungsspannungsvariation unempfindlich.
Da die Source-Spannungen des Transistors M₆ nicht auf Masse gehen (sie bleiben näherungsweise bei der V_VS2-Spannung), sättigt die tatsächliche Stromquelle für den Ausgangsstrom I_OUT– nicht. Daher kann ein bipolarer Transistor zum Implementieren der Stromquelle des Ausgangsstroms I_OUT– verwendet werden. Das Gleiche gilt für den Ausgangsstrom I_OUT+. Bei dem in 1 gezeigten Komparator würde der bipolare Transistor sättigen, und ihn erneut von der Sättigung einzuschalten benötigt mehr Zeit, als die Kollektorspannung in den linearen Bereich zu erhöhen.

Claims

Komparatorschaltung, umfassend eine Eingangstufe (1) mit einem Paar von Eingängen, um eine differentielle Eingangsspannung zu empfangen, und einem Paar von Ausgängen, um einen differentiellen Ausgangsstrom auszugeben, der im Verhältnis zu der differentiellen Eingangsspannung ist, eine Transistorausgangsstufe (2), die konfiguriert ist, um den differentiellen Ausgangsstrom zu verstärken, wobei die Ausgangsstufe einen ersten Transistor (M1) und einen zweiten Transistor (M2) umfasst, die Steuerelektroden aufweisen, die konfiguriert sind, um den differentiellen Strom von der Eingangsstufe (1) zu empfangen, gekennzeichnet durch: erste Mittel (M7, M8) zum Begrenzen eines Spannungshubs an den Steuerelektroden der Transistorausgangsstufe (2), wenn die Steuerelektrodenspannungen jeweilige Schwellenwerte erreichen, Mittel (CM1, CCS1), die konfiguriert sind, um die Vorspannung der Eingangsstufe (1) von einem normalen Vorspannungspegel zu verringern, wenn die ersten Mittel (M7, M8) den Spannungshub begrenzen, um dadurch den differentiellen Ausgangsstrom zu verringern, und konfiguriert sind, um eine Vorspannung der Eingangsstufe (1) bei dem normalen Vorspannungspegel zu ermöglichen, wenn die ersten Mittel (M7, M8) den Spannungshub nicht begrenzen.
Komparatorschaltung gemäß Anspruch 1, bei der die Transistorausgangsstufe (2) aufweist: a) einen ersten Transistor vom p-Typ (M1), der eine mit einem ersten der Ausgänge der Eingangsstufe (1) verbundene Gate-Elektrode aufweist, b) einem zweiten Transistor vom n-Typ (M2), der eine mit einem zweiten der Ausgänge der Eingangsstufe (1) verbundene Gate-Elektrode aufweist, c) einen dritten Transistor vom p-Typ (M3), der eine mit einer ersten Vorspannungs-Spannungsquelle (VS1) verbundene Source-Elektrode, eine mit einer ersten Strom quelle (CS1) verbundene Drain-Elektrode und eine mit der Drain-Elektrode verbundene Gate-Elektrode aufweist, d) einen vierten Transistor vom p-Typ (M4), der eine mit dem Gate des ersten Transistors (M1) verbundene Source-Elektrode, eine mit dem Gate des zweiten Transistors (M2) verbundene Drain-Elektrode und eine mit dem Gate des dritten Transistors (M3) verbundene Gate-Elektrode aufweist, e) einen fünften Transistor vom n-Typ (M5), der eine mit einer zweiten Vorspannungs-Spannungsquelle (VS2) verbundene Source-Elektrode, eine mit einer zweiten Stromquelle (CS2) verbundene Drain-Elektrode und eine mit der Drain-Elektrode verbundene Gate-Elektrode aufweist, f) einen sechsten Transistor vom n-Typ (M6), der eine mit dem Gate des zweiten Transistors (M2) verbundene Source-Elektrode, eine mit dem Gate des ersten Transistors (M1) verbundene Drain-Elektrode und eine mit dem Gate des fünften Transistors (M5) verbundene Gate-Elektrode aufweist, und wobei die ersten Mittel umfassen g) einen siebten Transistor vom n-Typ (M7), der eine mit dem Gate des ersten Transistors (M1) verbundene Source, einen betriebsmäßig mit einer ersten Versorgungsspannung verbundenem Drain und ein mit der ersten Vorspannungs-Spannungsquelle verbundenes Gate aufweist, und h) einen achten Transistor vom p-Typ (M8), der eine mit dem Gate des zweiten Transistors (M2) verbundene Source, einen betriebsmäßig mit einem zweiten Versorgungspotential verbundenen Drain und ein mit der zweiten Vorspannungs-Spannungsquelle verbundenes Gate aufweist.
Komparatorschaltung gemäß Anspruch 2, bei der die zweiten Mittel eine Rückkopplung zum Verringern der Vorspannung der Eingangsstufe (1) aufweisen, wenn ein Strom über den siebenten oder achten Transistor (M7, M8) fließt.
Komparatorschaltung gemäß einem der Ansprüche 1 bis 3, bei der die zweiten Mittel mindestens einen Stromspiegel (CM1) aufweisen.
Komparatorschaltung gemäß einem der Ansprüche 1 bis 4, bei der die differentielle Eingangsstufe (1) eine differentielle Transkonduktanz-Eingangsstufe ist.