DE60300738T2

DE60300738T2 - Vorrichtung und Verfahren zur Digital-Analog-Wandlung

Info

Publication number: DE60300738T2
Application number: DE60300738T
Authority: DE
Inventors: Jeffrey M. Hinrichs; Brian J. Rosenkoetter; Robert R. Harnden; Kenneth B. Weber; Mark Kintis (Nmi); Donald R. Martin; William M. Skones; Kai E. Johnson
Original assignee: Northrop Grumman Corp
Current assignee: Northrop Grumman Systems Corp
Priority date: 2002-03-29
Filing date: 2003-03-20
Publication date: 2006-05-04
Anticipated expiration: 2023-03-21
Also published as: JP2003304157A; JP4266684B2; US7031395B2; EP1349284A3; US20030185288A1; EP1349284B1; EP1349284A2; KR20030078642A; DE60300738D1

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich allgemein auf eine Digital-Analog-Wandlung und im besonderen auf eine Vorrichtung zur Digital-Analog-Wandlung mittels mehrfacher Stufen von Delta-Sigma-Modulation.
2. Diskussion des verwandten Standes der Technik
Basisstationen für drahtlose Telefonnetzwerke haben typischerweise eine Vielzahl von Übertragern bzw. Sendern, wobei jeder Übertrager nur in der Lage ist, eine Trägerfrequenz zu einer Zeit zu übertragen. Es ist zur Zeit nicht machbar, dass ein Übertrager mehrere Trägerfrequenzen simultan überträgt, weil die zur Zeit in den Übertragern verwendeten Digital-Analog-Wandler (digital-to-analog converters; DACs) nicht genug Bandweite bzw. -breite mit Signal-zu-Rausch-Verhältnissen (signal-to-noise ratios; SNRs) bereitstellen, die hoch genug sind, um mehrfache Übertragungen zu unterstützen und immer noch mit den Rauschbegrenzungen der FCC übereinzustimmen. Daher beinhalten heutige Verfahren zum Wandeln bzw. Konvertieren eines RF- bzw. HF-Mehrfachträgersignals zur Übertragung ein Aufbrechen des HF-Signalbands in kleinere Unter- bzw. Subbänder. Jedes Subband wird in ein analoges Signal unter Verwendung eines Digital-Analog-Wandlers (DAC) gewandelt. Der Frequenzwert der DAC-Ausgabe wird durch Verwenden eines herkömmlichen Mischers mit einer Empfangsoszillator- bzw. Lokaloszillator (LO)-Quelle eingestellt. LO-Quellen und Mischer können jedoch bei Temperaturänderungen in der Frequenz driften.
Es besteht ein Bedürfnis für einen preiswerten Signalmodulator zum Verarbeiten von HF-Mehrfachträger-Wellenformen bzw. -Frequenzen für eine Übertragung. Es wäre für einen solchen Modulator wünschenswert, über eine große Bandbreite betrieben zu werden, aber dennoch nur eine kleine Schaltungs-"Bodenfläche" zu verbrauchen. Delta-Sigma-Modulationstechniken sind im Zusammenhang mit Signalwandlungen bekannt; jedoch war die Delta-Sigma-Modulation für kommerzielle HF-Anwendungen, wie beispielsweise zellulare Netrwerke, unpraktisch. Beispielsweise würde ein Delta-Sigma-Modulator mit 16-Bit-Eingangsabtastungen, der in einer Indiumphosphid (InP)-Digital-Logikschaltung hoher Geschwindigkeit implementiert bzw. umgesetzt ist, eine relativ kleine Menge von Schaltungs-"Bodenfläche" verbrauchen. Herstellen einer solchen Schaltung würde jedoch aufgrund der hohen Kosten und der geringen Schaltungsausbeute bei der Indiumphosphid-Waferproduktion unerschwinglich teuer. Im Gegensatz dazu würde ein Herstellen eines 16-Bit-Delta-Sigma-Modulators unter Verwendung langsamerer komplementärer Metalloxidhalbleiter- bzw. mittelschneller hochohmiger Halbleiter-(complementary metaloxide semiconductor; CMOS-)Technologie weniger als bei Indiumphosphid kosten, und dies bei einer höheren prozentualen Transistorausbeute pro Wafer. Solch ein CMOS-gestützter Chip würde jedoch einen Betrieb bei Taktraten benötigen, welche jenseits der aktuellen Technik für kommerziell erhältliche CMOS-Technologie lägen. Ein Beispiel für den Stand der Technik wird von D. Efstathion, "A Multi-Carrier Transceiver Solution for Multi-Mode Base Stations", IEEE International Symposium, 18.–21. September 2000 gegeben.
KURZE ZUSAMMENFASSUNG DER ERFINDUNG
In einer Ausführungsform ist die vorliegende Erfindung auf eine Vorrichtung zum Wandeln eines digitalen Eingangssignals in ein analoges Signal zur Übertragung gerichtet, wobei das Eingangssignal mehr als ein Trägersignal umfassen kann. Die Vorrichtung umfasst eine Vielzahl von Delta-Sigma- Modulationsschleifenkreisen, wobei jeder Schleifenkreis eine Betriebsfrequenz hat, wobei die Schleifenkreise in einer zunehmenden bzw. ansteigenden Ordnung der Betriebsfrequenz verbunden sind, um eine Wortlänge des Eingangssignals zu verringern, um ein digitales Signal mit einer verringerten Wortlänge zu erhalten. Ein Abstimmkreis stellt eine Frequenz des digitalen Signals auf eine Übertragungsfrequenz ein. Ein Digital-Analog-Wandler wandelt das frequenzeingestellte digitale Signal in ein analoges Signal um.
In einer bevorzugten Form wird eine erste Delta-Sigma-Modulationsschleifenschaltung bzw. ein erster Delta-Sigma-Modulationsschleifenkreis unter Verwendung von CMOS-Gates bzw. -Gattern implementiert, und ein zweiter Delta-Sigma-Modulationsschleifenkreis und der Abstimmkreis werden unter Verwendung von Indiumphosphid-Gates implementiert. In dieser bevorzugten Ausführungsform sind die ersten und zweiten Schleifenkreise in einer Ordnung abnehmender Schleifenordnung miteinander verbunden. Die oben beschriebene Vorrichtung erlaubt es, ein hochauflösendes breitbandiges HF-Mehrfachträgersignal auf ein niedriger auflösendes Signal herunter zu quantisieren bzw. herunter zu brechen, während ein akzeptables Signal/Rausch-Verhältnis aufrechterhalten bleibt. Die Vorrichtung verbraucht weniger Schaltungs-"Bodenfläche" als es eine Wandlerschaltung tun würde, die vollständig in CMOS implementiert wäre, wobei sie immer noch weniger kostet als ein vollständig in Indiumphosphid implementierter Schaltkreis.
Weitere Anwendungsbereiche der vorliegenden Erfindung werden aus der folgenden detaillierten Erfindung noch klarer. Es sollte verstanden werden, dass die detaillierte Beschreibung und spezifische Beispiele – während sie die bevorzugte Ausführungsform der Erfindung angeben – nur für darstellende Zwecke gedacht sind und den Bereich der Erfindung nicht einschränken.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die vorliegende Erfindung wird besser verständlich aus der detaillierten Beschreibung und den zugehörigen Zeichnungen, wobei:
1 ein Diagramm einer Ausführungsform einer mehrstufigen Delta-Sigma-Digital-Analog-Wandlerschaltung ist;
2 ein Diagramm einer Ausführungsform einer mehrstufigen Delta-Sigma-D/A-Wandlerschaltung ist;
3 ein Diagramm eines repräsentativen Spektrums eines Mehrfachträger-frequenzmodulierten Signaleingangs in einer Delta-Sigma-Schleife hoher Ordnung gemäß einer Ausführungsform ist;
4 ein Diagramm eines repräsentativen Signalspektrums ist, das in einer Delta-Sigma-Schleife niedriger Ordnung erzeugt worden ist,
5 ein Diagramm eines Quantisierungsrauschens relativ zu dem in 4 gezeigten repräsentativen Spektrum ist;
6 ein Diagramm eines repräsentativen Signalspektrums ist, das nach Abstimmen über einen Abstimmoperator erzeugt worden ist; und
7 ein Diagramm eines repräsentativen Analogspektrums eines Signals nach Filtern über einen Bandpassfilter ist.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Die folgende Beschreibung der bevorzugten Ausführungsformen ist ausschließlich exemplarischer Natur und keinesfalls dazu gedacht, die Erfindung, ihre Anwendung oder Verwendungen zu beschränken.
Eine bevorzugte Ausführungsform einer mehrstufigen Delta-Sigma-D/A-Wandlerschaltung wird allgemein in 1 durch die Referenzziffer 10 angegeben. Die Wandlerschaltung oder Vorrichtung 10 umfasst eine Überabtastungs-Schaltung 12, die einem Delta-Sigma-Schleifenkreis 14 niedriger Geschwindigkeit vorgeschaltet ist. Dem Schleifenkreis 14 folgt eine Hochtastungs- bzw. Erhöhungsschaltung 16, ein Delta-Signal-Schleifenkreis 18 hoher Geschwindigkeit, ein Hochgeschwindigkeits-Abstimmoperator oder -Schaltung 22 und ein 1-Bit-D/A-Wandler (DAC) 26. Die Ausdrücke "Niedriggeschwindigkeit" und "Hochgeschwindigkeit" werden hierbei in einem relativen Sinne verwendet, um sich auf die Frequenzen von Technologien zu beziehen, die entsprechend in implementierten Ausführungsformen der Erfindung verwendet werden. Beispielsweise wird die Delta-Sigma-Schleife 14 in einer Ausführungsform unter Verwendung von CMOS-Hardware implementiert, und die Delta-Sigma-Schleife 18 und der Abstimmoperator 22 werden in Indiumphosphid-(InP-)Hardware implementiert, welche schneller als CMOS ist. Die Delta-Sigma-Schleife 14 hat vorzugsweise eine höhere Ordnung als die Ordnung der Delta-Sigma-Schleife 18. Wie weiter unten beschrieben, sind die langsamere Schleife 14 hoher Ordnung und die schnellere, Schleife 18 niedriger Ordnung kaskadiert, um die Zahl der Bits pro Abtastung eines digitalen Mehrfachträgersignals zu verringern, so dass das Signal vollständig digital für eine analoge Übertragung abgestimmt werden kann.
Nun wird der Betrieb der Schaltung 10 beschrieben. Ein Mehrfachträger-Digitalsignal 34, das mittels eines Modulatorblocks (nicht gezeigt) nach dem Stand der Technik erzeugt wird, wird in die Überabtastungs-Schaltung 12 eingegeben. Das Basisbandsignal 34 wird mit einem Faktor M überabgetastet, um ein Signal 36 zu erzeugen. Die Größe der Überabtastung beruht mindestens teilweise auf einer Geschwindigkeit der Schleife 14 relativ zur Schleife 18 und ist beispielsweise von der Hardware/den Hardwaren abhängig, in welcher die Schleifen 14 und 18 implementiert sind. Das Signal 36 wird in die niederfrequente Delta-Sigma-Schleife 14 eingegeben, und zwar bei einer Abtastrate von M F_s Megasamples bzw. Megaabtastungen pro Sekunde (Msps), welche größer oder gleich der anwendbaren Nyquist-Rate ist.
Die Delta-Sigma-Schleife 14 wird betrieben, um die Auflösung des Eingangssignals 36 zu reduzieren. Wo das Eingangssignal 36 B Bits pro Wort (oder äquivalent B Bits pro Abtastung) hat, wird die Delta-Sigma-Schleife 14 betrieben, um die digitale Wortbreite B des Signals 36 um b Bits zu reduzieren, wodurch sie ein digitales Signal 38 mit B-b Bits pro Wort erzeugt wird. Die Zahl der Bits b, um welche die Signalbreite reduziert wird, hängt zumindest zum Teil von der Ordnung der Schleife 14 ab. Die Delta-Sigma-Schleife 14 wird auch als Tiefpass-Digitalfilter betrieben. Dies bedeutet, dass, während das Eingangssignal durch die Schleife 14 verarbeitet wird, im wesentlichen das Mehrfachträgersignal akkumuliert wird, während das Quantisierungsrauschen differenziert wird. Daher dienen, wie es weiter unten beschrieben wird, Schleifen-Rückkopplung und Überabtastung dazu, das Quantisierungsrauschen weg vom Frequenzband des Mehrfachträgersignals 36 zu verschieben.
Die Ausgabe des Signals 38 durch den Schleifenkreis 14 wird in die Erhöhungsschaltung 16 eingegeben und wird um einen Faktor N erhöht. Das Erhöhen wird durch Abtast-Wiederholung erreicht, d.h., durch Erzeugen von Kopien des Signals 38 im Frequenzbereich bei Vielfachen der Abtastfrequenz M × F_s Msps. Das um den Erhöhungsfaktor N erhöhte Signal 38 basiert mindestens zum Teil auf einer Geschwindigkeit der Schleife 18 relativ zur Schleife 16 und ist beispielsweise abhängig von der Hardware/den Hardwaren, in welcher die Schleifen 14 und 18 implementiert sind. Die Erhöhungsschaltung 16 erzeugt ein Signal 40, das in die Delta-Sigma-Schleife 18 eingegeben wird.
Die Delta-Sigma-Schleife 18 wird bei einer Abtastrate von M × N × F_s Msps betrieben und verringert die digitale Wortbreite B-b des Signals 40 um (B-b-1) Bits. Die Delta-Sigma-Schleife 18 arbeitet auch als Tiefpass-Digitalfilter. Genauer gesagt, dienen die Schleifenrückkopplung und das Überabtasten dazu, das Quantisierungsrauschen zu höheren Frequenzen hin zu verschieben, und zwar relativ zum Mehrfachträger-Signalfrequenzband, welches in den weiter unten beschriebenen Abstimmoperator 22 eingegeben wird. Die Schleife 18 erzeugt ein digitales Signal 42 mit einem Bit pro Wort.
Das Signal 42 wird in die Abstimmschaltung oder -operator 22 hoher Geschwindigkeit mit der Abtastrate von M × N × F_s Msps eingegeben. Der Abtastoperator 22 stellt die Frequenz des Signals 42 ein, um ein Signal 46 mit einer gewünschten Übertragungs-Radio- bzw. Funk- bzw. Hoch-Frequenz zu erzeugen. Beispielsweise führt der Abstimmoperator 22 eine exklusive OR (XOR; "bit flip")-Operation auf das Basisband-Signal 42 aus unter Verwendung eines Null-Gleichstrom-Rechteckwetlensignals mit einer Frequenz einer Hälfte der Abtastrate von M × N × F_s Msps. Der Abstimmoperator 22 wandelt daher das Signal auf die gewünschte Radio- bzw. Hochfrequenz hoch. Das digitale 1-Bit-breite Signal 46 wird mittels des 1-Bit-D/A-Wandlers (DAC) 26 in ein analoges Signal 50 umgewandelt. Das analoge Signal 50 wird weiter gefiltert, wie weiter unten beschrieben wird.
In weiteren Ausführungsformen kann das Signal 42 eine Wortlänge von mehr als 1 Bit pro Wort aufweisen. Beispielsweise könnten dem Signal 42 zwei Bits pro Abtastung zugewiesen werden. Solch ein Multibit-Datenstrom könnte abgestimmt werden unter Verwendung geeigneter kombinatorischer Logiken, um periodische Abtastungen aus dem Datenstrom fernzu halten. Ein 4-Pegel-DAC würde verwendet werden, um das 2-Bit-pro-Abtastungs-Signal zu wandeln. Fehlanpassungsformung, wie sie im Stand der Technik bekannt ist, könnte dazu verwendet werden, jeglichen Effekt von Schaltungsfehlanpassung auszugleichen. Beispielsweise könnte eine Fehlanpassungsformungs-Logik verwendet werden, um in einer datenabhängigen Weise aus vier 1-Bit-DACs auszuwählen. Die analoge Ausgabe der vier 1-Bit-DACs wird dann aufsummiert, um das Signal 50 zu bilden.
2 zeigt eine beispielhafte Wandlungsschaltung oder Vorrichtung 100. Die Schaltung 100 wird nun in Verbindung mit dem Verarbeiten eines Mehrfachträgersignals 134 beschrieben, das beispielsweise 18 Bit pro Wort und eine Bandbreite von 25 MHz aufweist. Eine CMOS-basierte anwendungsspezifische integrierte Schaltung (application-specific integrated circuit; ASIC) 108 umfasst eine Überabtastungs-Schaltung 112 und eine Delta-Sigma-Schleife 114, beispielsweise eine CMOS-basierte Schleife fünfter Ordnung. Ein InP-basierter anwendungsspezifischer integrierter Schaltkreis (ASIC) 110 umfasst eine Erhöhungsschaltung 116 und eine Delta-Sigma-Schleife 118, beispielsweise eine InP-basierte Schleife dritter Ordnung. Außerdem umfasst der ASIC 110 einen Abstimmoperator 122 und ein DAC 126. Es können auch Ausführungsformen berücksichtigt werden, die alternative Zahlen und Ordnungen der Delta-Sigma-Schleifen und alternative Kombinationen der Ordnungen solcher Schleifen aufweisen, einschließlich, aber nicht beschränkt auf: zwei Schleifenkreise, die in ansteigender Ordnung der Schleifenordnung miteinander verbunden sind und/oder zwei Schleifenkreise mit gleicher Schleifenordnung.
Das Signal 134 wird in die Überabtastungs-Schaltung 112 eingegeben. Ein überabgetastetes Signal 136 wird in die Delta-Sigma-Schleife 114 mit einer Abtastrate von 116,125 Msps eingegeben. Die Schleife 114 wird betrieben, um die Wortbreite des Signals 136 auf 13 Bits pro Wort herabzusetzen. Die Schleife 114 erzeugt ein Signal 138 mit 13 Bit pro Wort mit einer Abtastrate von 116,125 Msps und einer Bandbreite von 25 MHz.
Das Signal 138 wird in die Erhöhungsschaltung 116 eingegeben und wird durch Wiederholung erhöht, d.h., durch Erzeugen von Kopien in dem Frequenzbereich des Signals 138 bei Mehrfachen der langsamen Abtastfrequenz von 116,125 Msps. Ein erhöhtes Signal 140 wird in die Delta-Sigma-Schleife 118 eingegeben. Die Schleife 118 wird betrieben, um die Wortbreite des Mehrfachträgersignals auf ein Bit weiter zu reduzieren. Genauer gesagt, wird das Signal 138 hochgetastet bzw. erhöht durch einen Erhöhungsfaktor von 16, um ein 1-Bit-breites-Signal 142 mit einer Abtastrate von 1858 Msps zu erzeugen.
Das Signal 142 wird in den Abstimmoperator 122 mit der Abtastrate von 1858 Msps eingegeben. Der Abstimmoperator 122 multipliziert das Basisbandsignal 142 mit einem Null-Gleichstrom-Rechteckwellensignal mit einer Frequenz von 929 MHz, d.h. der Hälfte der Abtastrate von 1858 Msps. Es wird ein Signal 146 erzeugt mit einer Übertragungs-Hochfrequenz, die um 942,5 MHz herum zentriert ist, welches die Mitte des GSM 900-Bandes ist. Der Abstimmoperator 122 erhöht daher das Signal auf die gewünschte Hoch- bzw. Radiofrequenz. Der 1-Bit-D/A-Wandler (DAC) 126 wandelt das Signal 146 in ein analoges Signal 150 um. Das analoge Signal 150 wird weiterhin mittels eines Bandpassfilters 154 gefiltert, um ein Übertragungssignal mit einer Bandbreite von 25 MHz zu erzeugen.
Die 3 bis 7 zeigen repräsentative Spektren bei verschiedenen Punkten in der Modulation eines Übertragungssignals durch die Schaltung 10 (in 1 gezeigt). (Es ist zu bemerken, dass die 3 bis 7 nicht maßstabsgemäß eingezeichnet sind.) Das Mehrfachträger-frequenzmodulierte Signal 34, das in die Delta-Sigma-Schleife 14 hoher Ordnung nach einer Überabtastung eingegeben worden ist, wird durch ein Spektrum repräsentiert, das in 3 allgemein durch die Referenzziffer 200 angegeben ist. Ein Signalband 204 wird entlang der Achse 208 des Spektrums 200 wiederholt. Gemäß des Abtast-Theorems ist die Abtastfrequenz F_s größer als zweimal der Signalbandbreite 204.
Eine repräsentative Spektrumseingabe in die Delta-Sigma-Schleife 18 niedriger Ordnung bei der Abtastrate von M × N × F_s Msps wird in 4 durch die Bezugsziffer 300 allgemein angegeben. Das erhöhte Signalband 204 wird mittels gewichteter Kopien 212 bei Vielfachen der Abtastfrequenz M × F_s Msps wiederholt. Quantisierungsrauschen 216, das über die Schleife 14 hoher Ordnung frequenzverschoben ist, tritt ebenfalls im Spektrum 300 auf. 5 zeigt das Quantisierungsrauschen 220 relativ zu dem repräsentativen Spektrum 300, das um die Frequenz M × N × F_s/2 während des Betriebs der Schleife 18 frequenzverschoben wird.
Ein repräsentatives Spektrum bei der Abtastrate von M × N × F_s Msps nach Abstimmen über den Abstimmoperator 22 wird in 6 allgemein mit der Bezugsziffer 400 bezeichnet. Die Signalbänder 204 sind symmetrisch um die Frequenz M × N × F_s/2 zentriert, und zwar als Ergebnis einer Multiplikation mit einer Rechteckwelle, so wie es vorher beschrieben worden ist. 7 zeigt ein analoges Spektrum 500, in welchem das Signal 204 gezeigt ist, nachdem es mittels des Bandpassfilters 154 (gezeigt in 2) gefiltert worden ist.
Aus der vorhergehenden Beschreibung der Ausführungsformen der Wandlerschaltung erkennt man, dass auch ein Verfahren zum Wandeln eines digitalen Eingangssignals in ein analoges Signal zur Übertragung beschrieben wird, wobei das Eingangssignal mehr als ein Trägersignal umfassen kann. Das Verfahren umfasst den Schritt des Verringerns bzw. Reduzierens einer digitalen Wortlänge des Eingangssignals auf eine Zwischenwortlänge. Der vorhergehende Schritt wird mittels einer ersten Delta-Sigma-Schleife durchgeführt. Das Verfahren umfasst weiterhin das Verringern der Zwischenwortlänge, um ein digitales Signal mit einer reduzierten Wortlänge zu erzeugen, wobei der Schritt unter Verwendung einer weiteren Delta-Sigma-Schleife durchgeführt wird. Die Delta-Sigma-Schleifen werden vorzugsweise in einer Ordnung abnehmender Schleifenordnung verwendet. Eine Frequenz des digitalen Signals wird auf eine Übertragerfrequenz eingestellt, und das frequenzeingestellte digitale Signal wird in ein analoges Signal umgewandelt.
Das Quantisierungsrauschen von der niedrigerfrequenten Schleife 14 dient als eine Quelle für ein rauschgeformter Zittersignal für die Hochfrequenzschleife 18, wodurch das Entfernen jeglicher freien Kanaltöne unterstützt wird, welche in dem Signalband auftreten könnten, wenn eine Null- oder eine Gleichstrom-Eingabe auftritt. Zusätzlich kann die Hochfrequenzschleife 18, weil der Abstimmkreis 22 ein Signal auf eine Hochfrequenz erhöht, als ein Tiefpassaufbau implementiert werden, das weniger Transistoren umfasst, als es in anderen Schaltungsarchitekturen benötigt würde. Die oben beschriebene Vorrichtung erlaubt es, ein hochauflösendes Breitband-HF-Mehrfachträger-Signal auf ein niedriger auflösendes Signal herunterzuquantisieren, während ein hinreichendes Signal/Rausch-Verhältnis aufrechterhalten wird. Die Vorrichtung verbraucht weniger Schaltungs-"Bodenfläche" als es eine vollständig in CMOS implementierte Wandlerschaltung tun würde und ist dennoch preisgünstiger als eine vollständig in Indiumphosphid implementierte Schaltung. Weil das Frequenzabstimmen digital durchgeführt werden kann, stellt die obige Vorrichtung eine bessere Temperaturstabilität bereit, als sie unter Verwendung einer Lokaloszillator-Quelle und eines Mixers erreichbar wäre. Zusätzlich erlaubt es die oben genannte Vorrichtung, ein Mehrfachträgersignal zu übertragen, ohne es in Subbänder zu unterteilen.

Claims

Vorrichtung (10, 100) zum Wandeln eines digitalen Eingangssignals (34, 134) in ein analoges Signal (50, 150) zur Übertragung, wobei das Eingangssignal (34, 134) mehr als ein Trägersignal umfassen kann und wobei die Vorrichtung umfasst: eine Vielzahl von Delta-Sigma-Modulationsschleifenkreisen (14, 18, 114, 118), dadurch gekennzeichnet dass, jeder Schleifenkreis (14, 18, 114, 118) eine Betriebsfrequenz umfasst, wobei die Schleifenkreise (14, 18, 114, 118) in einer zunehmenden Ordnung der Betriebsfrequenz verbunden sind, um eine Wortlänge des Eingangssignals (34, 134) zu verringern, um ein digitales Signal (42, 142) mit einer verringerten Wortlänge zu erhalten; einen Abstimmkreis (22, 122), der ausgebildet ist, um eine Frequenz des digitalen Signals (42, 142) auf eine Übertragungsfrequenz einzustellen; und einen Digital-Analog-Konverter (26, 126), der ausgebildet ist, um das Frequenz-eingestellte digitale Signal (46, 146) in ein analoges Signal (50, 150) umzuwandeln.
Vorrichtung (10, 100) nach Anspruch 1, zudem umfassend einen Ausgangsfilter (154), der ausgebildet ist, um das analoge Signal zu filtern.
Vorrichtung (10, 100) nach Anspruch 1, wobei die Vielzahl von Delta-Sigma-Modulationsschleifenkreisen zwei Schleifenkreise (14, 18, 114, 118) sind, die in einer abnehmenden Ordnung der Schleifenordnung verbunden sind.
Vorrichtung (10, 100) nach Anspruch 3, wobei die Schleifenkreise (14, 18, 114, 118) einen Schleifenkreis fünfter Ordnung und einen Schleifenkreis dritter Ordnung, der ausgebildet ist, um ein Ausgangssignal von dem Schleifenkreis fünfter Ordnung zu verarbeiten, umfassen.
Vorrichtung (10, 100) nach Anspruch 1, wobei die Vielzahl von Delta-Sigma-Modulationsschleifenkreisen zwei Schleifenkreise (14, 18, 114, 118) sind, die in einer zunehmenden Ordnung der Schleifenordnung verbunden sind.
Vorrichtung (10, 100) nach Anspruch 1, wobei die Vielzahl von Delta-Sigma-Modulationsschleifenkreisen zwei Schleifenkreise (14, 18, 114, 118) mit gleicher Schleifenordnung sind.
Vorrichtung (10, 100) nach Anspruch 1, wobei die verringerte Wortlänge des digitalen Signals eine 1-Bit-Wortlänge umfasst.
Vorrichtung (10, 100) nach Anspruch 1, wobei ein erster der Schleifenkreise (14, 18, 114, 118) ausgebildet ist, um die Wortlänge des Eingangssignals in eine Zwischenwortlänge zu verringern.
Vorrichtung (10, 100) nach Anspruch 8, wobei die Wortlänge des Eingangssignals (34, 134) 18 Bit umfasst und die Zwischenwortlänge 13 Bit umfasst.