DE60216475T2

DE60216475T2 - Phasenregelkreis mit analogphasenrotator

Info

Publication number: DE60216475T2
Application number: DE60216475T
Authority: DE
Inventors: Bin San Jose Wu; Dong San Jose ZHENG
Original assignee: Intersil Corp
Current assignee: Intersil Corp
Priority date: 2001-08-21
Filing date: 2002-07-25
Publication date: 2007-05-31
Anticipated expiration: 2022-07-26
Also published as: AU2002316759A1; EP1419580B1; WO2003019783A3; US20030039329A1; US6931089B2; WO2003019783A2; EP1419580A2; DE60216475D1

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf integrierte Hochgeschwindigkeits-Halbleiterschaltkreise. Insbesondere bezieht sich die vorliegende Erfindung auf integrierte Schaltkreise, die Phasenregelkreise beinhalten, die bei Hochgeschwindigkeitsanwendungen Verwendung finden.
US 6 242 965 B1 beschreibt eine Vorrichtung zum Erzeugen eines Schwingungssignals in einer vorbestimmten Phasenbeziehung mit einem Eingangsignal, das sein Ausgangssignal durch Mischen von zwei oder mehr Bezugsschwingungssignalen in variablen Anteilen erzeugt. Vorzugsweise haben die Bezugssignale eine Quadraturbeziehung und verfügen etwa über dieselbe Frequenz, wie der gewünschte Ausgang. Es kann erwünscht sein, dass das Ausgangssignal mit dem Eingangssignal phasengleich ist oder eine vorbestimmte Phasenverschiebung hat. Es ist weiterhin eine Vorrichtung beschrieben, die Taktsignale mit Quadraturbeziehung erzeugt, die als Bezugssignale in der Phasenregelanordnung verwendet werden können.
US 5 619 154 beschreibt einen numerisch gesteuerten Spannungsoszillator, enthaltend, einen Integrator zum Erzeugen einer geschätzten Sinuswellenform und einer geschätzten Kosinuswellenform aus einem variablen Steuersignal; einen Normalisierer, der mit dem Integrator verbunden ist, zum Erzeugen eines Normalisierungsfaktors aus der geschätzten Sinuswellenform und der geschätzten Kosinuswellenform; und einen Multiplizier, der mit dem Normalisierer verbunden ist, zum Multiplizieren des Normalisierungsfaktors mit der geschätzten Sinuswellenform und der geschätzten Kosinuswellenform. Die Multiplikation der geschätzten Sinuswellenform und des Normalisierungsfaktors erzeugt die Kosinuswellenform. Die Frequenz und die Phase der Sinus- und der Kosinuswellenform variieren mit Änderungen der Amplitude des variablen Steuersignals.
US 4 816 775 beschreibt eine Phasenbezugs- und Verfolgungsvorrichtung, bei der eine Phasendifferenz zwischen einem Bezugssignal und einem zu beziehenden Signal innerhalb einer negativen Rückkopplungsschleife derart gedreht wird, dass eine derartige Phasendifferenz verschwindet. Bei einer weiteren Ausführungsform wird ein Basisbandsignal, das durch eine derartige Phasendifferenz beeinflusst wird, in einer negativen Rückkopplungsschleife derart gedreht, dass die Phasendifferenz verschwindet. Das phasengedrehte Signal dient als Ausgangssignal aus der Phasenbezugs- und Verfolgungsvorrichtung, wobei dieses Ausgangssignal genau und schnell das Eingangssignal unabhängig von einem speziellen Wert einer derartigen Phasendifferenz erzeugt. Da eine negative Rückkopplungsschleife verwendet wird, um den Umfang der Phasendrehung zu steuern, werden Nicht-Linearitäten und andere Fehler, die durch Multiplizierer, Summiervorrichtungen und Kombinierschaltkreise erzeugt werden, durch die Rückkopplung automatisch kompensiert.
ÜBERSICHT ÜBER DIE ERFINDUNG
Die vorliegende Erfindung gibt einen Phasenregelkreis und dessen zugehörige Verfahren an, wie es in den unabhängigen Ansprüchen definiert ist. Bei einer Ausführungsform empfängt ein Phasendetektor ein Eingangssignal und ein erstes periodisches Signal und stellt ein Phasensignal bereit, das eine Phasendifferenz zwischen dem Eingangssignal und dem internen periodischen Signal anzeigt. Ein analoger Phasenrotator empfängt anschließend das Phasensignal und stellt ein erstes sowie ein zweites periodisches Signal bereit, die jeweils eine Periode aufweisen, die eine Funktion der Phasendifferenz ist, wobei das erste und das zweite periodische Signal um 90 Grad aus der Phase verschoben sind. Ein Interpolations-Schaltkreis kombiniert anschließend das erste und das zweite pe riodische Signal linear mit einem dritten und einem vierten periodischen Signal, um das erste periodische Signal bereitzustellen.
Bei einer Ausführungsform stellt der Interpolations-Schaltkreis weiterhin ein zweites internes periodisches Signal bereit, wobei das zweite interne periodische Signal im Bezug auf das erste periodische Signal in der Phase um 90 Grad verschoben ist. Der Phasenregelkreis kann weiterhin ein Tiefpassfilter beinhalten, das zwischen dem Phasendetektor und dem Rotator vorgesehen ist.
Bei einer Ausführungsform stellt der Rotator im Phasenregelkreis das erste (Q) und das zweite (1) periodische Signal durch folgende Gleichungen bereit: Q = A cos (kf(p)) I = A sin (kf(p))wobei A die Amplitude der Signale Q und I ist, k eine Verstärkung des Rotator-Schaltkreises ist und f(p) eine Funktion der Phasendifferenz darstellt. Bei einem Beispiel ist die Phasendifferenz im Phasensignal als Spannung dargestellt. Das dritte und das vierte periodische Signal können jeweils eine Frequenz aufweisen, die im wesentlichen die Frequenz des Eingangssignals ist. Der Rotator kann weiterhin einen Enforcer umfassen, der ein Fehlersignal bereitstellt, das eine Abweichung der Amplitude zwischen dem ersten und dem zweiten periodischen Signal anzeigt. Dieses Fehlersignal wird dem Rotator rückgeführt, um eine im wesentlichen konstante Amplitude bei den Signalen Q und I beizubehalten. Bei einem Beispiel ist das Fehlersignal eine Funktion des Wertes Δ = r² – I² – Q², wobei r eine gewünschte Amplitude für die Signale Q und I ist. Bei einer Anwendung beträgt die gewünschte Amplitude etwa 0,4 Volt.
Bei einer Ausführungsform wird der Phasenregelkreis mit einem dritten (x) und einem vierten (y) periodischen Signal versorgt, die durch folgende Gleichungen gegeben sind: x = sin ωt y = cos ωtwobei ω eine Frequenz des dritten und des vierten periodischen Signals darstellt.
Bei einer Ausführungsform ist das erste interne periodische Signal S(t) gegeben durch: S(t) = sin (ωt – φ)wobei φ die Phasendifferenz anzeigt.
Die vorliegende Erfindung wird mit der folgenden detaillierten Beschreibung und den beiliegenden Zeichnungen besser verständlich.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockschaltbild des Phasenregelkreises 100 gemäß einer Ausführungsform der vorliegenden Erfindung
2 zeigt eine Anwendung des Phasenregelkreises 100 in der Phasenregelkreis-Schaltung.
3 ist ein Blockschaltbild, das einen Rotator 103 gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
4 zeigt den Rotor-Schaltkreis 800, der verwendet werden kann, um den Rotator 103 auszuführen, gemäß der Ausführungsform der vorliegenden Erfindung, die in 3 gezeigt ist.
5 zeigt eine Differential-Multipliziererschaltkreis 900, der verwendet werden kann, um einen der Multiplizierer 701 bis 704 von 4 auszuführen.
6 zeigt eine Integrator-Schaltkreis 1000, der verwendet werden kann, um einender Integratoren 705 bis 706 auszuführen.
7 zeigt eine Enforcer-Schaltkreis, der verwendet werden kann, um den Enforcer 707 von 3 auszuführen, gemäß einer Ausführungsform der vorliegenden Erfindung.
8 zeigt eine Interpolations-Schaltkreis 1200, er verwendet werden kann, um den Interpolator 210 von 2 auszuführen, gemäß einer Ausführungsform der vorliegenden Erfindung.
9 zeigt eine Differential-Verstärkerschaltkreis 1300, der verwendet werden kann, um einen der Differentialverstärker 1210 und 1211 von 8 auszuführen.
10 zeigt eine Interpolator-Schaltkreis 1400, er verwendet werden kann, um einen der Interpolator-Schaltkreise 1212 und 1213 auszuführen.
11 zeigt eine Multiplizierer-Schaltkreis 1500, der verwendet werden kann, um einen der Multiplizierer-Schaltkreise 1401 und 1402 von 10 auszuführen.
Um einen Vergleich unter den Zeichnungen zu ermöglichen und eine Wiederholung zu vermeiden, sind ähnliche Elemente in den Zeichnungen mit ähnlichen Bezugszeichen versehen.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Die vorliegende Erfindung gibt eine Phasenregelkreis-Schaltung und ein Verfahren zum Bereitstellen einer derartigen Phasenregelkreis-Schaltung an.
1 ist ein Blockschaltbild eines Phasenregelkreises 100 gemäß einer Ausführungsform der vorliegenden Erfindung. Wie es in 1 gezeigt ist, empfängt ein Phasendetektor 101 ein Differentialdatensignal 110 und ein Ausgangs-Differentialsignal 115, um Phasensignale 111 bereitzustellen. Die Spannungsdifferenz zwischen den Phasensignalen 111 (d.h. die Spannungsdifferenz v(t) zwischen dem Komponentensignal "Auf" oder 111a und "Ab" oder 111b der Phasensignale 111) stellt ein Maß der Phasendifferenz zwischen dem Datensignal 110 und dem Ausgangssignal 115 dar. Die Phasensignale 111 werden einem Tiefpassfilter 103 zugeführt. Das Tiefpassfilter 102 führt ein gefiltertes Differentialsignal 112 dem Rotator 103 zu. In Erwiderung erzeugt der Rotator 103 zwei Differential-Phasensignale 113 und 114, die im folgenden auch als Differential- Phasensignale I(t) und Q(t) bezeichnet werden, gemäß den Gleichungen (1) und (2): Q = A cos (k ∫ v(t)dt) = A cos kφ (1) I = A sin (k ∫ v(t)dt) = A sin kφ (2)wobei A die Amplitude der Signale Q und I ist, k eine Verstärkung im Rotator 103 ist und φ die Phasendifferenz zwischen einem Taktsignal 110 und dem Ausgangssignal 115 darstellt, die über einen festgelegten Zeitraum integriert werden.
Ein Interpolator 104 empfängt Differential-Phasensignale 113 und 114 und Differential-Quadratursignale 116 und 117 (die jeweils mit sin ωt und cos ωt bezeichnet sind, wobei ω die Taktfrequenz des Datensignals 110 ist), um ein Ausgangs-Differentialquadratursignal 115 (das im folgenden mit C(t) bezeichnet ist) gemäß der Gleichung (3) bereitzustellen: C(t) = A cos ωt cos kφ + A sin ωt sin kφ = A cos (ωt – kφ) (3)
Die Quadratursignale 116 und 117 sind interne Taktsignale, die von den Ausgangssignalen eines internen Taktgenerators (nicht gezeigt) abgeleitet werden. Wahlweise kann ein Ausgangs-Differentialquadratursignal 118 (bezeichnet mit S(t), in 1 nicht gezeigt), das um 90 Grad zum Signal C(t) phasenversetzt ist, ebenfalls gemäß Gleichung (4) bereitgestellt werden: S(t) = A sin ωt cos kφ – A cos ωt sin kφ = A sin (ωt – kφ) (4)
Das Ausgangssignal 115 und das wahlweise Ausgangssignal 118 können anschließend bereitgestellt werden, um die Phase unterschiedlicher interner Taktsignale zu ändern, um so eine Phasenbeziehung im Bezug auf das Eingangs-Datensignal 110 beizubehalten. Das Ausgangsignal 115 kann dem Phasendetektor 101 zugeführt werden, wie es in 1 gezeigt ist. Der Phasenregelkreis 100 neigt dazu, die Phasendifferenz φ zwischen dem Eingangs-Taktsignal 110 und dem Ausgangssignal 115 zu minimieren.
Eine Anwendung des Phasenregelkreises 100 ist in 2 als Phasenregelkreis-Schaltung 200 dargestellt. In der Phasenregelkreis-Schaltung 200 erzeugt ein herkömmlicher Taktgenerator (nicht gezeigt) interne Quadratur-Taktsignale 116 und 117, die zusammen als Taktsignale 207 bezeichnet sind, bei etwa 1,6 GHz. Gleichzeitig empfängt der Phasendetektor 101 das Eingangssignal 110 sowie die Ausgangssignale 115 und 118 und stellt die Phasensignale "Auf" und "Ab" (d.h. die Signale 111a und 111b) bereit. Der Phasendetektor 101 kann beispielsweise als herkömmlicher "Bang-Bang"-Detektor (auch als "Alexander-Phasendetektor" bekannt) ausgeführt sein.
In 2 werden die Phasensignale 111a und 111b des Phasendetektors 101 dem Tiefpassfilter 102 zugeführt. Das Tiefpassfilter 102 kann beispielsweise durch einen herkömmliche Tiefpassfilter-Schaltkreis ausgeführt sein. 2 zeigt, dass integrierte Phasensignale 112a und 112b dem Rotator 103 zugeführt werden. 3 ist ein Blockschaltbild, das den Rotator 103 gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Wie es in 3 gezeigt ist, enthält der Rotator 103 Multiplizierer 701 bis 704, Integratoren 705 bis 706 und einen Enforcer 707. Im Rotator 103 multipliziert der Multiplizierer 701 das Differential-Phasensignal 112 (d.h. das Signal v(t)) mit dem Differentialsignal 114 (d.h. dem Quadratursignal Q(t)), um ein Differentialsignal 710 zu erzeugen, das dem Integrator 705 zugeführt wird. Der Integrator 705 integriert die Summe des Differentialsignals 710 und des Differential-Ausgangssignals 711, um ein Differentialsignal 113 (d.h. ein Quadratursignal I(t)) zu erzeugen. In ähnlicher Weise multipliziert der Multiplizierer 702 das in der Polarität umgekehrte Differential-Phasensignal 112 (d.h. das Signal –v(t)) mit dem Differentialsignal 113 (d.h. dem Quadratursignal I(t)), um das Differentialsignal 712 zu erzeugen, das dem Integrator 706 zugeführt wird. Der Integrator 706 integriert die Summe des Differentialsignals 712 und des Differential-Ausgangssignals 713, um das Differentialsignal 114 (d.h. das Quadratursignal Q(t)) zu erzeugen. Die Differentialsignale 711 und 713 sind das Produkt der Ausgangs-Differentialsignale 708 ("Δ") und 113 bzw. das Produkt der Differentialsignale 708 und 114. Das Differentialsignal 708 ist durch die folgende Gleichung definiert (5): Δ = r2 – I2 – Q2 (5)wobei r eine gewünschte Amplitude für die Signale I und Q ist. Somit sind die Werte von I(t) und Q(t) durch die folgenden Gleichungen (6) und (7) definiert: I(t) = ∫(k1k2Q(t)v(t) + k3Δ·I(t))dt (6) Q(t) = ∫(–k1k2I(t)v(t) + k3Δ·Q(t))dt (7)wobei k₁ und k₂ jeweils die Verstärkungen der Multiplizierer 701 bis 704 und der Integratoren 705 bis 706 sind und k₃ die Gesamtwegverstärkung im Enforcer 707 ist. Da Δ über den relevanten Zeitraum der Integration (d.h. über die Hälfte einer Periode des Taktsignals 116 oder 117) konstant ist, sind die resultierenden Quadratursignale 113 und 114 durch die Gleichungen (8) und (9) gegeben:
wobei I₀ und Q₀ Ausgangswerte für die Signale I(t) und Q(t) sind und k das Produkt k₁k₂ ist, das oben gegeben ist. Da Δ ein Fehlersignal ist, das die Übergangsamplitudenabweichung von der trigonometrischen Identität darstellt, die I(t) und Q(t) in Beziehung setzt, und da die Lösungen von I(t) und Q(t), wie sei oben in den Gleichungen (8) und (9) gegeben sind, die trigonometrische Identität verstärkt, neigt der Wert von Δ zu Null, was zu folgenden Gleichungen führt: I(t) = R0 sin k ∫ v(t)dt (8) Q(t) = R0 cos k ∫ v(t)dt (9)wobei R₀ die stetige Amplitude der Signale I(t) und Q(t) ist.
4 zeigt einen Rotator-Schaltkreis 800, der verwendet werden kann, um den Rotator 103 auszuführen, gemäß der Ausführungsform der vorliegenden Erfindung, die oben in 3 gezeigt ist. Die Funktionsweise des Rotator-Schaltkreises 800 ist im wesentlichen dieselbe, wie jene, die oben mit Bezug auf 3 beschrieben wurde. Auf eine detaillierte Beschreibung der Funktionsweise des Rotator-Schaltkreises 800 wird somit verzichtet. Im Rotator-Schaltkreis 800 führt ein Spannungsgenerator (nicht gezeigt) eine Vorspannung V_CM-REF den Integratoren 705 und 706 zu. Ein derartiger Spannungsgenerator kann ausgeführt sein, indem Dioden zwischen eine Versorgungsspannung V_CC und das Erdpotential in Reihe geschaltet sind, wobei V_CMREF vom Ausgangsanschluss der Diode bereitgestellt wird, der mit V_CC verbunden ist, wodurch V_CMREF mit etwa 3/4 V_CC bereitgestellt wird, wenn vier in Reihe geschaltete Dioden verwendet werden.
5 zeigt einen Differential-Multipliziererschaltkreis 900, der verwendet werden kann, um einen der Multiplizierer 701 bis 704 von 4 auszuführen. Wie es in 5 gezeigt ist, enthält der Differential-Multiplizierschaltkreis 900 einen Differentialverstärker 950 und einen Multiplizierer 951. Der Differentialverstärker 950 führt ein Ausgangs-Differentialsignal an den Anschlüssen 906 und 907 dem Multiplizierer 951 zu. Im Differentialverstärker 950 wird eine Vorspannung am Anschluss 903 bereitgestellt, um die Stromquellen einzurichten, die mit NMOS-Transistoren 928 bis 930 dargestellt sind. Der mit einer Diode verbundene PMOS-Transistor 936 und der NMOS-Transistor 930 erzeugen zusammen eine erste Vorspannung, die den Gate-Anschlüssen von Kaskoden-PMOS-Transistoren 920 und 921 zugeführt wird. In ähnlicher Weise erzeugen der mit einer Diode verbundene PMOS-Transistor 935 und der NMOS-Transistor eine zweite Vorspannung, die den PMOS-Transistoren 937 und 938 zugeführt wird. Zusammen richten die PMOS-Transsstoren 920-921 und 937-938 eine Versatzgleichspannung für die Ausgangssignale des Differentialverstärkers 950 an den Anschlüssen 906 und 907 ein. Das erste Eingangs-Differentialsignal an den Anschlüssen 901 und 902, d.h. die Signale an den Gate-Anschlüssen der Eingangstransistoren 922 bzw. 923, wird auf eine proportionale Wechselspannung verstärkt, die mit der Versatzgleichspannung an den Ausgangsanschlüssen 906 und 907 überlagert wird.
Die Signale der Ausgangsanschlüsse 906 und 907 richten die Stromquellen im Multiplizierer 951 ein, der durch die NMOS-Transistoren 933 und 934 dargestellt ist. Da das zweite Eingangssignal an den Eingangsanschlüssen 904 und 905 den Gate-Anschlüssen der Eingangstransistoren 924 bis 927 des Multiplizierers 951 zugeführt wird, stellt das Differentialsignal an den Anschlüssen 908 und 909 das Produkt des ersten und des zweiten Differentialsignals dar. Bei dieser Ausführungsform wird erwartet, dass das Eingangs- und das Ausgangssignal des Differential-Multiplizierschaltkreises 900 eine Versatzgleichspannung von 1,35 Volt haben und eine Wechselstromkomponente innerhalb 0,2 Volt um die Versatzgleichspannung schwankt.
6 zeigt einen Integrator-Schaltkreis 1000, der verwendet werden kann, um einen der Integratoren 705 bis 706 auszuführen. Wie es in 6 gezeigt ist, stellt der Vorspannungsgenerator 1050 eine Vorspannung am Anschluss 1034 bereit, die jeder der Stromquellen zugeführt wird, die durch die Transistoren 1013 bis 1035 dargestellt sind. Die Vorspannung wird durch den Strom auf dem Stromweg zugeführt, der den PMOS-Transistor 1009, den NMOS-Transistor 1012 und den Widerstand 1011 beinhaltet. Diese Vorspannung ist etwa der Abfall dreier Dioden von der Versorgungsspannung V_CC, der im wesentlichen der Spannungsabfall über die Source- und Drain-Anschlüsse der PMOS-Transistoren 1009 und 1005 ist, und die Gate-zu-Source-Spannung des PMOS-Transistors. Gleichzeitig stellen der PMOS-Transistor 1023 und der NMOS-Transistor 1013 eine zweite Vorspannung bereit, die die PMOS-Transistoren 1018 und 1019 vorspannt. Das Eingangs-Differentialsignal über die Anschlüsse 1032 und 1033, das an den Gate-Anschlüssen der Transistoren 1016 und 1017 anliegt, wird verstärkt und als Ausgangs-Differentialsignal an den Ausgangsanschlüssen 1030 und 1031 bereitgestellt. Die Ausgangsanschlüsse 1030 und 1031 sind mit MOS-Transistoren 1001 bis 1002 bzw. 1003 bis 1004 verbunden. Die Ausgangssignale an den Anschlüssen 1030 und 1031 haben eine Versatzgleichspannung, die durch die oben beschriebene Vorspannung V_CM-REF eingestellt wird, infolge der Tätigkeit der NMOS-Transistoren 1020 bis 1022, die die Signale am Anschluss 1030, 1036 bzw. 1031 empfangen.
7 zeigt einen Enforcer-Schaltkreis 1100, der verwendet werden kann, um den Enforcer 707 von 8 auszuführen, gemäß einer Ausführungsform der vorliegenden Erfindung. Wie es in 7 gezeigt ist, enthält der Enforcer-Schaltkreis 1100 Differentialmultiplizierer 1101 bis 1003 sowie Widerstände 1104 bis 1107 und einen NMOS-Transistor 1108. Die Differentialmultiplizierer 1101 bis 1103 können jeweils beispielsweise durch den Multiplizierer-Schaltkreis 900 von Fig. ausgeführt sein. Die Multiplizierer 1101 und 1102 sind so eingerichtet, dass sie die Quadrate der Signale 113 bzw. 114 (d.h. I²(t) und. Q²(t)) berechnen. Der Transistor 1108 wird durch das Eingangs-Vorspannungssignal am Anschluss 1120 vorgespannt. In Verbindung mit den Widerständen 1104 bis 1105 erzeugt der Transistor 1108 einen Strom, der etwa 200 μA beträgt, wodurch dem Multiplizierer 1103 ein Differential-Eingangssignal von 0,4 Volt zugeführt wird. 0,4 Volt entspricht etwa dem Doppelten der Spitzenamplitude der Wechselstromkomponenten der Eingangssignale 113 und 114. Die Ausgangsanschlüsse der Multiplizierer 1101 bis 1103 sind derart beschaffen, dass sie das Ausgangs-Differentialsignal 708 bereitstellen, dass das Ausgangs-Differentialsignal des Multiplizierers 1103 ist, das geringer ist als die Summe der Ausgangs-Differentialsignale der Multiplizierer 1101 bis 1102. (Die Polarität des Ausgangs-Differentialsignals der Multiplizierer 1101 und 1102 ist umgekehrt). Somit stellt das Ausgangs-Differentialsignal 708 (d.h. das Signal Δ) den Wert Δ = r² – I² – Q² dar.
Wendet man sich wieder 2 zu, so werden die Differentialsignale 113 und 114 und die Differential-Taktsignale 116 und 117 dem Interpolator 210 zugeführt, um Differential-Ausgangssignale 115 und 118 zu erzeugen. 8 zeigt einen Interpolator-Schaltkreis 1200, der verwendet werden kann, um den Interpolator 210 von 2 auszuführen, gemäß einer Ausführungsform der vorliegenden Erfindung. Wie es in 8 gezeigt ist, enthält der Interpolator-Schaltkreis 1200 Verstärker-Schaltkreise 1210 und 1211 und Interpolator-Schaltkreise 1212 und 1213. Wie im Interpolator-Schaltkreis 1200 ausgeführt, kombinieren die Interpolator-Schaltkreise 1212 und 1213 jeweils linear Phasensignale 1201 (d.h. das verstärkte Phasensignal 113 oder I(t)) und 1202 (d.h. das verstärkte Phasensignal 114 oder Q(t)) mit Quadratursignalen 116 (sin ωt) und 117 (cos ωt), um Ausgangs-Differentialsignale 115 (C(t)) bzw. (S(t)) bereitzustellen.
9 zeigt einen Differential-Verstärkerschaltkreis 1300, der verwendet werden kann, um einen der Differential-Verstärker 1210 und 1211 auszuführen. Wie es in 9 gezeigt ist, stellt der Differential-Verstärker 1300 ein Ausgangs-Differentialsignal an den Anschlüssen 1306 und 1307 bereit. Im Differential-Verstärker 1300 wird eine Vorspannung am Anschluss 1303 bereitgestellt, um die Spannungsquellen einzurichten, die durch NMOS-Transistoren 1328 bis 1330 dargestellt sind. Der mit einer Diode verbundene PMOS-Transistor 1336 und der NMOS-Transistor 1330 erzeugen zusammen eine erste Vorspannung, die den Gate-Anschlüssen der Kaskoden-PMOS-Transistoren 1320 und 1321 zugeführt wird. In ähnlicher Weise erzeugen der mit einer Diode verbundene PMOS-Transistor 1335 und der NMOS-Transistor eine zweite Vorspannung, die den PMOS-Transistoren 1337 und 1338 zugeführt wird. Zusammen stellen die PMOS-Transistoren 1320 bis 1321 und 1337 bis 1338 eine Versatzgleichspannung für die Ausgangssignale des Differential-Verstärkerschaltkreises 1300 an den Anschlüssen 1306 und 1307 bereit. Das erste Eingangs-Differentialsignal an den Anschlüssen 1301 und 1302, d.h. die Signale an den Gate-Anschlüssen der Eingangstransistoren 1322 bzw. 1323, wird auf eine proportionale Wechselspannung verstärkt, die mit der Versatz-Gleichspannung an den Ausgangsanschlüssen 1306 und 1307 überlagert wird.
10 zeigt einen Interpolator-Schaltkreis 1400, der verwendet werden kann, um einen der Interpolator-Schaltkreise 1212 und 1213 auszuführen. Wie es in 10 gezeigt ist, enthält der Interpolator-Schaltkreis 1400 Multiplizierer-Schaltkreise 1401 und 1402, wobei jeder Multiplizierer-Schaltkreis vorgesehen ist, um ein verstärktes Phasensignal (d.h. das Signal 1410 oder 1415) mit einem Quadratursignal (d.h. dem Signal 1411 oder 1416) zu multiplizieren. Die Differential-Ausgangssignale der Multiplizierer-Schaltkreise 1401 und 1402 werden an den Anschlüssen 1412 summiert und in geeigneter Weise durch den Verstärker 1403 verstärkt, um das Ausgangs-Differentialsignal 1413 bereitzustellen.
11 zeigt einen Multiplizierer-Schaltkreis 1500, der verwendet werden kann, um einen der Multiplizierer-Schaltkreise 1401 und 1402 von 10 auszuführen. Wie es in 11 gezeigt ist, richten im Multiplizierer-Schaltkreis 1500 die Signale der Eingangsanschlüsse 1503 und 1504 die Stromquellen ein, die durch NMOS- Transistoren 1510 und 1511 dargestellt sind. Da das zweite Eingangssignal an den Eingangsanschlüssen 1501 und 1502 den Gate-Anschlüssen der Eingangstransistoren 1512 bis 1515 des Multiplizierers 1500 zugeführt wird, stellt das Differentialsignal an den Anschlüssen 1505 und 1506 das Produkt des ersten und des zweiten Eingangs-Differentialsignals dar.
Die obige detaillierte Beschreibung dient der Darstellung spezieller Ausführungsformen der vorliegenden Erfindung. Zahlreiche Abänderungen und Veränderungen innerhalb des Geltungsbereiches der vorliegenden Erfindung sind möglich. Die vorliegende Erfindung ist in den folgenden Ansprüchen definiert.

Claims

Phasenregelkreis (100), der Folgendes umfasst: einen Phasendetektor (101), der ein Eingangssignal (110) und ein erstes internes periodisches Signal (115) empfängt und ein Phasensignal (111) bereitstellt, das eine Phasendifferenz zwischen dem Eingangssignal und dem internen periodischen Signal anzeigt; einen Phasenrotator, der das Phasensignal empfängt und ein erstes und ein zweites periodisches Signal (113, 114) bereitstellt, die jeweils eine Periode aufweisen, die eine Funktion der Phasendifferenz ist, wobei das erste und das zweite periodische Signal in der Phase um 90 Grad verschoben sind; und einen Interpolatorschaltkreis (104; 210), der das erste und das zweite periodische Signal (113, 114) linear mit einem dritten und einem vierten periodischen Signal (116, 117) kombiniert, um das erste interne periodische Signal (115) bereitzustellen, dadurch gekennzeichnet, dass der Phasenrotator ein Analogphasenrotator (103) ist, der dazu eingerichtet ist, eine Funktion der Größenordnungen des ersten und des zweiten periodischen Signals zu minimieren.
Phasenregelkreis nach Anspruch 1, wobei der Interpolatorschaltkreis (210) weiterhin ein zweites internes periodisches Signal (118) bereitstellt, wobei das zweite interne periodische Signal in Bezug auf das erste interne periodische Signal in der Phase um 90 Grad verschoben ist.
Phasenregelkreis nach Anspruch 1, der weiterhin einen Tiefpassfilter (102) umfasst, der zwischen dem Phasendetektor (101) und dem Rotator (103) vorgesehen ist.
Phasenregelkreis nach Anspruch 2, wobei der Rotator (103) einen Integrator (705, 706) umfasst.
Phasenregelkreis nach Anspruch 1, wobei das erste (Q) und das zweite (I) periodische Signal (113, 119) durch die folgenden Gleichungen gegeben sind: Q = A cos (kf(p)) I = A sin (kf(p))wobei A eine Amplitude der Signale Q und I ist, k eine Verstärkung des Rotatorschaltkreises (103) ist und f(p) eine Funktion der Phasendifferenz darstellt.
Phasenregelkreis nach Anspruch 5, wobei die Phasendifferenz in dem Phasensignal (111) als eine Spannung dargestellt ist.
Phasenregelkreis nach Anspruch 5, wobei die Funktion Integration umfasst.
Phasenregelkreis nach Anspruch 1, wobei das dritte und das vierte periodische Signal (116, 117) jeweils eine Frequenz aufweisen, die im Wesentlichen eine Frequenz des Eingangssignals (110) ist.
Phasenregelkreis nach Anspruch 5, wobei der Rotator (103) einen Enforcer (707) umfasst, der ein Fehlersignal (708) bereitstellt, das die Funktion der Größenordnungen darstellt und eine Abweichung des ersten und des zweiten periodischen Signals (113, 114) von den Gleichungen anzeigt.
Phasenregelkreis nach Anspruch 9, wobei das Fehlersignal (708) eine Funktion des Werts Δ = r² – I² – Q² ist, wobei r eine Amplitude jedes der Signale I und Q ist.
Phasenregelkreis nach Anspruch 5, wobei das dritte (x) und das vierte (y) periodische Signal (116, 117) durch die folgenden Gleichungen gegeben sind: x = sin ωt, y = cos ωt,wobei ω eine Frequenz des dritten und des vierten periodischen Signals darstellt.
Phasenregelkreis nach Anspruch 11, wobei das erste interne periodische Signal S(t) durch folgende Gleichung gegeben ist: S(t) = sin (ωt – φ)wobei φ die Phasendifferenz anzeigt.
Verfahren zum Bereitstellen eines Phasenregelkreises (100), das Folgendes umfasst: Empfangen eines Eingangssignals (110) und eines ersten internen periodischen Signals (115) und Bereitstellen eines Phasensignals (111), das eine Phasendifferenz zwischen dem Eingangssignal und dem internen periodischen Signal anzeigt; Empfangen des Phasensignals und Bereitstellen eines ersten und eines zweiten periodischen Signals (113, 114), die jeweils eine Periode aufweisen, die eine Funktion der Phasendifferenz ist, wobei das erste und das zweite periodische Signal in der Phase um 90 Grad verschoben sind; und lineares Kombinieren des ersten und des zweiten periodischen Signals mit einem dritten und einem vierten periodischen Signal (116, 117), um das erste interne periodische Signal (115) bereitzustellen, dadurch gekennzeichnet, dass das erste und das zweite periodische Signal (113, 114) unter Verwendung eines Analogphasenrotators (103) bereitgestellt werden und der Analogphasenrotator durch Bereitstellen des ersten und des zweiten periodischen Signals weiterhin eine Funktion der Größenordnungen des ersten und des zweiten periodischen Signals minimiert.
Verfahren zum Bereitstellen eines Phasenregelkreises nach Anspruch 13, das weiterhin ein zweites internes periodisches Signal (118) bereitstellt, wobei das zweite interne periodische Signal in Bezug auf das erste interne periodische Signal in der Phase um 90 Grad verschoben ist.
Verfahren zum Bereitstellen eines Phasenregelkreises nach Anspruch 13, das weiterhin das Bereitstellen eines Tiefpassfilters (102) zwischen dem Phasendetektor (101) und dem Rotator (103) umfasst.
Verfahren zum Bereitstellen eines Phasenregelkreises nach Anspruch 14, wobei der Rotator einen Integrator (705, 706) umfasst.
Verfahren zum Bereitstellen eines Phasenregelkreises nach Anspruch 13, wobei das erste (Q) und das zweite (I) periodische Signal (113, 114) durch die folgenden Gleichungen gegeben sind: Q = A cos (kf(p)) I = A sin (kf(p))wobei A eine Amplitude jedes der Signale Q und I ist, k eine Verstärkung des Rotatorschaltkreises ist und f(p) eine Funktion der Phasendifferenz darstellt.
Verfahren zum Bereitstellen eines Phasenregelkreises nach Anspruch 17, wobei die Phasendifferenz in dem Phasensignal (111) als eine Spannung dargestellt ist.
Verfahren zum Bereitstellen eines Phasenregelkreises nach Anspruch 18, wobei die Funktion Integration umfasst.
Verfahren zum Bereitstellen eines Phasenregelkreises nach Anspruch 13, wobei das dritte und das vierte periodische Signal (116, 117) jeweils eine Frequenz aufweisen, die im Wesentlichen eine Frequenz des Eingangssignals (110) ist.
Verfahren zum Bereitstellen eines Phasenregelkreises nach Anspruch 13, das weiterhin das Bereitstellen eines Fehlersignals (708) umfasst, das die Funktion der Größenordnungen darstellt und eine Abweichung des ersten und des zweiten periodischen Signals (113, 114) von den Gleichungen anzeigt.
Verfahren zum Bereitstellen eines Phasenregelkreises nach Anspruch 21, wobei das Fehlersignal (708) eine Funktion des Werts Δ = r² – I² – Q² ist, wobei r eine Amplitude jedes der Signale I und Q ist.
Verfahren zum Bereitstellen eines Phasenregelkreises nach Anspruch 17, wobei das dritte (x) und das vierte (y) periodische Signal (116, 117) durch die folgenden Gleichungen gegeben sind: x = sin ωt, y = cos ωt,wobei ω eine Frequenz des dritten und des vierten periodischen Signals darstellt.
Verfahren zum Bereitstellen eines Phasenregelkreises nach Anspruch 23, wobei das erste interne periodische Signal S(t) durch folgende Gleichung gegeben ist: S(t) = sin (ωt – φ)wobei φ die Phasendifferenz anzeigt.