DE60212795T2 - Verfahren und Gerät zur Alias unterdrückenden Digitalisierung von Hochfrequenzanalogsignalen - Google Patents

Description

• 1. Gebiet der Erfindung
• Die vorliegende Erfindung bezieht sich im allgemeinen auf das Gebiet der Digitalisierung von Analogsignalen. Insbesondere bezieht sich die vorliegende Erfindung auf die Unterdrückung des Alias-Effektes bei Signalabtastungen mit einer Frequenz, die beträchtlich geringer als die obere Frequenz des betreffenden Analogsignals ist. Ein verfahren und eine Vorrichtung entsprechend der Erfindung sind dafür vorgesehen, um hochfrequente Signale bei Anwendungen zu digitalisieren, die sich auf vielseitige digitale Signalverarbeitungen beziehen, beispielsweise Oszilloskope.
• 2. Beschreibung des Standes der Technik
• Für viele Arten von Analog-Digital-Wandlern (A/D) übersteigt die obere Frequenzgrenze F_BW der Begrenzungsbandbreite die zulässige maximale Abtastungsrate F_S deutlich. Zum Beispiel ist der Analog-Digital-Wander AD9433 von "Analog Divices, Inc." mit einer Bandbreite von F_BW = 700 MHz gekennzeichnet durch eine maximale Abtastrate F_S = 125 MHz. In den Fällen, in denen derartige Analog-Digital-Wandler in elektronische Schaltungen eingebaut werden, die auf einer üblichen äquidistanten gleichmäßigen oder periodischen Abtastung basieren, ist die obere Frequenz des Analogsignals am Eingang des Wandlers auf einen wert mit einem Niveau von F_S/2 begrenzt, die dem Niquistkriterium entspricht, um das digitalisierte Signal gegen Alias-Effekte zu schützen.
• Der Alias-Effekt ist bekannt. Die Folge dieses Effektes ist die Tatsache, daß in Fällen, in denen das ursprüngliche Analogsignal Frequenzen aufweist, die die Hälfte der Abtastrate übersteigen, eine Frequenzüberlagerung derart auftritt, daß unterschiedliche Frequenzen durch genau den gleichen Satz von Daten wiedergegeben werden und daß im Allgemeinen das digitale Ausgangssignal keine richtige Beziehung zum aktuellen Eingangssignal besitzt. Zur Vermeidung von Alias-Effekten im Falle des vorstehend erläuterten Beispieles muß die obere Frequenz des Eingangsanalogsignals auf 62,5 MHz begrenzt werden, so daβ die Frequenz 11 mal geringer als die bereitgestellte Bandbreite dieses Analog-Digital-Wandlers ist. Mit anderen Worten führt das bekannte Verfahren zur Abtastung und Verarbeitung der äquidistant abgetasteten Signale häufig zu einer wesentlichen mangelnden Ausnutzung der Bandbreiteneigenschaften des eingesetzten Analog-Digital-Wandlers.
• Es ist bereits bekannt, daß eine Signalabtastung mit vorgegebenen ungleichmäßig beabstandeten Abtastzeitpunkten für die Abtastung von Analogsignalen angewandt werden kann, um eine wesentliche Unterdrückung der Alias-Effekte zu erreichen, selbst wenn die Hauptabtastfrequenz F_SA wesentlich geringer als F_BW ist. Dies wird beschrieben in I. Bilinskis, A. Mikelsons, Randomized Signal Processing, Prentice Hall, 1992, 329 p. und in "Anti-aliasing dithered method and apparatus for low frequency signal sampling"; US-A-5,115,189. Gemäß dem vorstehend spezifizierten Verfahren ist die obere Frequenz F_BW des Spektrums des anlagogen Eingangssignals begrenzt durch das minimale digitale Inkrement D der Variation des Abtastintervalls, so daß F_BW < 1/2D gilt. von BILINSKIS I. et al: "Digital alias-free signal processing in the Ghz frequency range", IEE COLLOQUIUM ON ADVANCED SIGNAL PROCESSING FOR MICROWAVE APPLICATIONS (REF.NO.1996/226), LONDON, UK, 29 NOV. 1996, pages 6/16, XP001133893 1996, London, UK, IEE, UK, ist ein Verfahren zur Abtastung von analogen Eingangssignalen bekannt, das die Generierung einer Sequenz von Abtastpulsen entsprechend der Formel t_k = t_k-1 + T_k beinhaltet, wobei T_k eine Zufallsvariable ist und bei dem ein Digitalisierer zur Abtastung eines analogen Eingangssignals ausgebildet ist, bei welchem T_k durch einen Pseudo-Zufallsprozeß generiert wird.
• Die bekannten Verfahren und Vorrichtungen zur ungleichmäßigen Signalabtastung zu vorgegebenen Zeitpunkten sind auf vollständige digitale Implementierungen ausge richtet, die auf der Anwendung einer speziellen digitalen Vorrichtung basieren, die den Abtastprozeß mit einer vorgegebenen Abtastfrequenz F_clk in einer Art und weise steuert, daß der erreichbare minimale Wert von D, der die obere Frequenz des Spektrums des Eingangssignals bestimmt, direkt vom Maximum der Abtastfrequenz F_clk abhängig ist, mit der der verwendete logische Schaltkreis noch korrekt arbeiten kann. Zum Beispiel sollte diese maximale Abtastfrequenz F_clk mindestens 1,4 GHz sein, um die Möglichkeit bereitzustellen, die vollständige Bandbreite von 700 MHz des erwähnten Analog-Digital-Umwandlers auszunutzen. Da Bandbreiten derzeit verwendeter Analog-Digital-Umwandler sehr viel höher als diese 700 MHz liegen können, würde die Unterdrückung von Alias-Effekten im gesamten Frequenzbereich ihrer Bandbreite, basierend auf dem ungleichmäßigen Abtastverfahren, die Verwendung einer wesentlich höheren Abtastfrequenz im Bereich von GHz erforderlich machen. Eine derartige Anforderung ist nicht akzeptabel, da die zugehörigen elektronischen Realisierungen sehr kompliziert und teuer sein würden, wenn eine Realisierung überhaupt möglich ist.
• Um die Unterdrückung von Alias-Effekten bei der Digitalisierung von breitbandigen analogen Signalen zu erreichen, muß das Problem einer Reduzierung des Wertes des kleinsten digitalen Inkrementes D des Abtastintervalls zu ausreichend kleinen Werten in einer Art und Weise erfüllt werden, daß der Wert von D nicht direkt von der verwendeten Abtastfrequenz F_clk abhängig ist. Zur Digitalisierung von Signalen mit oberen Frequenzen im Bereich von hunderten von MHz und sogar GHz ist es erforderlich, daß die Werte von D offensichtlich derart klein sein müssen, daß sie im Bereich von einigen zehn oder hundert Picosekunden liegen.
• Lösung des Problems
• Die vorliegende Erfindung löst dieses Problem der Steigerung der oberen Frequenz des analogen Signals, das derart digitalisiert werden soll, daß Alias-Effekte unterdrückt werden, durch die Abtastung des Eingangssignals zu Zeitpunkten, die zu pseudozufällig ausgewählten Abtastzeitpunkten korrespondieren, welche zusätzlich durch Pseudozufallswerte verzögert sind. Hieraus folgt, daß die obere Signalfrequenz nur durch das minimale Inkrement der Variation der Verzögerung der Abtastzeitpunkte beschränkt ist.
• Zusammenfassung der Erfindung
• Die vorliegende Erfindung stellt ein Verfahren und eine Vorrichtung zur Digitalisierung von hochfrequenten Analogsignalen mit Unterdrückung des Alias-Effektes bereit, die eine Abtastung des Signals mit einer variablen Varianz bei Frequenzen beinhaltet, die deutlich geringer als die oberen Frequenzen innerhalb des Spektrums des Signals sind. Ein Zeitgeber erzeugt eine Folge von elektrischen Pulsen mit einer vorgegebenen Frequenz F_clk. Diese Folge wird durch einen pseudozufälligen ganzzahligen Wert A dividiert, um einen Puls aus jeder Serie von Taktpulsen A auszuwählen. Ein digital steuerbarer Verzögerungsblock verzögert den ausgewählten Puls durch eine pseudozufällige Verzögerung DxB, wobei D ein konstantes Inkrement der Verzögerung und B ein pseudozufälliger ganzzahliger Wert ist. Ein Analog-Digital-Wandler (A/D) tastet das Eingangssignal zum Zeitpunkt des verzögerten Pulses ab. Ein Speicher nimmt den digitalen Abtastwert von Ausgang des Analog-Digital-Wandlers auf und speichert diesen. Die ganzzahligen Werte A und B werden nach jedem Abtastereignis geändert.
• Eine wesentliche Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren und eine Vorrichtung bereitzustellen, um bei einer Digitalisierung von Analogsignalen ohne Auftreten von Alias-Effekten die obere Frequenz wesentlich zu erhöhen.
• Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren und eine Vorrichtung bereitzustellen, um den wesentlichen Inhalt der Erfindung derart zu adaptieren, daß Eingangssignale mit einer höchsten Abtastrate digitalisiert werden können.
• Detaillierte Beschreibung der Erfindung
• 2 zeigt ein vereinfachters Blockschaltbild, das die Art und Weise veranschaulicht, in der das Eingangssignal abgetastet wird und die erzeugten digitalen Abtastwerte im Speicher entsprechend einer Ausführungsform gemäß dem Stand der Technik abgespeichert werden, die für die Realisierung eines üblichen Verfahrens verwendet wird, um eine Signalabtastung mit Unterdrückung des Alias-Effektes durchzuführen (siehe das Buch "Randomized Signal Processing", wie bereits oben erwähnt, Seite 92).
• Um einen Abtastpuls zu erhalten, wird die Folge der Taktpulse digital durch einen vorgegebenen pseudozufälligen ganzzahligen Wert A derart dividiert, daß ein letzter Puls aus jeder Serie von Taktpulsen A ausge wählt wird. Die Variable A nimmt einen Wert zwischen K bis K + N an, wobei K der konstante Teil des ganzzahligen Wertes A ist, der das Minimum K/F_clk des Intervalles zwischen jedem Paar von zwei benachbarten Pulsen am Ausgang der Teilungseinheit bestimmt. In der speziellen Ausführungsform einer derartigen Lösung gemäß dem Stand der Technik wird der Wert K in einer Art und Weise definiert, die sicherstellt, daß das Interavall K/F_clk das Minimum 1/F_S des Abtastintervalls, das für jeden verwendeten Analog-Digital-Wandler spezifiziert ist, übersteigt. Der Wert N bestimmt die Variationsbreite der Zufallswerte für diese Abtastintervalle. Die betreffende Weite ist an die Bedingungen der jeweiligen Anwendung angepaßt. Zum Beispiel wird der Wert von N nahe von K gewählt, wenn das zu digitalisierende Signal breitbandig ist. Jeder der Abtastwerte des Eingangssignals, der durch das Abtastverfahren erhalten und in ein gegebenes digitales Format umgesetzt wird, wird in einem Speicher abgespeichert.
• Die Folge dieses Verfahrens gemäß dem Stand der Technik ist eine begrenzte Bandbreite des Eingangssignals für die eine derartige Abtastung realistischerweise angewendet werden kann. Selbst im besten Fall kann die Taktfrequenz F_clk, die das Zeitinkrement D des Abtastintervalls bestimmt, einige hunderte von MHz nicht übersteigen. Dies begrenzt die Bandbreite des digitalisierten analogen Signals auf die Hälfte dieses Wertes.
• Ein Blockschaltbild für die Realisierung der vorliegenden Erfindung ist in 1 dargestellt. Im Vergleich mit dem Blockschaltbild zum Verfahren gemäß dem Stand der Technik liegt der Hauptunterschied in der Verwen dung eines digital steuerbaren verzögerungsblockes. Dieser Block verzögert die Pulse zusätzlich am Ausgang des Teilungsblockes um ein Zeitintervall DxB, wobei das Verzögerungsinkrement D gleich 1/F_clk(M + 1) ist und B einen pseudozufälligen ganzzahligen Wert im Bereich zwischen 0 und M darstellt. Der ganzzahlige Wert B wird parallel mit dem ganzzahligen wert A generiert. Das analoge Eingangssignal wird zu Zeitpunkten abgetastet, die durch die geteilten und verzögerten Taktimpulse bestimmt sind. Die erhaltenen Abtastwerte werden in ein vorgegebenes digitales Format umgesetzt und in einem Speicher abgespeichert. 3 veranschaulicht die Art und Weise, wie die Folge von Abtastpulsen gemäß der vorliegenden Erfindung gebildet werden (für K = 3, N = 3 und M = 3).
• Es ist erkennbar, daß das minimale digitale Inkrement D der Variation des Abtastintervalles in diesem Fall ein Viertel des Taktintervalles 1/F_clk ist. Im allgemeinen kann der wert von D in dieser Art und Weise reduziert werden auf einige zehn Picosekunden, wenn M wesentlich größer als 1 gewählt wird. In der Praxis kann dies dadurch erreicht werden, daß beispielsweise der programmierbare Verzögerungsbaustein MC10EP195 von "ON Semiconductor" verwendet wird. Folglich kann die Bandbreite des Eingangssignals, die ohne Auftreten des Alias-Effektes digitalisiert werden kann, ausgeweitet werden auf mindestens einige GHz. Dies ist wesentlich mehr, als durch die gegenwärtigen Anlagog-Digital-Wandler bereitgestellt werden kann. Andererseits kann der minimale wert der Abtastintervalle in einfacher Art und weise an die zulässige Abtastraten des spezifizierten Analog-Digital-Wandlers angepaßt werden.
• Die maximale Abtastrate F_S von Hochgeschwindigkeits-Analog-Digital-Wandlern ist in vielen praktischen Fällen nahe der höchsten Taktfequenz F_clk, die für technische Anwendungen der Generatoren für Abtastimpulse zulässig ist. In diesen Fällen wird der ganzzahlige Wert A in einem minimalen Bereich (von 1 bis 2) variiert, um das analoge Signal mit der höchsten Rate abzutasten. Dies resultiert in einem minimalen Abtastintervall, das deutlich kleiner als 1/F_clk ist. Mit anderen Worten sollte die Frequenz F_clk deutlich geringer als F_S gewählt werden. Zur Anpassung der vorliegenden Erfindung an die Abtastung von analogen Signalen mit der höchsten Abtastrate wird der ganzzahlige wert A = 1 gewählt, wenn der ganzzahlige wert B größer als der vorangehende wert ist. Anderenfalls wird der Wert zu 2 gewählt. 4 veranschaulicht die Anwendung dieser zusätzlichen Regel für den Fall mit M = 3.
• Wie bereits gezeigt, ist der minimale Wert der Abtastintervalle immer gleich 1/F_clk (unabhängig vom Wert M).
• Eine Anwendung des vorstehend beschriebenen Verfahrens zur Signalabtastung ohne Alias-Effekte basiert auf der Anwendung von üblichen elektronischen Schaltkreisen. Insbesondere umfangreich verwendete Generatoren für Pseudozufallsfolgen können zur Steuerung des Taktteilers und der Pulsverzögerungsblöcke verwendet werden. Zur Sicherstellung, daß die Parameter der Folge von erzeugten Abtastpulsen die Anforderung der spezifischen Anwendung erfüllen, kann ein Datenspeicher (der Daten der erforderlichen Folge von Abtastpulsen enthält), als Quelle für die erforderlichen Zufallszahlen verwendet werden. In diesem Fall ermöglicht die vorliegende Er findung die Synthetisierung eines weiten Feldes von unterschiedlichen Typen von Folgen von Abtastpulsen, die an die spezifischen Anforderungen der digitalen Signalabtastung angepaßt sind.
• Die obenstehenden Erläuterungen veranschaulichen eine Anzahl von Ausführungsformen der vorliegenden Erfindung. Andere Anordnungen oder Ausführungsformen können unter Verwendung der Lehre der Erfindung und den Definitionen in den folgenden Patentansprüchen angewendet werden.

Claims (4)

1. Verfahren zur Abtastung eines analogen Eingangssignals und zur Abspeicherung einer digitalen Darstellung der Abtastwerte in einem Speicher, wobei das Verfahren umfaßt: Generierung eines Folge von Taktpulsen mit einer vorgegebenen Frequenz F_clk; Generierung einer Pseudo-Zufallsfolge von ganzzahligen Werten A innerhalb eines Intervalles von K bis K + N, wobei K und N vorgegebene Konstanten gleich oder größer als 1 sind, und wobei die Generierung bei jedem Taktpuls erfolgt; Teilen der Folge von Taktpulsen durch den ganzzahligen Wert A zur Auswahl eines letzten Pulses von jeder Folge von der Anzahl A der Taktpulse; Bildung einer Folge von Abtastpulsen aus der Folge von ausgewählten Taktpulsen unter Durchführung der folgenden Schritte: a) Generierung einer Pseudo-Zufallsfolge von ganzzahligen Werten B in einem Bereich von 0 bis M, wobei M eine vorgegebene Konstante gleich 1 oder größer als 1 ist, parallel zum ganzzahligen Wert A; b) Verzögerung des ausgewählten Taktpulses durch den Wert DxB, wobei

   

   ist; und Abtastung eines analogen Eingangssignals mit dem verzögerten Taktpuls und Umwandlung des Abtastwertes in ein vorgegebenes digitales Format; und Abspeichern des vorliegenden Signalabtastwertes in einem Speicher.
2. Verfahren nach Anspruch 1, wobei das Verfahren zur Durchführung einer Abtastung eines analogen Eingangssignales mit einer höchsten Abtastrate angepaßt ist; und wobei der ganzzahlige Wert A gleich 1 ist, wenn der ganzzahlige Wert B größer als dessen vorangehender Wert ist, anderenfalls ist der wert von A gleich 2.
3. Digitalisierer, der zur Abtastung eines analogen Eingangssignales ausgebildet ist, der die digita len werte zur Wiedergabe der abgetasteten Signalwerte in einem Speicher abspeichert und der darüber hinaus die digitalen Werte digital verarbeitet, wobei der Digitalisierer umfaßt: einen Taktgeber, der eine Folge von elektrischen Pulsen mit einer vorgegebenen Frequenz bereitstellt; einen Zufallsgenerator, der dafür ausgebildet ist, eine Pseudo-Zufallsfolge von ganzzahligen Werten A bereitzustellen, die innerhalb eines Bereiches K bis K + N liegen, wobei K und N vorgegebene Konstanten gleich 1 oder größer als 1 sind, wobei der Wert des ganzzahligen Wertes A sich nach jedem Abtastpuls ändert; eine Divisionseinrichtung, die dafür ausgebildet ist, die Anzahl der Taktpulse zu zählen und die einen Ausgangspuls bereitstellt für jede Serie einer Anzahl von A Taktpulsen; Mittel zur Bereitstellung einer Folge von Abtastpulsen, die folgendes umfassen: a) einen Pseudo-Zufallsgenerator, der dafür ausgebildet ist, eine Pseudo-Zufallsfolge von ganzzahligen Werten B bereitzustellen, die innerhalb eines Intervalles von 1 bis M liegen, wobei sich der ganzzahlige wert B nach jedem Abtastpuls ändert; b) einen digital steuerbaren Pulsverzögerungsblock, der dafür ausgebildet ist, den ausgewählten Puls mit einem Wert DxB zu verzögern, wobei D ein minimales verzögertes Inkrement gleich

   

   ist; einen Analog-Digital-Wandler ("A/D"), der dafür vorgesehen ist, das analoge Eingangssignal abzutasten und einen digitalen Ausgangswert bereitzustellen, der eine digitale Darstellung des analogen Eingangssignals zum Zeitpunkt jedes der geteilten und verzögerten Taktimpulse darstellt; einen Speicher, der dafür vorgesehen ist, die digitalen Ausgangswerte des Analog-Digital-Wandlers aufzunehmen und diese digitalen Ausgangswerte nach ihrer Aufnahme abzuspeichern.
4. Vorrichtung nach Anspruch 3, wobei der Zufallsgenerator einen Speicher aufweist, der dafür vorgesehen ist, zyklisch eine Serie der ganzzahligen Werte A und B bereitzustellen, wenn eine Triggerung durch ein Steuersignal erfolgt, wobei diese Folge der digitalen Werte A und B zuvor vorberechnet und in dem Speicher abgespeichert werden.