DE60127223T2 - Verzerrungskompensationstechnik für Analog-Digital-Wandler nach dem Parallelverfahren - Google Patents

Verzerrungskompensationstechnik für Analog-Digital-Wandler nach dem Parallelverfahren Download PDF

Info

Publication number
DE60127223T2
DE60127223T2 DE60127223T DE60127223T DE60127223T2 DE 60127223 T2 DE60127223 T2 DE 60127223T2 DE 60127223 T DE60127223 T DE 60127223T DE 60127223 T DE60127223 T DE 60127223T DE 60127223 T2 DE60127223 T2 DE 60127223T2
Authority
DE
Germany
Prior art keywords
sample
hold circuit
analog
circuit
hold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60127223T
Other languages
English (en)
Other versions
DE60127223D1 (de
Inventor
Shanthi Y. Piscataway Pavan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE60127223D1 publication Critical patent/DE60127223D1/de
Application granted granted Critical
Publication of DE60127223T2 publication Critical patent/DE60127223T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0612Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic over the full range of the converter, e.g. for correcting differential non-linearity
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F7/00Optical analogue/digital converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/36Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Analogue/Digital Conversion (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf Analog/Digital-Umsetzer und insbesondere auf Analog/Digital-Umsetzer mit einer sehr hohen Betriebstaktfrequenz.
  • HINTERGRUND DER ERFINDUNG
  • Herkömmliche schnelle Analog/Digital-Umsetzer ("ADUs") verwenden üblich eine Vollflash-Architektur, bei der die Analog/Digitai-Umsetzung unter Verwendung von etwa 2N Spannungskomparatoren parallel ausgeführt wird. Eine Eingangsspannung und Bruchteile einer Referenzspannung werden gleichzeitig an jeden Komparator angelegt. Die Bruchteile der Referenzspannung werden erhalten, indem die Referenzspannung durch Widerstände in gleiche Inkremente geteilt wird. Der Ausgang jedes Komparators wird im Allgemeinen an einen Decoder angelegt, der solche Empfangseingänge in einen die Eingangsspannung repräsentierenden digitalen Mehrbitausgang decodiert.
  • 1 veranschaulicht eine typische Konfiguration eines Abtast-/Halte-Flash-Umsetzers. Eine Abtast-/Halteschaltung 102 ist mit einer Anordnung von Komparatoren 104 verbunden. Außerdem veranschaulicht 1 eine Widerstandsleiter 106, die verwendet wird, um unterschiedliche Schwellenspannungen für die Komparatoranordnung 104 bereitzustellen. Allerdings reduziert die Nichtlinearität der Abtast-/Halteschaltung effektiv den Spannungsausgang der Abtast-/Halteschaltung. Folglich können im Ergebnis des Vergleichs des Ausgangs der Abtast-/Halteschaltung und der Schwellenspannung von der Widerstandsleiter ungenaue Ergebnisse erhalten werden. Somit repräsentiert der Ausgang des Komparators nicht genau den Vergleich mit dem Ausgang der Abtast-/Halteschaltung 102 und dem Schwellenwert von der Widerstandsleiter.
  • 2 veranschaulicht die Eingangs-Ausgangs-Charakteristik der oben beschriebenen Abtast-/Halteschaltung. Wie veranschaulicht ist, ist die Eingangs-Ausgangs-Charakteristik nichtlinear. Während die Eingangsspannung erhöht wird, nimmt die Ausgangsspannung mit einer langsameren Rate zu. Für Komparatoren mit einer höheren Schwellenspannung, beispielsweise mit einem 3-Volt- Eingang, kann der zum Empfangen der 3 V als Eingabe von der Widerstandsleiter vorgesehene Komparator die 3-Volt-Ausgabe von der Abtast-/Halteschaltung zum Aktivieren des Komparators nicht empfangen. Wie veranschaulicht ist, gibt die Abtast-/Halteschaltung wegen der nichtlinearen Charakteristik 2,5 V aus, nicht 3,0 V. Im Ergebnis ist der Ausgang des Komparators ungenau, weil der Komparator 3 V von der Referenzleiter und die Ausgangsspannung, d. h. 2,5 V, von dem Ausgang der Abtast-/Halteschaltung vergleicht. Im Ergebnis wird der Komparator nicht wie vorgesehen aktiviert. In der europäischen Patentanmeldung EP0849883 sind mehrere Techniken zur Verbesserung von Abtast/Halte-A/D-Umsetzern beschrieben, die die Bereitstellung einer zweiten Halteschaltung umfassen, so dass die Verstärkerschaltungen länger ausregeln können, während eine Abtastung mit einer ersten Halteschaltung erfolgt, sowie die Reduzierung des Leistungsverbrauchs wegen einer Verringerung der Anzahl von Verstärkern, die benötigt werden, wenn eine Interpolation zwischen Abtastwerten verwendet wird, die mit unterschiedlichen Referenzpegeln verglichen werden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung schafft einen Analog/Digital-Umsetzer, wie er in den Ansprüchen dargestellt ist.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung wird nun lediglich beispielhaft Bezug genommen auf die folgende ausführliche Beschreibung bestimmter einzelner und veranschaulichender Ausführungsformen und ihre Merkmale und Aspekte anhand der Figuren der beigefügten Zeichnung, in der:
  • 1 einen ADU des Standes der Technik veranschaulicht;
  • 2 eine Eingangs-Ausgangs-Charakteristik des ADU von 1 veranschaulicht;
  • 3 einen ADU in Übereinstimmung mit der vorliegenden Erfindung veranschaulicht;
  • 4, 5 und 6 je ein Ausgangsspektrum eines ADU veranschaulichen; und
  • 7 eine alternative Ausführungsform eines ADU gemäß der vorliegenden Erfindung veranschaulicht.
  • AUSFÜHRLICHE BESCHREIBUNG DER VORLIEGENDEN ERFINDUNG
  • 3 veranschaulicht einen Flash-Umsetzer der vorliegenden Erfindung und insbesondere eine Abtast-/Halteschaltung 300 mit einem Ausgang, der mit Komparatoren 320, 322, 324, 326 und 328 gekoppelt ist. Außerdem umfasst der Flash-Umsetzer eine Widerstandsleiter mit einer Reihe von Widerständen. Während in 3 Widerstände 330, 332, 334, 336 und 338 gezeigt sind, kann irgendeine Anzahl von Widerständen in Übereinstimmung mit den Lehren der vorliegenden Erfindung verwendet werden. Genauer enthält die Widerstandsleiter den Widerstand 338, der mit Masse gekoppelt ist, den Widerstand 330, der mit dem anderen Ende des Widerstands 338 gekoppelt ist, und den Widerstand 332, der mit dem anderen Ende des Widerstands 330 gekoppelt ist. Der Widerstand 334 ist mit dem anderen Ende des Widerstands 332 gekoppelt, wobei der Widerstand 336 mit dem anderen Ende des Widerstands 334 gekoppelt ist. Das andere Ende des Widerstands 336 kann mit einer Referenzspannung VREF gekoppelt sein.
  • Die Abtast-/Halteschaltungen 302, 304, 306, 308 und 310 werden als Kopie-Abtast-/Halteschaltungen bezeichnet, weil sie hinsichtlich der Strom- und der Spannungscharakteristik die gleichen Eigenschaften wie die Abtast-/Halteschaltung 300 besitzen. Die Abtast-/Halteschaltung 302 ist zwischen der Referenzspannung und dem Widerstand 336 angeschlossen und mit dem Eingang des Komparators 320 verbunden. Die Abtast-/Halteschaltung 304 ist zwischen dem Widerstand 336 und dem Widerstand 334 angeschlossen und mit dem Komparator 322 verbunden. Die Abtast-/Halteschaltung 306 ist zwischen dem Widerstand 334 und den Widerstand 332 angeschlossen und mit dem Komparator 324 verbunden. Die Abtast-/Halteschaltung 308 ist zwischen dem Widerstand 332 und dem Widerstand 330 angeschlossen und mit dem Komparator 326 verbunden. Die Abtast-/Halteschaltung 310 ist zwischen dem Widerstand 330 und dem Widerstand 338 angeschlossen und mit dem Komparator 328 verbunden. Alle Abtast-/Halteschaltungen 302, 304, 306, 308 und 310 senken die jeweiligen Schwellenwerte, die für die jeweiligen Komparatoren erforderlich sind. Alle Abtast-/Halteschaltungen 302, 304, 306, 308 und 310 sind Kopien der Abtast-/Halte schaltung 300. Diese Kopie-Abtast-/Halteschaltungen können konstruiert sein, indem die Kopie-Abtast-/Halteschaltung im Wesentlichen kleiner als die Abtast/Halteschaltung 300, beispielsweise um den Faktor 10, ausgeführt ist. Folglich sind alle Abmessungen der Kopie-Abtast-/Halteschaltungen um denselben Faktor verkleinert, was die zum Betreiben der Kopie-Abtast-/Halteschaltung erforderliche Leistung reduziert. Infolgedessen weisen die Kopie-Abtast-/Halteschaltungen im Wesentlichen dieselbe Nichtlinearität wie die Abtast-/Halteschaltung 300 auf. Eine kleinere Abtast-/Halteschaltung spart Leistung. Der Begrenzungsfaktor für diese Kleinheit der Abtast-/Halteschaltung ist allerdings die Ausgangsimpedanz des Reglers, die deutlich größer wird, während die Größe abnimmt, was dazu führt, dass die Eingangsimpedanz des Komparators inakzeptabel wird.
  • Eine Lösung besteht darin, für jeden Komparator eine zusätzliche Abtast-/Halteschaltung oder eine Kopie zu haben. Diese weist jedoch das Problem auf, eine große Anzahl von Kopie-Abtast-/Halteschaltungen zu haben und folglich daraus resultierend teuer zu sein. Bei dieser Lösung werden alle Spannungen festgehalten, so dass sich der Schwellenwert entsprechend der Nichtlinearität der Abtast-/Halteschaltung 300 ändert. Allerdings braucht die vorliegende Erfindung nicht auf die Platzierung einer Kopie-Abtast-/Halteschaltung an jedem Eingang eines Komparators eingeschränkt zu sein. Für Spannungsbereiche, wo der Ausgang der Abtast-/Halteschaltung 300 relativ linear ist, ist es nicht notwendig, die Leiter mit einer Abtast-/Halteschaltung festzuhalten. Der Ausdruck "festhalten" bedeutet, dass der Eingang zu einem Komparator bei einer bestimmten Referenzspannung eine ihm zugeordnete Kopie-Abtast-/Halteschaltung besitzt. Es ist möglich, die Leiter lediglich an Punkten festzuhalten, wo sie nichtlinear ist. Folglich wird die Widerstandsleiter an bestimmten Punkten festgehalten. Eine solche Schaltung ist in 7 veranschaulicht. Hier fehlen zwei Kopien oder Abtast-/Halteschaltungen. Wird die Schaltung von 3 mit der Schaltung von 7 verglichen, so fehlen die Kopieschaltungen 304 und 306. Außerdem sind ein Widerstand 340, ein Widerstand 342 und ein Widerstand 344 hinzugefügt worden. Der Widerstand 340 ist zwischen dem Ausgang der Abtast-/Halteschaltung 302 und dem Eingang zum Komparator 320 angeschlossen, wobei das andere Ende des Widerstands 340 zwischen dem Widerstand 336, dem Widerstand 334 und dem Komparator 322 angeschlossen ist. Der Widerstand 342 ist mit dem Ein gang des Komparators 322 verbunden. Das andere Ende des Widerstands 342 ist zwischen dem Widerstand 334, dem Widerstand 332 und dem Eingang zum Komparator 324 angeschlossen. Außerdem ist ein dritter Widerstand 344 zwischen den Widerständen 334 und 332 und dem Eingang zum Komparator 324 angeschlossen, wobei das andere Ende des Widerstands 344 zwischen dem Ausgang der Abtast-/Halteschaltung 308 und dem Eingang des Komparators 326 angeschlossen ist. Die Spannung zwischen dem Ausgang der Abtast-/Halteschaltung 302 und der Abtast-/Halteschaltung 308 wird unter dem Widerstand 340, dem Widerstand 342 und dem Widerstand 344 entsprechend den relativen Verhältnissen des Widerstands geteilt.
  • Ein Weg zum Erlangen der Position, wo Kopie-Abtast-/Halteschaltungen mit Komparatoren zu verwenden sind, besteht darin, über den wirtschaftlichen Aspekt zu bestimmen, wie viele Kopie-Abtast-/Halteschaltungen zulässig sind, sowie daraufhin Komparatoren auszuwählen, die durch die Nichtlinearität der Abtast-/Halteschaltung am stärksten beeinflusst werden. Wo keine Kopie-Abtast/Halteschaltungen erforderlich sind, können die Komparatoren durch Interpolation bestimmt werden.
  • 4 zeigt das Ausgangsspektrum eines 10-Bit-ADU mit einer nichtlinearen Abtast-/Halteschaltung. Der Rauschabstand beträgt etwa 37 dB hinsichtlich einer Sinuseingabe.
  • 5 zeigt das Ausgangsspektrum eines 10-Bit-ADU, wenn die Referenz für die Komparatoranordnung an vier Punkten festgehalten ist, d. h. mit vier Kopie-Abtast-/Halteschaltungen. Das Rauschverhältnis verbessert sich auf etwa 58 dB. Wenn acht Punkte mit 8 Kopie-Abtast-/Halteschaltungen festgehalten werden, wie in 6 gezeigt ist, beträgt das Rauschverhältnis 61,5 dB, sehr nahe bei dem idealen Rauschverhältnis von 62,03 dB eines 10-Bit-Umsetzers mit einer linearen Abtast-/Halteschaltung.

Claims (5)

  1. Analog/Digital-Umsetzer zum Umsetzen eines analogen Signals in ein digitales Signal, mit: einer Abtast-/Halteschaltung (300) zum Abtasten des analogen Signals, Halten des analogen Signals und Ausgeben eines gehaltenen analogen Signals; einer Referenzschaltung (330, 332, 334, 336, 338) zum Erzeugen einer Referenzspannung, die als Schwellenspannung verwendet werden soll; einer Komparatorschaltung (320, 322, 324, 326, 328) zum Vergleichen der Schwellenspannung mit dem gehaltenen analogen Signal; gekennzeichnet durch eine Kopie-Abtast-/Halteschaltung (302, 304, 306, 308, 310), die zwischen die Komparatorschaltung und die Referenzschaltung geschaltet ist.
  2. Analog/Digital-Umsetzer nach Anspruch 1, bei dem die Kopie-Abtast/Halteschaltung so beschaffen ist, dass sie die Schwellenspannung der Komparatorschaltung senken kann.
  3. Analog/Digital-Umsetzer nach Anspruch 1 oder Anspruch 2, bei dem die Kopie-Abtast-/Halteschaltung die gleichen Eigenschaften wie die Abtast/Halteschaltung besitzt.
  4. Analog/Digital-Umsetzer nach einem der Ansprüche 1–3, bei dem die Kopie-Abtast-/Halteschaltung im Wesentlichen die gleiche Stromcharakteristik wie die Abtast-/Halteschaltung hat.
  5. Analog/Digital-Umsetzer nach einem der Ansprüche 1–4, bei dem die Kopie-Abtast-/Halteschaltung im Wesentlichen die gleiche Spannungscharakteristik wie die Abtast-/Halteschaltung hat.
DE60127223T 2000-11-15 2001-11-15 Verzerrungskompensationstechnik für Analog-Digital-Wandler nach dem Parallelverfahren Expired - Lifetime DE60127223T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US71370600A 2000-11-15 2000-11-15
US713706 2000-11-15

Publications (2)

Publication Number Publication Date
DE60127223D1 DE60127223D1 (de) 2007-04-26
DE60127223T2 true DE60127223T2 (de) 2008-01-10

Family

ID=24867192

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60127223T Expired - Lifetime DE60127223T2 (de) 2000-11-15 2001-11-15 Verzerrungskompensationstechnik für Analog-Digital-Wandler nach dem Parallelverfahren

Country Status (6)

Country Link
EP (1) EP1207624B1 (de)
JP (1) JP2002330070A (de)
KR (1) KR20020037720A (de)
AT (1) ATE357082T1 (de)
DE (1) DE60127223T2 (de)
TW (1) TW513862B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0702629D0 (en) 2007-02-09 2007-03-21 Texas Instruments Ltd Clock generator
CN101917195B (zh) * 2010-08-18 2013-04-17 中国电子科技集团公司第五十八研究所 一种高精度低失调电荷比较器电路
KR20220033550A (ko) 2020-09-07 2022-03-17 삼성전자주식회사 이미지 센서

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5441061A (en) * 1977-09-08 1979-03-31 Sony Corp Analogue/digital converter
JP2945805B2 (ja) * 1992-10-01 1999-09-06 松下電器産業株式会社 A/d変換器

Also Published As

Publication number Publication date
TW513862B (en) 2002-12-11
EP1207624B1 (de) 2007-03-14
JP2002330070A (ja) 2002-11-15
EP1207624A2 (de) 2002-05-22
EP1207624A3 (de) 2004-07-14
DE60127223D1 (de) 2007-04-26
ATE357082T1 (de) 2007-04-15
KR20020037720A (ko) 2002-05-22

Similar Documents

Publication Publication Date Title
DE102009005770B4 (de) SAR-ADC und Verfahren mit INL-Kompensation
DE3686705T2 (de) Schaltung zur interpolation zwischen komplementaeren spannungen.
DE102017102501A1 (de) ADC-Hintergrundkalibration mit zweifacher Umsetzung
DE102009004564B4 (de) ADC mit energiesparender Abtastung
DE3202789C2 (de)
DE102006042003A1 (de) Pipeline-A/D-Wandler mit digitaler Fehlerkorrektur mit minimalen Overhead
DE60212940T2 (de) Vergleich dynamischer elemente in a/d-umsetzern
DE3335868A1 (de) Kompensationsverfahren und -einrichtung fuer ein rc-daempfungsglied
DE3531870A1 (de) Analog-digital-wandler
DE3935617A1 (de) Infrarot-fouriertransformations-spektrometer
DE69015946T2 (de) Analog-Digitalwandler von hoher Umwandlungsfrequenz.
DE10153309B4 (de) Digital-Analog-Umsetzer-Vorrichtung mit hoher Auflösung
DE60302468T2 (de) Pipeline Analog-Digital-Wandler
WO1998010304A1 (de) Verfahren zum bestimmen von grund- und oberschwingungen einer elektrischen messgrösse
DE102008050001B4 (de) Digital-Analog-Umsetzer
DE10250584A1 (de) Differenzeingabe-A/D-Wandler
DE60127223T2 (de) Verzerrungskompensationstechnik für Analog-Digital-Wandler nach dem Parallelverfahren
EP0582584B1 (de) Schaltungsanordnung zum wandeln mehrerer an eingangsanschlüssen liegender, analoger elektrischer messignale in entsprechende digitale signale
DE19738129A1 (de) Mikroprozessor mit A/D-Umsetzer
DE69923174T2 (de) Asynchroner Entscheidungs- A/D Umwandler in Strommodus
DE69119543T2 (de) Analog-Digitalwandler mit Verzögerungskorrektur
DE69531088T2 (de) Auswahlvorrichtung zur Wahl elektrischer Zellen und Gerät zur Anwendung einer solchen Vorrichtung
DE60216410T2 (de) Mittelwertbildende Verstärkermatrix
DE4009140C2 (de) Regeleinrichtung für Funkempfänger
EP1328945B1 (de) Strom-abtast-halte-schaltung, analog-digital-wandler und verfahren zum betreiben einer strom-abtast-halte-schaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition