TW513862B - Distortion compensation technique for flash-type analog-to-digital converters - Google Patents
Distortion compensation technique for flash-type analog-to-digital converters Download PDFInfo
- Publication number
- TW513862B TW513862B TW090128357A TW90128357A TW513862B TW 513862 B TW513862 B TW 513862B TW 090128357 A TW090128357 A TW 090128357A TW 90128357 A TW90128357 A TW 90128357A TW 513862 B TW513862 B TW 513862B
- Authority
- TW
- Taiwan
- Prior art keywords
- sample
- hold circuit
- hold
- circuit
- analog
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F7/00—Optical analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0612—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic over the full range of the converter, e.g. for correcting differential non-linearity
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Analogue/Digital Conversion (AREA)
Description
iJi範疇 本發明係屬㈣比至數位轉換器及較特別者係屬於具 有-非常高之時鐘頻率之類比至數位轉換器。 背景 慣常之高速類比至數位轉換器（“ADCS”）普通使用一完 二决閃型架構其中％全快閃型架構或藉近似於使用，電 併Ϊ的將類比至數位轉換完成。在同時對每 ♦I 輸入電壓及-參考電壓之分數部分。參考 ;i足分數邵分乃利用電阻藉將參考電壓來除至相等之 之輸入解碼變為-代表輪^輸^送至一將該種接收 之解碼器。 代表輪入*多個位元之數位輸出 圖1顯示一取樣與保持快閃型轉換器之一般之架一 取樣與.保持電路102連接至% -山成m + 安土比季乂态104又一陣列。此外圖1 不出-使用來提供用於比較器陣列1〇4之變化之⑽電壓 二=形器106。然而，取樣與保持之非線性有效的減 低了來自取樣與保持之電壓輸 電路之輸出與來自心二出之:二來壓自=持 玉# π γ 、往心 η ®私壓足比較結果 為獲仔不準確之結果。因之，比較器 保持電路102之輸出與來自電二形 圖2顯示在以上所述取樣與保持輸入-輸出特性曲線。如 顯不，輸人·輸出為非線性。在輸人電壓成增 電壓按一較慢之比率增加。結果， ·則出 入較高之門檻電壓…器，比較器指與—例如3伏之輸 為私出如同來自電阻梯 A7
毛器之輸出一樣例如3伏輪人处土只κ J仇輸入可旎未接收到來自取樣與保 持电路來動作比較器之輪± 3袂 殉出3伙。由於非線性特性，如所 ，示’來自取樣與保持電路之輸出將為25伏，不是3〇伏 、'告果為’比較器之輸出因為比較器為將來自參考梯形器之 匕伏與來自取樣與保持之輸出即，25伏之輸出電壓來比 X。結果，比較器將不如所設計之性形來動 ijg概要 :本發明按-對取樣與保持之非線性匹對之方式藉減低 土比較斋陣列足門檻電壓來減低非線性之影響。因之門檻 值藉對取樣與保持電路所導致之非線性而反應之一量來 減低。此門檻值藉在比較器陣列之輸入在電阻梯形器之門 檻中合一複製取樣與保持電路來獲得之。 凰_面簡單說明 圖1顯示ADC ; 圖2顯示圖1之輸入-輸出特性曲線； 圖3顯示本發明之一 ad C ; 圖4，5及6顯示一 ADC之輸出頻譜；及 圖7顯示本發明之另一 ad c。 明之詳細說昍 圖3顯示本發明之一快閃型轉換器，較特別有，一取樣 與保持電路300具有一耦合至比較器32〇 , 322，324，326 及328之輸出。此外，快閃型轉換器包括一包括有一成串 之電阻之電阻梯形器。同時，圖3中示出電阻330，332, 334，336，及338，按照發明之技術可使用任何數目之電 •5- 本紙張尺度適财S @家標準(CNS) Μ規格(21Qχ 297公爱)
裝 M3862
阻。較特別者’電阻梯形器包括電阻3 3 8耦合至接地，電 阻330耦合至電阻338之另一端，及電阻332耦合至電阻33〇 又另一端。電阻334耦合至電阻332之另一端且具有336耦 合至電阻334之另一端。電阻336之另一端可耦合至參考電 壓 Vref〇 取樣與保持電路302，304，306，308及310原因為按電 "丨u及私壓特性來換算具有與取樣與保持電路3⑽相同之特 性可如同複製取樣與保持電路一樣來做為參考。取樣與保 持電路302連接在參考電壓與電阻336之間且連接至比較 器320之輸入。取樣與保持電路3〇4連接在電阻336與334 之間且連接至比較器322。取樣與保持電路3〇6連接在電阻 3 34與電阻332之間且連接至比較器324。取樣與保持電路 308連接在電阻330與電阻332之間且連接至比較器326。取 樣與保持電路310連接在電阻33〇與電阻338之間且連接至 比較fe328。每一取樣與保持電路3〇2，3〇4，3〇6，3〇8及 310將用於各自之比較器所需之各自門檻予以減低。每一 取樣與保持電路302，304，306，308及310為取樣與保持 電路300之複製。將這些複製取樣與保持電路做的實質的 較取樣與保持電路300為例如，藉一 1〇之倍數來架構成這 些複製取樣與保持電路。如此，所有的複製取樣與保持電 路之大小藉減低來操作複製取樣與保持所需之電力之相 同之倍數來加以減低。其結果為，複製取樣與保持電路具 有如同取樣與保持電路3〇〇一樣實質的相同之非線性值。 一較小之取樣與保持節省電力消耗。然而，在此一保持與 -6- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公爱)
裝， 訂
五、發明説明（4 ::::對係冑加以限制為微小有使調整器之輸出阻抗將 ^大小減低量-樣得到明顯的較大之情形，在比較 輸出之為不可接收之結果。 w 解決万式之-為對於每一比較器具有一外加之取樣與 保持或複製。然而，此—情形受到來自大量之複製取樣與 呆持及結果上為造成高費用之問題。此一解決之方式為， 所有的電壓被扣住使得門檻按照取樣與保持電路之非 線性來變化。如此，電阻梯形器被扣住在特定之點上。一 些種之電路示於圖7。此處二個複製或取樣與保持已不 見。藉將圖3之電路與圖7之電路加以比較可知，複製電路 304及306為不見。此外，電阻34〇，電阻342及電阻344已 予以加上。電阻340連接在取樣與保持電路3〇2之輸出與輸 入至比較器320之間及電阻34〇之另一端連接在電阻336， 電阻334與比較器332之間。電阻342連接至電容器322之輸 入。電阻342之另一端連接在電阻332與輸入至比較器324 之間。一外加之第三電阻344連接在電阻334和332與輸入 至比較态324之間及電阻344之另一端連接在取樣與保持 電路308之輸出與比較器326之輸入之間。在取樣與保持電 路302之輸出與取樣與保持電路308之間之電壓由其中之 電阻340，電阻342及電阻344按照電阻值之相關之比值來 分配。然而，本發明在一比較器之每一輸入上不需對放置 一複製取樣與保持來加以限制。對於某處取樣與保持電路 300之輸出相對下為線性之電壓範圍則不必需利用一複製 取樣與保持來扣住該梯形器。所謂“扣住，，之意思為在一 本紙張尺度適用中國國家標準(CNS) A4規格(21〇 X 297公釐)
發明説明 參考电壓上至比較器之該輸出有一與其結八 製取樣盥侫祛没> β上 0 ^複 Κ /、保待。僅在某處為非線性之一點上扣住梯 可能的。 7态疋 在圖4中複製取樣與保持電路404及402僅連接至某處為 對低參考電壓端與高參考電壓特別來參考之非線性之比 較器。達成何處與比較器來使用複製取樣與保持電路之位 置之方法為經由經濟來決定要看可被允許之複製取樣 與保持有多少及然後選擇取樣與保持電路之非線性最具 衫響乏該比較器。在某處不需要複製取樣與保持之比哭 可藉押入法來決定。 圖4不出—具有一非線性取樣與保持電路之丨〇個位元 ADC之輸出頻譜。信號對雜訊比值為對正弦波輸入為約= 分貝。 圖5示出當參考至比較器陣列扣住在四個點上即，具有 四個複製取樣與保持時之一 i 〇個位元ADC之輸出頻譜。信 號對雜訊比值約改善至58分貝。當8個點具有8個取樣與保 持電路有八個點被扣住時，如圖6所示信號對雜訊比值為 61.5分貝，非常接近具有一線性取樣與保持電路之62.们 分貝之一 10位元轉換器之理想信號對雜訊之比值。· -8-
Claims (1)
- 513862 A8 B8 C8 D8 六 申請專利範圍 一種用於將—類比信號轉換為一數位信號之類比至數 位轉換器，包含： ’ 二取樣與保持電路，用以取樣該類比信號，保持該 比仏號及輸出一保持之類比信號 一參考電路，用以產生作用為門檻電壓之參考電壓； 六黾路’用以將門摇電壓與該保持之類比信號來 比較；及 ^ 一複製取樣與保持電路，耦接於該比較電路與該參考 電路之間。 η ~ 2·如申請專利範圍第1項之類比至數位轉換器，其中該複製 取樣與保持電路將該比較器之門檻電壓予以減低。 3·如申請專利範圍第1項之類比至數位轉換器，其中該複 製取樣與保持電路具有實質上如同該取樣與保持電路 一樣之相同之非線性。 4.如申請專利範圍第丨項之類比至數位轉換器，其中該複 製取樣與保持電路具有如同該取樣與保持電路一樣之 相同之特性。 5·如申請專利範圍第1項之類比至數位轉換器，其中該複 製取樣與保持電路具有實質上如同該取樣與保持電路 一樣之相同之電流特性。 6·如申請專利範圍第1項之類比至數位轉換器，其中讀複 製取樣與保持電路具有實質上如同該取樣與保持電路 一樣之相同之電壓特性。 -9- 本紙張尺度適用中國國家標準(CNS) A4规格(210 X 297公釐)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US71370600A | 2000-11-15 | 2000-11-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW513862B true TW513862B (en) | 2002-12-11 |
Family
ID=24867192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090128357A TW513862B (en) | 2000-11-15 | 2001-11-15 | Distortion compensation technique for flash-type analog-to-digital converters |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1207624B1 (zh) |
| JP (1) | JP2002330070A (zh) |
| KR (1) | KR20020037720A (zh) |
| AT (1) | ATE357082T1 (zh) |
| DE (1) | DE60127223T2 (zh) |
| TW (1) | TW513862B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0702629D0 (en) | 2007-02-09 | 2007-03-21 | Texas Instruments Ltd | Clock generator |
| CN101917195B (zh) * | 2010-08-18 | 2013-04-17 | 中国电子科技集团公司第五十八研究所 | 一种高精度低失调电荷比较器电路 |
| KR20220033550A (ko) | 2020-09-07 | 2022-03-17 | 삼성전자주식회사 | 이미지 센서 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5441061A (en) * | 1977-09-08 | 1979-03-31 | Sony Corp | Analogue/digital converter |
| JP2945805B2 (ja) * | 1992-10-01 | 1999-09-06 | 松下電器産業株式会社 | Ａ／ｄ変換器 |
-
2001
- 2001-11-15 DE DE60127223T patent/DE60127223T2/de not_active Expired - Lifetime
- 2001-11-15 TW TW090128357A patent/TW513862B/zh not_active IP Right Cessation
- 2001-11-15 EP EP01000632A patent/EP1207624B1/en not_active Expired - Lifetime
- 2001-11-15 AT AT01000632T patent/ATE357082T1/de not_active IP Right Cessation
- 2001-11-15 JP JP2001388489A patent/JP2002330070A/ja active Pending
- 2001-11-15 KR KR1020010071028A patent/KR20020037720A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| DE60127223T2 (de) | 2008-01-10 |
| EP1207624B1 (en) | 2007-03-14 |
| JP2002330070A (ja) | 2002-11-15 |
| EP1207624A3 (en) | 2004-07-14 |
| KR20020037720A (ko) | 2002-05-22 |
| DE60127223D1 (de) | 2007-04-26 |
| ATE357082T1 (de) | 2007-04-15 |
| EP1207624A2 (en) | 2002-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI499219B (zh) | 實施類比至數位轉換之裝置及方法 | |
| US20060208938A1 (en) | Comparator-based switched capacitor circuit for scaled semiconductor fabrication processes | |
| US5500612A (en) | Constant impedance sampling switch for an analog to digital converter | |
| Zhang et al. | A 16 b multi-step incremental analog-to-digital converter with single-opamp multi-slope extended counting | |
| CN110249533B (zh) | 用于霍尔传感器的信号处理装置以及信号处理方法 | |
| CN108900195B (zh) | 过采样模数转换器及其反馈数模转换器动态误差校准方法 | |
| JPH10500821A (ja) | アナログ−ディジタル変換器用の基準はしご自動校正回路 | |
| US8947278B2 (en) | Single-ended to differential buffer circuit and method for coupling at least a single-ended input analog signal to a receiving circuit with differential inputs | |
| JP2023501099A (ja) | アナログデジタルコンバータ | |
| JP2001203577A (ja) | アナログ・ディジタル変換器のための高速アナログ・ドメイン・シャフリングの方法 | |
| CN111342840A (zh) | 精密的电流到数字转换器 | |
| TW202228404A (zh) | 具有隨機化的時間交錯式類比數位轉換器與訊號轉換方法 | |
| US20140340249A1 (en) | Time-interleaved single input dual output sigma-delta modulator | |
| Theertham et al. | A 24mW chopped CTDSM achieving 103.5 dB SNDR and 107.5 dB DR in a 250kHz bandwidth | |
| CN111953348A (zh) | 积分器和模数转换器 | |
| TW513862B (en) | Distortion compensation technique for flash-type analog-to-digital converters | |
| US9300319B2 (en) | 2-phase switched capacitor flash ADC | |
| TW200915734A (en) | Digital to analog converter | |
| Guo et al. | A single SAR ADC converting multi-channel sparse signals | |
| Choi et al. | A 1.2-V 12-b 120-MS/s SHA-free dual-channel Nyquist ADC based on midcode calibration | |
| US6606049B1 (en) | Analog to digital converters based on transconveyance amplifiers | |
| CN111697968B (zh) | 信号处理系统及方法 | |
| TW201926907A (zh) | 連續時間δ-σ調製器 | |
| CN110120814B (zh) | 一种消除失调误差的电流比较器及比较方法 | |
| Nonthaputha et al. | CMOS sample-and-hold circuit using current conveyor analogue switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |