DE60114266T2

DE60114266T2 - Digitale Signalverarbeitungsvorrichtung und -verfahren und Delta-Sigma Modulator, welcher dieses Verfahren anwendet

Info

Publication number: DE60114266T2
Application number: DE60114266T
Authority: DE
Inventors: Shigeo Shinagawa-ku Tagami
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-02-18
Filing date: 2001-02-16
Publication date: 2006-07-13
Anticipated expiration: 2021-02-17
Also published as: US7450648B2; JP2001237707A; DE60114266D1; EP1130786B1; EP1130786A3; EP1130786A2; EP1130786B9; US20010016012A1; US6990152B2; US20050162887A1

Description

Hintergrund der Erfindung
Die vorliegende Erfindung bezieht sich auf eine digitale Signalverarbeitungsvorrichtung, auf ein Verfahren und auf einen ΔΣ-Modulator zur Anwendung einer Editierungsverarbeitung, wie einer Lautstärkeeinstellung und dergleichen bezüglich digitaler Audiodaten unter Heranziehung von Hochgeschwindigkeits-1-Bit-Daten.
Es ist ein als Delta-Sigma-(ΔΣ)-Modulation bezeichnetes Verfahren vorgeschlagen worden, um Sprachsignale zu digitalisieren.¹ (¹ Yamazaki, Yoshio, „AD/DA Converter and Digital Filter„ (AD/DA-Wandler und Digital-Filter), Journal of the Acoustical Society of Japan 46, Nr. 3 (1990): Seiten 251-257.
1 zeigt ein Blockdiagramm einer ΔΣ-Modulationsschaltung zur Anwendung der ΔΣ-Modulation für besagte 1-Bit-Digitaldaten. Gemäß 1 wird ein Eingangs-Audiosignal S von einem Eingangsanschluss 81 über einen Addierer 82 einem Integrator 83 zugeführt. Dieses Signal von dem Integrator 83 wird einem Komparator 84 zugeführt. Das Signal wird mit einem mittleren Potential des besagten Eingangs-Audiosignals S verglichen und auf einer 1-Bit-Basis in jeder Abtastperiode quantisiert. Eine Frequenz für die Abtastungsperiode (Abtastfrequenz) beträgt das 64- oder 128-fache der konventionellen Frequenz von 48kHz oder 44,1kHz.
Diese quantisierten Daten werden einer 1-Abtastproben-Verzögerungsschaltung 85 zugeführt und um eine Abtastperiode verzögert. Diese verzögerten Daten werden in einem 1-Bit-D/A- Wandler 86 in ein analoges Signal umgesetzt, dem Addierer 82 hinzugefügt und zum Eingangs-Audiosignal S vom Eingangsanschluss 81 her addiert. Das quantisierte Daten-Ausgangssignal von dem Komparator 84 wird als 1-Bit-Daten D1 an einem Ausgangsanschluss 87 erzeugt bzw. abgegeben. Entsprechend der ΔΣ-Modulationsverarbeitung dieser ΔΣ-Modulationsschaltung, wie sie in dem oben erwähnten Dokument beschrieben worden ist, ist es möglich, Audiosignale mit einem weiten bzw. hohen Dynamikbereich unter Heranziehung der kleinen Anzahl von Bits, wie eines Bits durch hinreichende Steigerung einer Abtastfrequenz zu erzeugen. Es ist außerdem möglich, ein weites übertragbares Frequenzband bereitzustellen. Die ΔΣ-Modula-tionsschaltung ist für eine Integration des Schaltungsaufbaus geeignet und kann relativ leicht eine A/D-Umsetzungsgenauig-keit bereitstellen. Die ΔΣ-Modulationsschaltung wird beispielsweise in einem A/D-Wandler in großem Umfang verwendet. Ein einfaches analoges Tiefpassfilter kann zur Wiederherstellung eines analogen Audiosignals aus dem ΔΣ-modulierten Signal verwendet werden. Durch Anwendung dieser Merkmale kann die ΔΣ-Modulationsschaltung für Recorder und für eine Datenübertragung zur Verarbeitung von Daten hoher Qualität angewandt werden.
Die oben erwähnte ΔΣ-Modulationsschaltung erzeugt somit 1-Bit-Daten auf Musikdaten hin. Um derartige Musikdaten unter Verwendung eines Hochgeschwindigkeits-1-Bit-Systems zu editieren, ist die folgende Arbeitsweise erforderlich, wie sie von der Anmelderin der vorliegenden Erfindung in der offengelegten japanischen Patentanmeldung Nr. 9-307452 angegeben worden ist. In einer in 2 dargestellten 1-Bit-Daten-Editiereinheit 90 werden 1-Bit-Eingangsdaten D11 von einem Eingangsanschluss 91 als Musikdaten eingegeben. In einem Multiplizierer 92 werden die Daten D11 mit einem festgelegten Faktor k multipliziert, um temporär in Multibit-Daten Dm umgesetzt zu werden. Diese Daten werden wiederum in einem ΔΣ-Modulator 93 einer ΔΣ-Modulation unterzogen, um in ein 1-Bit-Signal D1' wiederhergestellt zu werden. Der ΔΣ-Modulator 93 ist ein mehrstufiger Modulator in bzw. mit einer Vielzahl von Ordnungen unter Verwendung einer Vielzahl von Integratoren, und er weist einen komplizierteren Aufbau auf als die ΔΣ-Modulationsschaltung gemäß 1.
Der oben erwähnte Aufbau lässt jedoch stets Signal zu dem ΔΣ-Modulator 93 gelangen. Sogar dann, wenn keine Lautstärkeeinstellung oder dergleichen erforderlich ist, nämlich der Faktor k gegeben ist mit 1,0, gelangen Musikdaten D11 stets durch den ΔΣ-Modulator 93, was die Tonqualität verschlechtert. Eine Bruchteils-Beseitigungseinrichtung 94 wird dazu herangezogen, eine spezifizierte Addition und Subtraktion auszuführen, um einen Bruchteil zu beseitigen, der in einem Integrator innerhalb des ΔΣ-Modulators 93 verbleibt. Diese Operation approximiert Muster bezüglich eines ursprünglichen Tonsignals D11 und eines ΔΣ-Modulationssignals D1'. Eine Verzögerungsschaltung 96 wird dazu benutzt, annährend die Phasen für das ΔΣ-Modulationssignal D1' und das ursprüngliche Tonsignal D11 anzugleichen. Eine Steuereinheit 97 überwacht die Signalmuster bezüglich des ΔΣ-Modulationssignals D1' und des ursprünglichen Tonsignals D11. Wenn diese Muster nahezu übereinstimmen, wird eine Wähleinrichtung 95 zu einer Seite a für das verzögerte ursprüngliche Tonsignal D1d von einer Seite b für das ΔΣ-Modulationssignal D1' umgeschaltet.
Wenn keine Lautstärkeeinstellung oder dergleichen erforderlich ist, kann dieser Prozess von dem ΔΣ-Modulationssignal D1' zu dem verzögerten ursprünglichen Tonsignal D11 umschalten und von einem Ausgangsanschluss 95 ein 1-Bit-Datenaus-gangssignal ohne Erzeugung einer Umschaltstörung oder dergleichen abgeben. Dieser Prozess kann außerdem eine erneute Verarbeitung in dem ΔΣ-Modulator 93 umgehen.
Während dieser Umschaltoperation kann jedoch in Abhängigkeit von den Spezifikationen des zu verwendenden ΔΣ-Modulators 93 und der Frequenz der einzugebenden 1-Bit-Daten D11 während dieser Umschaltoperation eine Störung hervorgerufen werden. Generell kann ein ΔΣ-Modulator hoher Ordnung für einen hohen Störabstand in einem hörbaren Band sorgen. Andererseits ändern sich die Frequenzcharakteristiken an einem Punkt nahe des hörbaren Bandes. Eine Phase kann sich bei einer hohen Frequenz leicht drehen. Wenn eine ΔΣ-Modulation hoher Ordnung benutzt wird und eine Eingangssignalfrequenz hoch ist, treten eine Pegeldifferenz und eine Phasenverschiebung zwischen dem verzögerten ursprünglichen Tonsignal D11 und dem ΔΣ-Modulationssignal D1' auf. Eine Störung tritt dann auf, wenn die Auswahleinrichtung 95 zwischen diesen Signalen umschaltet.
Wenn ein ΔΣ-Modulator 93 niedriger Ordnung benutzt wird, erzeugt er während des Umschaltens kaum eine Störung bzw. ein Rauschen, und zwar wegen einer geringen Pegeldifferenz und Phasendrehung. Andererseits ruft das hörbare Band einen niedrigen Störabstand hervor und senkt den Störabstand, wenn der ΔΣ-Modulator 93 nicht umgangen wird.
In US 5.757.301 ist ein Delta-Sigma-Modulator hoher Ordnung beschrieben, der aus einer Reihe von in Kaskade geschalteten Integratorstufen besteht. Um die Stabilität des Modulators zu verbessern, kann dessen effektive Ordnung verringert werden bzw. sein, wenn eine Instabilität ermittelt wird.
Zusammenfassung der Erfindung
Die vorliegende Erfindung ist unter Berücksichtigung der vorstehenden Situation geschaffen worden. Eine Aufgabe der vorliegenden Erfindung besteht daher darin, eine Digital-Signal-verarbeitungsvorrichtung, die einen einfachen Aufbau aufweist, ein Verfahren und einen ΔΣ-Modulator zum Umschalten zwischen einem Original-Tonsignal und einem ΔΣ-Modulationssignal bereitzustellen und für einen ausreichenden Störabstand für ein erneut verarbeitetes ΔΣ-Modulationssignal. mit wenig Schaltrauschen bzw. -störung zu sorgen, welches nach Eingabe irgendeines 1-Bit-Original-Tonsignals erzeugt wird.
Zur Lösung der oben erwähnten Probleme umfasst eine Digital-Signalverarbeitungsvorrichtung gemäß der vorliegenden Erfindung eine Multipliziereinrichtung zum Multiplizieren eines durch eine ΔΣ-Modulation erzeugten eingangsseitigen ΔΣmodulierten Signals mit einem spezifizierten Faktor, eine ΔΣ-Modulationseinrichtung, die eine Vielzahl von Integratoren und eine Ordnungs-Steuereinrichtung zum Verändern von effektiven Ordnungen aufweist, wobei die ΔΣ-Modulationseinrichtung eine ΔΣ-Modulation auf ein Ausgangssignal von der genannten Multipliziereinrichtung anwendet und die betreffende ΔΣ-Modulationseinrichtung ein erneut verarbeitetes ΔΣ-moduliertes Signal abgibt, und eine Umschalteinrichtung zum Umschalten zwischen dem genannten erneut verarbeiteten ΔΣ-modulierten Signal von der genannten ΔΣ-Modulationseinrichtung und dem genannten eingangsseitigen ΔΣ-modulierten Signal.
Diese Digital-Signalverarbeitungsvorrichtung ist dadurch gekennzeichnet, dass die Ordnungs-Steuereinrichtung imstande ist, die effektiven Ordnungen für die ΔΣ-Modulationseinrichtung in Abhängigkeit von Signalumschaltsituationen in der genannten Umschalteinrichtung effektiv zu verändern.
Zur Lösung der oben erwähnten Probleme umfasst ein Digital-Signalverarbeitungsverfahren gemäß der vorliegenden Erfindung einen Multiplizierungsschritt zum Multiplizieren eines durch ΔΣ-Modulation erzeugten eingangsseitigen ΔΣ-modulierten Signals mit einem spezifizierten Faktor, einen eine erneute Verarbeitung vornehmenden ΔΣ-Modulationsschritt zur erneuten Anwendung der ΔF-Modulation auf ein mittels des genannten Multiplizierschritts bereitgestelltes Ausgangssignal durch Heranziehen eines ΔΣ-Modulators, der eine Vielzahl von Integratoren aufweist, und einer Ordnungs-Steuereinrichtung zum Verändern der effektiven Ordnungen, wobei der eine erneute Verarbeitung vornehmende ΔΣ-Modulationsschritt ein erneut verarbeitetes ΔΣ-moduliertes Signal abgibt, und einen Umschaltschritt zum Umschalten zwischen dem genannten eingangsseitigen ΔΣ-modulierten Signal und dem erneut verarbeiteten ΔΣ-modulierten Signal.
Dieses Digital-Signalverarbeitungsverfahren ist dadurch gekennzeichnet, dass der eine erneute Verarbeitung vornehmende v-Modulationsschritt die effektiven Ordnungen für den ΔΣ-Modulator in Abhängigkeit von Signalumschaltsituationen bei dem genannten Umschaltschritt verändert.
Zur Lösung der oben erwähnten Probleme umfasst ein ΔΣ-Modulator gemäß der vorliegenden Erfindung zur Anwendung einer ΔΣ-Modulation bei einem Multi- bzw. Mehrbit-Signal eine Vielzahl von Integratoren und eine Ordnungs-Veränderungseinrich-tung zur Veränderung der effektiven Ordnungen, die aufgrund der Verbindung mit einer Vielzahl der betreffenden Integratoren ansteigen.
Kurze Beschreibung der verschiedenen Darstellungen der Zeichnungen
1 zeigt in einem Diagramm den grundsätzlichen Aufbau eines ΔΣ-Modulators zur Signalerzeugung.
2 zeigt in einem Blockdiagramm den Aufbau einer konventionellen 1-Bit-Daten-Editiereinheit
3 veranschaulicht in einem Blockdiagramm einen Aufbau einer 1-Bit-Daten-Editiereinheit gemäß einer Ausführungsform der vorliegenden Erfindung.
4 zeigt einen detaillierten Aufbau eines die oben erwähnte 1-Bit-Daten-Editiereinheit bildenden ΔΣ-Modulators
5 zeigt in einem Diagramm die Frequenzcharakteristiken des oben erwähnten ΔΣ-Modulators.
Detaillierte Beschreibung der Erfindung
Unter Bezugnahme auf die beigefügten Zeichnungen werden nunmehr Ausführungsformen der vorliegenden Erfindung in weiteren Einzelheiten beschrieben. Wie in 3 gezeigt, stellt diese Ausführungsform eine 1-Bit-Daten-Editiereinheit 10 dar, die eine Editier-Verarbeitung mit einem Überblenden, wie einem Einblenden und Ausblenden in bzw. aus Musikdaten D11 anwendet, die 1-Bit-Daten umfassen, welche aus einer ΔΣ-Modulation- resultieren.
Die 1-Bit-Daten-Editiereinheit 10 umfasst eine Multiplizierungseinrichtung bzw. einen Multiplizierer 12, einen ΔΣ-Modulator 13, eine Verzögerungsschaltung 17, eine Wähl- bzw. Auswahleinrichtung 16 und eine Steuereinheit 18. Der Multiplizierer 12 multipliziert eingangsseitige 1-Bit-Daten D11 mit einem Faktor k. Die eingangsseitigen 1-Bit-Daten D11 stellen die oben erwähnten Musikdaten dar, die einem Eingangsanschluss 11 eingangsseitig zuzuführen sind. Der ΔΣ-Modulator 13 umfasst beispielsweise fünf Integratoren und wendet die v-Modulation auf ein multipliziertes Ausgangssignal von dem Multiplizierer 12 durch Verändern von effektiven Ordnungen erneut an, wie dies später beschrieben werden wird. Die Verzögerungsschaltung 17 gleicht eine Phase bezüglich der eingangsseitigen 1-Bit-Daten D11 an das erneut verarbeitete ΔΣ-Modulationssignal D1' von dem ΔΣ-Modulator 13 an. Die Auswahleinrichtung 16 schaltet zwischen dem verzögerten Original-Tonsignal D1d, welches von der Verzögerungsschaltung 17 abgegeben wird und dem erneut verarbeiteten ΔΣ-Modulations-signal D1i um. Die Steuereinheit 18 sorgt für die Steuerungen, um die effektiven Ordnungen für den v-Modulator 13 zu ändern.
Wie in 4 gezeigt, ist der ΔΣ-Modulator 13 ein ΔΣ-Modulator fünfter Ordnung (ein fünfstufiger ΔΣ-Modulator), der fünf Integratoren 23, 33, 43, 50 und 57 aufweist. Wie oben erwähnt, ändert der ΔΣ-Modulator die Ordnungen effektiv entsprechend Situationen. Dies dient dazu, eine Störung bzw. ein Geräusch zu verhindern, die bzw. das während des Umschaltens zwischen dem Original-Tonsignal und einem ΔΣ-Modulationssignal erzeugt wird, und zwar in Abhängigkeit von Spezifikationen des zu verwendenden ΔΣ-Modulators und den Frequenzen der eingangsseitigen 1-Bit-Daten.
Generell bringen, wie in 5 veranschaulicht, ΔΣ-Modulatoren der dritten, vierten und fünften Ordnung höhere Störabstände mit sich, wenn ihre Ordnungen zunehmen. Demgegenüber ruft eine Stelle, an der die Frequenzcharakteristiken sich nahe des hörbaren Bandes ändern, leicht eine Phasendrehung bei einer hohen Frequenz hervor. Der ΔΣ-Modulator 13 schaltet das erneut verarbeitete ΔΣ-Modulationssignal zu dem verzögerten Original-Tonsignal um, wenn die Ordnung niedrig genug wird, um kleine Pegeldifferenzen und Phasendrehungen bei der hohen Frequenz hervorzurufen.
Im Folgenden wird der Aufbau des ΔΣ-Modulators 13 im Einzelnen beschrieben. Der ΔΣ-Modulator 13 ist als Z-1/(1-Z-1) aufgebaut. Bei diesem Aufbau verwendet der erste Integrator 23 eine Verzögerungsschaltung 26 zur Verzögerung eines Additions-Ausgangssignals von einem Addierer 27. Der Integrator 23 gibt dieses Ausgangssignal über eine Rückkopplungsschleife 24 an eine Bruchteils-Beseitigungseinrichtung 25 ab und leitet es sodann über die Rückkoppplungsschleife 24 zu dem Addierer 27 hin.
Auch der zweite Integrator 33 verwendet eine Verzögerungsschaltung 36, um ein Additions-Ausgangssignal von einem Addierer 37 zu verzögern, und er gibt dieses Ausgangssignal über eine Rückkopplungsschleife 34 an eine Bruchteils-Besei-tigungseinrichtung 35 ab und leitet das betreffende Signal sodann über die Rückkopplungsschleife 34 zu dem Addierer 37 zurück.
In entsprechender Weise verwendet der dritte Integrator 43 eine Verzögerungsschaltung 46, um ein Additions-Ausgangssignal von einem Addierer 47 zu verzögern, und er gibt dieses Ausgangssignal über eine Rückkopplungsschleife 44 an eine Bruchteils-Beseitigungseinrichtung 45 ab und leitet das betreffende Signal sodann über die Rückkopplungsschleife 44 zu dem Addierer 47 zurück.
In entsprechender Weise verwendet der vierte Integrator 50 eine Verzögerungsschaltung 53, um ein Additions-Ausgangssignal von einem Addierer 54 zu verzögern, und er gibt dieses Ausgangssignal über eine Rückkopplungsschleife 51 an eine Bruchteils-Beseitigungseinrichtung 52 ab und leitet sodann das betreffende Signal über die Rückkopplungsschleife 51 zu dem Addierer 54 zurück.
Der fünfte Integrator 57 weist keine Bruchteils-Beseitigungseinrichtung auf. Der Integrator 57 verwendet eine Verzögerungsschaltung 59 zur Verzögerung eines Additions-Ausgangs-signals von einem Addierer 60 und leitet sodann das betreffende Signal über die Rückkopplungsschleife 58 zu dem Addierer 60 zurück.
Der ΔΣ-Modulator 13 umfasst einen Addierer 22, einen Multiplizierer 28 und eine Pegeleinstelleinrichtung 29. Der Addierer 22 addiert das Multiplikations-Ausgangssignal von dem Multiplizierer 12 gemäß 3 zu quantisierten Daten, die von einem später zu beschreibenden Quantisierer 61 zurückgeleitet sind. Die quantisierten Daten weisen ein invertiertes Vorzeichen auf. Der Multiplizierer 28 multipliziert ein Integral-Ausgangssignal von dem ersten Integrator 23 mit einem Steuerungsfaktor j1 erster Ordnung, der von einer Ordnungs-Steuerschaltung 14 geliefert wird. Die Pegeleinstelleinrichtung 29 multipliziert ein Multiplikations-Ausgangssignal von dem Multiplizierer 28 mit einer in Frage kommenden bzw. geeigneten Verstärkung.
Der ΔΣ-Modulator 13 weist einen Multiplizierer 30 und einen Addierer 32 auf. Der Multiplizierer 30 multipliziert ein Multiplikations-Ausgangssignal von dem Multiplizierer 12 mit einem Steuerfaktor j2 zweiter Ordnung, der von der Ordnungs-Steuerschaltung 14 geliefert wird. Der Addierer 32 addiert ein Multiplikations-Ausgangssignal von dem Multiplizierer 30, ein Pegeleinstell-Ausgangssignal von der Pegeleinstelleinrichtung 29 und die quantisierten Daten mit einem invertierten Vorzeichen, die von dem Quantisierer 61 geliefert werden, um ein Additions-Ausgangssignal zu erzeugen. Der Addierer 32 liefert dann dieses Additions-Ausgangssignal an den zweiten Integrator 33.
Der ΔΣ-Modulator 13 weist einen Multiplizierer 38 und eine Pegeleinstelleinrichtung 39 auf. Der Multiplizierer 38 multipliziert ein Integral-Ausgangssignal von dem zweiten Integrator 33 mit einem Steuerfaktor j3 dritter Ordnung, der von der Ordnungs-Steuerschaltung 14 geliefert wird. Die Pegeleinstelleinrichtung 39 multipliziert ein Multiplikations-Ausgangssignal von dem Multiplizierer 38 mit einer geeigneten bzw. in Frage kommenden Verstärkung.
Der ΔΣ-Modulator 13 weist einen Multiplizierer 40 und einen Addierer 42 auf. Der Multiplizierer 40 multipliziert ein Multiplikations-Ausgangssignal von dem Multiplizierer 12 mit einem Steuerfaktor j4 vierter Ordnung, der von der Ordnungs-Steuerschaltung 14 geliefert wird. Der Addierer 42 addiert ein Multiplikations-Ausgangssignal von dem Multiplizierer 40, ein Pegeleinstell-Ausgangssignal von der Pegeleinstelleinrichtung 39 und quantisierte Daten mit einem invertierten Vorzeichen, die von dem Quantisierer 61 geliefert werden, um ein Additions-Ausgangssignal zu erzeugen. Der Addierer 42 gibt dann dieses Additions-Ausgangssignal an den dritten Integrator 43 ab.
Der ΔΣ-Modulator 13 weist eine Pegeleinstelleinrichtung 48 und einen Addierer 49 auf. Die Pegeleinstelleinrichtung 48 multipliziert ein Integral-Ausgangssignal von dem dritten Integrator 43 mit einer geeigneten bzw. in Frage kommenden Verstärkung. Der Addierer 49 addiert ein Pegeleinstell-Ausgangs-signal von der Pegeleinstelleinrichtung 48 zu quantisierten Daten mit einem invertierten Vorzeichen hinzu, die von dem Quantisierer 61 geliefert werden, um ein Additions-Ausgangs-signal zu erzeugen. Der Addierer 49 gibt dann dieses Additions-Ausgangssignal an den vierten Integrator 50 ab.
Der ΔΣ-Modulator 13 weist eine Pegeleinstelleinrichtung 55 und einen Addierer 56 auf. Die Pegeleinstelleinrichtung 55 multipliziert ein Integral-Ausgangssignal von dem vierten Integrator 50 mit einer in Frage kommenden Verstärkung. Der Addierer 56 addiert ein Pegeleinstell-Ausgangssignal von der Pegeleinstelleinrichtung 55 zu quantisierten Daten mit einem invertierten Vorzeichen hinzu, welche von dem Quantisierer 61 geliefert werden, um ein Additions-Ausgangssignal zu erzeugen. Der Addierer 56 gibt dann dieses Additions-Ausgangs-signal an den fünften Integrator 57 ab.
Der ΔΣ-Modulator 13 weist ferner den Quantisierer 61 auf. Der Quantisierer 61 quantisiert ein Integral-Ausgangssignal von dem fünften Integrator 57, um quantisierte Daten zu erzeugen und von einem Ausgangsanschluss 62 abzugeben. Der Quantisierer 61 leitet außerdem diese Daten zu den Addierern 22, 32, 42, 49 und 56 zurück.
Im Folgenden werden grundsätzliche Arbeitsweisen des ΔΣ-Modulators 13 beschrieben. Einem Eingangsanschluss 21 wird ein Mehrbit-Musiksignal zugeführt, welches von dem Multiplizierer 12 abgegeben wird. Dieses Musiksignal wird dem Addierer 22 zugeführt und zu einem von dem Quantisierer 61 geliefert Rückkopplungssignal hinzuaddiert. Dieses Rückkopplungssignal stellt quantisierte Daten mit einem invertierten Vorzeichen dar. Infolgedessen werden die quantisierten Daten von den Musikdaten subtrahiert. Ein Ausgangssignal von dem Addierer 22 wird an den ersten Integrator 23 abgegeben.
Der erste Integrator 23 weist den oben erwähnten Aufbau auf. Die Bruchteils-Beseitigungseinrichtung 25 beseitigt einen Bruchteil von den in der Verzögerungsschaltung 26 verzögerten Daten. Die Rückkopplungsschleife 24 leitet diese Daten zu dem Addierer 27 zurück. Durch Wiederholen der Addition bezüglich des an den Addierer 27 abgegebenen Ausgangssignals des Addierers 22 wird eine Integration ausgeführt. Ein Integral-Aus-gangssignal von dem ersten Integrator 23 wird an den Multiplizierer 28 abgegeben und mit dem Steuerfaktor j1 erster Ordnung von der Ordnungs-Steuerschaltung 14 multipliziert. Die Ordnungs-Steuerschaltung 14 gibt den Steuerfaktor j1 erster Ordnung ab, dessen Anfangswert 1,0 ist.
Das Musiksignal wird von dem Eingangsanschluss 21 her eingangsseitig zugeführt. Der Multiplizierer 30 multipliziert dieses Musiksignal mit dem Steuerfaktor j2 zweiter Ordnung, der von der Ordnungs-Steuerschaltung 14 abgegeben wird. Ein Ausgangs- bzw. Anfangswert dieses Steuerfaktors j2 zweiter Ordnung beträgt 0,0. Demgemäß führt der Multiplizierer 28 keine Operation aus. Die Pegeleinstelleinrichtung 29 multipliziert ein Ausgangssignal von dem ersten Integrator 23 mit einer geeigneten bzw. in Frage kommenden Verstärkung. Der Addierer 22 addiert das Rückkopplungssignal zu diesem Ausgangssignal und leitet es dann zu dem zweiten Integrator 33 weiter.
Der zweite Integrator 33 weist den oben erwähnten Aufbau auf. Die Bruchteils-Beseitigungseinrichtung 35 beseitigt einen Bruchteil von den in der Verzögerungsschaltung 36 verzögerten Daten. Die Rückkopplungsschleife 34 leitet diese Daten zu dem Addierer 37 zurück. Durch Wiederholen der Addition bezüglich des an den Addierer 37 abgegebenen Ausgangssignals des Addierers 32 wird eine Integration ausgeführt. Ein Integral- Aus-gangssignal von dem zweiten Integrator 33 wird dem Multiplizierer 38 zugeführt und mit dem Steuerfaktor j3 dritter Ordnung von der Ordnungs-Steuerschaltung 14 multipliziert. Ein Anfangs- bzw. Ausgangswert dieses Steuerfaktors j3 dritter Ordnung beträgt 1,0.
Das Musiksignal wird von einem Eingangsanschluss 21 eingangsseitig zugeführt. Der Multiplizierer 40 multipliziert dieses Musiksignal mit dem Steuerfaktor j4 vierter Ordnung, welcher von der Ordnungs-Steuerschaltung 14 abgegeben wird. Ein Anfangs- bzw. Ausgangswert dieses Steuerfaktors j4 vierter Ordnung beträgt 0,0. Demgemäß arbeitet der zweite Integrator 33 wie der erste Integrator 23.
Dieselbe Verarbeitung findet vom dritten Integrator 43 bis zum fünften Integrator 57 statt. Der Quantisierer 61 quantisiert Daten zu 1 Bit. Diese 1-Bit-Daten werden als Rückkopplungssignal herangezogen und spiegeln sich in einem Operationsergebnis der nächsten Stufe wider.
Somit verschiebt der ΔΣ-Modulator 13 fünfter Ordnung das Quantisierungsrauschen zu einer hohen Frequenz und erzeugt ein 1-Bit-Ausgangssignal aus den Mehr- bzw. Multibit-Eingangsdaten.
Im Folgenden wird beschrieben, wie der ΔΣ-Modulator 13 die Ordnungen ändert. Die Ordnungs-Steuerschaltung 14 gibt den Steuerfaktor j2 zweiter Ordnung an den Multiplizierer 30 ab. Der Steuerfaktor j2 zweiter Ordnung steigt allmählich von 0,0 aus an und ändert sich innerhalb einer vorgegebenen Zeitspanne zu 1,0. Der Steuerfaktor j1 erster Ordnung wird wie folgt ausgedrückt: (Steuerfaktor j1 erster Ordnung)= 1,0 – (Steuerfaktor j2 zweiter Ordnung)
Der Steuerfaktor j1 erster Ordnung ändert sich von 1,0 zu 0,0 im selben Zeitintervall wie dies für den Steuerfaktor j2 zweiter Ordnung zutrifft. Wenn der Steuerfaktor j1 erster Ordnung 0,0 wird, bedeutet dies, dass ein auf 0 festgelegtes Rückkopplungssignal in den ersten Integrator 23 und die erste Stufe eintritt.
Da der Steuerfaktor j2 zweiter Ordnung 1,0 beträgt, bedeutet dies, dass ein Musiksignal dem zweiten Integrator 33 direkt über den Addierer 32 eingangsseitig zugeführt wird.
Entsprechend diesen Operationen nimmt der ΔΣ-Modulator 13 eine nahtlose Verschiebung von der fünften Ordnung zur vierten Ordnung vor und wird schließlich der vollständige vierte ΔΣ-Modulator.
In genau derselben Weise ist es möglich, den ΔΣ-Modulator 13 nahtlos in die dritte Ordnung zu ändern, indem eine Steuerung mit dem Steuerfaktor j3 dritter Ordnung und dem Steuerfaktor j4 vierter Ordnung erfolgt. Es ist außerdem möglich, eine Änderung von der fünften Ordnung, der vierten Ordnung und dann zur dritten Ordnung bzw. alternativ von der fünften Ordnung zur dritten Ordnung vorzunehmen.
Im Folgenden werden Operationen der 1-Bit-Daten-Editiereinheit 10 unter erneuter Bezugnahme auf 3 im Einzelnen beschrieben. In 3 werden die beim Stand der Technik 1-Bit-Daten D11 dem Eingangsanschluss 11 als Original-Tonsignal zugeführt. Der Multiplizierer 12 multipliziert die eingangsseitigen 1-Bit-Daten D11 mit einem Faktor k (irgendeines Wertes), um ein Mehrbit-Multiplikations-Ausgangssignal mit einer eingestellten Tonlautstärke zu erzeugen. Der ΔΣ-Modulator 13 erhält dieses Ausgangssignal und setzt es in 1-Bit-Daten um, um das ΔΣ-Modulationssignal D1' zu erzeugen.
Zu diesem Zeitpunkt ist die Auswahleinrichtung 16 zur Seite b auf das ΔΣ-Modulationssignal D1' eingestellt. Wenn 1-Bit-Daten abgegeben werden, wird das ΔΣ-Modulationssignal D1' abgegeben. Wenn der Faktor k zu 1,0 wird, kann dem Mehrbit-Multiplikations-Ausgangssignal ein Gewicht von 1 zugeordnet werden. In diesem Fall werden sämtliche Bits unterhalb des Gewichts von 1 auf 0 zurückgesetzt. Der ΔΣ-Modulator 13 ist nicht mit Daten versehen, die kleiner als oder gleich 1 sind (nachstehend als Bruchteil bezeichnet).
Auf die Ermittlung hin, dass der Faktor k 1,0 wird, gibt die Steuereinheit 18 einen Befehl an die Ordnungs-Steuerschaltung 14 zur Absenkung der Ordnung ab. Durch Aufnahme dieses Befehls steuert die Ordnungs-Steuerschaltung 14 den Steuerfaktor j1 erster Ordnung bis zum Steuerfaktor j4 vierter Ordnung, um die Ordnung von der fünften Ordnung zur vierten Ordnung oder zur dritten Ordnung, wie oben erwähnt, abzusenken.
Wenn der ΔΣ-Modulator 13 die Verschiebung zu der niederen Ordnung beendet, gibt die Steuereinheit 18 einen Befehl zur Beseitigung des Bruchteils an die Bruchteils-Beseitigungseinrichtung 15 ab. Die Bruchteils-Beseitigungseinrichtung 15 umfasst die Bruchteils-Beseitigungseinrichtungen 25, 35, 45 und 52, deren jede mit den Integratoren verbunden ist. Die Bruchteils-Beseitigungseinrichtung 15 beseitigt einen Bruchteil, der in dem jeweiligen Integrator dadurch verbleibt, dass ein geringer Anteil einer Gleichspannung addiert oder subtrahiert wird.
Wenn der Bruchteil entfernt worden ist, vergleicht die Steuereinheit 18 das ΔΣ-Modulationssignal D1' mit dem verzögerten Original-Tonsignal D1d. Wenn die Ausgangsmuster innerhalb eines angemessenen Bereichs übereinstimmen, schaltet die Steuereinheit 18 die Auswahleinrichtung 16 zur Seite a des verzögerten Original-Tonsignals D1d um.
Der ΔΣ-Modulator 13 schaltet das ΔΣ-Modulationssignal zum Original-Tonsignal um, wenn die Ordnung niedrig genug wird, um kleine Pegeldifferenzen und Phasendrehungen bei der hohen Frequenz hervorzurufen. Der Übergang sollte ohne Erzeugung einer Störung sogar dann verfügbar sein, wenn das Original-Tonsignal ein das hörbare Band überschreitendes Hochfrequenzsignal enthält. Zu diesem Zeitpunkt beansprucht der Übergang gerade mehrere zehn Millisekunden. Ein niedriger Störabstand ruft kein signifikantes Problem hervor, während die niedrige Ordnung wirkt.
Eine Reihe der oben beschriebenen Operationen wird angewandt, wenn ein ausgangsseitiges ΔΣ-Modulation zur Lautstärkeeinstellung oder dergleichen herangezogen wird; sodann werden keine Einstellung oder dergleichen unnötig, und schließlich wird das Ausgangssignal zum Original-Tonsignal umgeschaltet. Wenn die Einstellung oder dergleichen wieder erforderlich ist, werden die folgenden Operationen angewandt.
Während der Faktor k gegeben ist mit 1,0, behält der ΔΣ-Modulator 13 den Betrieb mit der dritten Ordnung unverändert bei. Genauer gesagt verwendet die Ordnungs-Steuerschaltung 14 den Steuerfaktor j2 zweiter Ordnung, der auf 1,0 festgesetzt ist, den Steuerfaktor j1 der ersten Ordnung, der auf 0,0 festgesetzt ist, den Steuerfaktor j4 der vierten Ordnung, der auf 1,0 festgesetzt ist, und den Steuerfaktor j3 dritter Ordnung, der auf 0,0 festgesetzt ist.
Unmittelbar bevor sich der Faktor k von 1,0 auf einen davon verschiedenen Wert ändert, vergleicht die Steuereinheit 18 das verzögerte Original-Tonsignal D1d mit dem ΔΣ-Modulationssignal D1'. Wenn die Ausgangsmuster innerhalb eines passenden Bereichs miteinander übereinstimmen, schaltet die Steuereinheit 18 die Auswahleinrichtung 16 zur Seite b des ΔΣ-Modula-tionssignals D1' um. Zu diesem Zeitpunkt ist der ΔΣ-Modulator 13 auf die dritte Ordnung eingestellt. Keine Störung bzw. kein Rauschen tritt auf, und zwar sogar dann nicht, wenn das Original-Tonsignal eine Hochfrequenzkomponente enthält. Ein Ausgangssignal wird zu dem ΔΣ-Modulationssignal D1' umgeschaltet.
Wenn festgestellt wird, dass die Auswahleinrichtung 16 umgeschaltet ist, ändert die Ordnungs-Steuerschaltung 14 den Steuerfaktor j3 dritter Ordnung gleichmäßig von 0,0 auf 1,0. Gleichzeitig ändert die Ordnungs-Steuerschaltung 14 den Steuerfaktor j4 vierter Ordnung von 1,0 zu 0,0. Da der Steuerfaktor j2 zweiter Ordnung auf 1,0 festgesetzt ist, ändert sich der ΔΣ-Modulator 13 zur vierten Ordnung.
Wenn diese Operation abgeschlossen ist, ändert sich der Steuerfaktor j2 zweiter Ordnung gleichmäßig zu 0,0. Der Steuerfaktor j1 erster Ordnung ändert sich gleichmäßig zu 1,0. Der ΔΣ-Modulator 13 ändert sich zur fünften Ordnung. Infolgedessen werden nachfolgende Ausgangssignale ΔΣ-Modulations-Ausgangssignale fünfter Ordnung unter Sicherstellung eines ausreichenden Störabstandes.
Wie oben erwähnt, kann der ΔΣ-Modulator 13 die Ordnungen von der fünften Ordnung zur dritten Ordnung gleichmäßig ändern. Unter Nutzung dieses Umstands gewährleistet die 1-Bit-Daten-Editiereinheit 10 den Störabstand durch Aufrechterhalten der fünften Ordnung, wenn ein ΔΣ-Modulationssignal über eine lange Zeitspanne hinweg abgegeben wird. Wenn ein Ausgangssignal zu dem Original-Tonsignal umgeschaltet wird, verringert die 1-Bit-Daten-Editiereinheit 10 eine Umschaltstörung aufgrund einer Pegeldifferenz oder einer Phasendrehung durch Absenken der Ordnung zur dritten Ordnung unmittelbar vor dem Umschalten.
Obwohl beim obigen Beispiel der ΔΣ-Modulator fünfter Ordnungals Basis verwendet ist, kann es sich um die vierte, sechste oder siebte Ordnung handeln. Der ΔΣ-Modulator kann bei Bedarf auf die zweite oder erste Ordnung abgesenkt werden. Bei der Beschreibung der oben erwähnten Operation ist der Faktor k auf 1,0 oder einen anderen Wert festgesetzt. Wenn der Faktor k auf 0,0 festgesetzt ist, wird bzw. ist die Ordnung in entsprechender Weise vermindert. Sodann wird das ΔΣ-Modulations-signal auf ein keinen Ton darstellendes bzw. hervorrufendes Signal mit einem festliegenden Muster umgeschaltet. Falls die Eingangs-/Ausgangs-Frequenzcharakteristiken den beabsichtigten Bedingungen genügen, kann die Ordnungs-Steuerschaltung 14 den Steuerfaktor j2 zweiter Ordnung und den Steuerfaktor j4 vierter Ordnung stets festliegend auf 1,0 abgeben.
Der Integrator ist als Z-1/(1-Z-1) aufgebaut. Falls die Eingangs-/Ausgangs-Frequenzcharakteristiken beabsichtigten bzw. vorgesehenen Bedingungen genügen, kann die Konfiguration gegeben sein mit 1/(1-Z-1). Die Multiplizierer 28 und 38 können vereinigt sind. Die unmittelbar nachfolgenden Pegeleinstelleinrichtungen 29 und 39 können ebenfalls vereinigt sein.
Der ΔΣ-Modulator und die Eingangs-/Ausgangssignale können nicht nur ein Bit, sondern auch eine Mehrzahl von Bits umfassen.

Claims

Digital-Signalverarbeitungsvorrichtung mit einer Multipliziereinrichtung (12) zum Multiplizieren eines durch eine ΔΣ-Modulation erzeugten eingangsseitigen ΔΣmodulierten Signals mit einem spezifizierten Faktor, mit einer ΔΣ-Modulationseinrichtung (13), die eine Vielzahl von Integratoren und eine Ordnungs-Steuereinrichtung (14) zum Verändern von effektiven Ordnungen aufweist, wobei die ΔΣ-Modulationseinrichtung (13) eine ΔΣ-Modulation auf ein Ausgangssignal von der genannten Multipliziereinrichtung (12) anwendet und die betreffende ΔΣ-Modulationseinrichtung (13) ein erneut verarbeitetes ΔΣ-moduliertes Signal abgibt, und mit einer Umschalteinrichtung (16) zum Umschalten zwischen dem genannten erneut verarbeiteten ΔΣ-modulierten Signal von der genannten ΔΣ-Modulationseinrichtung (13) und dem genannten eingangsseitigen ΔΣ-modulierten Signal, dadurch gekennzeichnet, dass die 0rdnungs-Steuereinrichtung (14) imstande ist, die effektiven Ordnungen für die ΔΣ-Modulationseinrichtung (13) in Abhängigkeit von Signalumschaltsituationen in der genannten Umschalteinrichtung (16) effektiv zu verändern.
Digital-Signalverarbeitungsvorrichtung nach Anspruch 1, wobei die genannte Ordnungs-Steuereinrichtung (14) effektive Ordnungen für die genannte ΔΣ-Modulationseinrichtung (13) etwa zu einem Zeitpunkt verändert, wenn die betreffende Umschalteinrichtung (16) zwischen dem genannten eingangsseitigen ΔΣ-modulierten Signal und dem genannten erneut verarbeiteten ΔΣ-modulierten Signal umschaltet.
Digital-Signalverarbeitungsvorrichtung nach Anspruch 1, wobei die genannte Ordnungs-Steuereinrichtung (14) die effektiven Ordnungen für die genannte ΔΣ-Modulationseinrichtung (13) etwa zu einem Zeitpunkt verändert, wenn die betreffende Umschalteinrichtung (16) zwischen einem festliegenden Signal, welches sich zu keinem Ton in einem hörbaren Band ändert, und mittels ΔΣ-Modulation verarbeiteten Musikdaten umschaltet.
Digital-Signalverarbeitungsvorrichtung nach Anspruch 1, wobei die genannte ΔΣ-Modulationseinrichtung (13) eine Bruchteils-Beseitigungseinrichtung (15) zur Beseitigung eines in dem genannten Integrator verbleibenden Bruchteils umfasst.
Digital-Signalverarbeitungsverfahren, umfassend einen Multiplizierungsschritt zum Multiplizieren eines durch ΔΣ-Modulation erzeugten eingangsseitien ΔΣ-modulierten Signals mit einem spezifizierten Faktor, einen eine erneute Verarbeitung vornehmenden ΔΣ-Modulationsschritt zur erneuten Anwendung der ΔΣ-Modulation auf ein mittels des genannten Multiplizierschritts bereitgestelltes Ausgangssignal durch Heranziehen eines ΔΣ-Modulators, der eine Vielzahl von Integratoren aufweist, und einer Ordnungs-Steuereinrichtung (14) zum Verändern der effektiven Ordnungen, wobei der eine erneute Verarbeitung vornehmende ΔΣ -Modulationsschritt ein erneut verarbeitetes ΔΣ-moduliertes Signal abgibt, und einen Umschaltschritt zum Umschalten zwischen dem genannten eingangsseitigen ΔΣ-modulierten Signal und dem erneut verarbeiteten ΔΣ-modulierten Signal, dadurch gekennzeichnet, dass der eine erneute Verarbeitung vornehmende ΔΣ-Modulationsschritt die effektive Ordnung des ΔΣ-Modulators in Abhängigkeit von Signalumschaltsituationen bei dem genannten Umschaltschritt verändert.
Digital-Signalverarbeitungsverfahren nach Anspruch 5, wobei der eine erneute Verarbeitung vornehmende ΔΣ-Modulations-schritt die effektiven Ordnungen für den genannten ΔΣ-Modu-lator etwa zu einem Zeitpunkt verändert, wenn der genannte Umschaltschritt zwischen dem eingangsseitigen ΔΣ-modulierten Signal und dem erneut verarbeiteten ΔΣ-modulierten Signal umschaltet.
Digital-Signalverarbeitungsverfahren nach Anspruch 5, wobei der eine erneute Verarbeitung vornehmende ΔΣ-Modulationsschritt die effektiven Ordnungen für den genannten ΔΣ-Modulator etwa zu einem Zeitpunkt verändert, wenn der genannte Umschaltschritt zwischen einem festliegenden Signal, welches sich zu keinem Ton in einem hörbaren Band ändert, und mittels ΔΣ-Modulation verarbeiteten Musikdaten umschaltet.
Digital-Signalverarbeitungsverfahren nach Anspruch 5, wobei der eine erneute Verarbeitung vornehmende ΔΣ-Modulationsschritt nicht nur die effektiven Ordnungen für einen ΔΣ-Modulator verändert, sondern auch einen in dem genannten Integrator verbleibenden Bruchteil beseitigt.