-
Die
vorliegende Erfindung bezieht sich auf Vorrichtungen mit dünnen dielektrischen
Barrieren. Insbesondere bezieht sich die vorliegende Erfindung auf
Tunnelübergänge einschließlich aber
nicht beschränkt
auf Spin-abhängige
Tunnelübergänge („SDT"-Übergänge; SDT = spin dependent tunneling).
Die Erfindung bezieht sich ferner auf Informationsspeicherungsvorrichtungen
einschließlich
aber nicht beschränkt
auf magnetische Direktzugriffsspeichervorrichtungen („MRAM"-Vorrichtungen; MRAM
= Magnetic Random Access Memory).
-
Eine
typische MRAM-Vorrichtung umfasst ein Array aus Speicherzellen,
Wortleitungen, die sich entlang Zeilen der Speicherzellen erstrecken,
und Bitleitungen, die sich entlang Spalten der Speicherzellen erstrecken.
Jede Speicherzelle ist an einem Überkreuzungspunkt
einer Wortleitung und einer Bitleitung angeordnet. Eine solche Speichervorrichtung ist
z. B. offenbart in dem Dokument US-A-6 097 625.
-
Bei
einem Typ einer MRAM-Vorrichtung umfasst jede Speicherzelle einen
SDT-Übergang.
Die Magnetisierung eines SDT-Übergangs
geht von einer von zwei stabilen Ausrichtungen zu jeder gegebenen
Zeit aus. Diese zwei stabilen Ausrichtungen, parallel und antiparallel,
stellen logische Werte von „0" und „1" dar. Die Magnetisierungsausrichtung
beeinflusst ihrerseits den Widerstand des SDT-Übergangs. Der Widerstand des
SDT-Übergangs
ist ein erster Wert (R), wenn die Magnetisierungsausrichtung parallel
ist, und ein zweiter Wert (R + ΔR),
wenn die Magnetisierungsausrichtung antiparallel ist.
-
Die
Magnetisierungsausrichtung eines SDT-Übergangs und daher seines logischen
Zustands kann gelesen werden durch Er fassen seines Widerstandszustands.
Die Speicherzellen in dem Array sind miteinander jedoch durch viele
parallele Wege gekoppelt. Der Widerstand, der an einem Überkreuzungspunkt
ersichtlich ist, entspricht dem Widerstand der Speicherzelle an
dem Überkreuzungspunkt
parallel zu Widerständen
der Speicherzellen in den anderen Zeilen und Spalten. Diesbezüglich kann
das Array aus Speicherzellen als ein Überkreuzungspunkt-Widerstandsnetzwerk
charakterisiert sein.
-
Ein
SDT-Übergang
weist eine Isoliertunnelbarriere auf, die nur wenige Atome dick
ist. Das Steuern des Herstellungsprozesses zum Herstellen solcher
dünnen
Barrieren für
ein gesamtes Array aus Speicherzellen ist schwierig. Einige SDT-Übergänge weisen einen Nennwiderstand
auf, der bedeutend niedriger ist als der Entwurfswert. SDT-Übergänge, die
einen bedeutend niedrigen Nennwiderstand aufweisen, werden als „fehlerhafte" SDT-Übergänge bezeichnet.
-
Ein
SDT-Übergang
mit einem bedeutend niedrigen Nennwiderstand ist in einer MRAM-Vorrichtung
nicht verwendbar. Der fehlerhafte SDT-Übergang kann einen Bitfehler
verursachen. Bei einem resistiven Kreuzpunktarray, das keine Schalter
oder Dioden zum Isolieren von Speicherzellen voneinander verwendet,
werden die anderen SDT-Übergänge in derselben
Spalte und Zeile wie der fehlerhafte SDT-Übergang ebenfalls unbenutzbar
gemacht. Somit kann ein einzelner fehlerhafter SDT-Übergang
einen spaltenweiten Fehler und einen zeilenweiten Fehler verursachen.
-
Wenn
Daten zurück
aus der MRAM-Vorrichtung gelesen werden, kann die Fehlercodekorrektur verwendet
werden, um Daten aus einer vollständigen Spalte oder Zeile von
nicht verwendbaren SDT-Übergängen wiederzugewinnen.
Das Korrigieren von tausend oder mehr Bits in einer einzelnen Spalte
oder Zeile ist jedoch kostspielig, sowohl vom Standpunkt der Zeit
als auch einem rechentechnischen Standpunkt. Ferner weist eine MRAM-Vorrichtung
wahrscheinlich mehr als einen fehlerhaften SDT-Übergang auf.
-
Daher
besteht ein Bedarf zum Überwinden der
Probleme, die fehlerhaften SDT-Übergängen in resistiven
Zellenkreuzpunkt-Speicherarrays
zugeordnet sind.
-
Gemäß einem
Aspekt der vorliegenden Erfindung, wie in den beiliegenden Ansprüchen definiert
ist, kann ein fehlerhafter Tunnelübergang durch eine Ausübung von
Spannung auf den Tunnelübergang
repariert werden. Andere Aspekte und Vorteile der vorliegenden Erfindung
werden aus der nachfolgenden detaillierten Beschreibung in Verbindung
mit den beiliegenden Zeichnungen offensichtlich, die beispielhaft
die Prinzipien der Erfindung darstellen.
-
1 ist
eine Darstellung eines SDT-Übergangs;
-
2a, 2b, 2c und 2d sind Darstellungen
von beispielhaften Spannungsprofilen zum Ausüben einer Spannung auf den
SDT-Übergang;
-
3 ist
eine Darstellung einer MRAM-Vorrichtung gemäß der vorliegenden Erfindung;
-
4 ist
eine Darstellung eines ersten Verfahrens zum Reparieren von fehlerhaften
Tunnelübergängen; und
-
5 ist
eine Darstellung eines zweiten Verfahrens zum Reparieren von fehlerhaften
Tunnelübergängen.
-
Wie
in den Zeichnungen zu Zwecken der Darstellung gezeigt ist, ist die
vorliegende Erfindung in einem SDT-Übergang mit einer isolierenden
Tunnelbarriere verkörpert.
Wenn der Übergang
einen Nennwiderstand aufweist, der wesentlich geringer ist als sein
vorgesehener Entwurfswert, kann der Übergang durch eine Spannungsausübung „repariert" werden. Die Spannungsausübung kann
durch Anlegen von einem oder mehreren Spannungszyklen an den Übergang
durchgeführt
werden. Mehrere Zyklen können
angewendet werden, bis der Nenn widerstand des Übergangs sich stabilisiert
hat. Obwohl der Nennwiderstand des reparierten Übergangs immer noch geringer
sein kann als der vorgesehene Entwurfswert, ist er nicht bedeutend
niedriger als der vorgesehene Entwurfswert. Und sogar wenn der reparierte Übergang
nicht verwendbar ist, beeinträchtigt
er nicht andere Zellen in einer Spalte oder Zeile. Somit verursacht
der reparierte Übergang
keine spaltenweiten und zeilenweiten Fehler. Schlimmstenfalls verursacht
er ausschließlich
einen Bitfehler. Der Bitfehler ist durch Fehlercodekorrektur weniger
kostspielig zu korrigieren.
-
Es
wird Bezug auf 1 genommen, die einen SDT-Übergang 30 darstellt,
der einen Mehrschichtmaterialstapel umfasst. Der Stapel umfasst eine
erste und zweite Keimschicht 32 und 34. Die erste
Keimschicht 32 ermöglicht,
dass die zweite Schicht 34 mit einer Kristallstrukturausrichtung
aufwächst.
Die zweite Keimschicht 34 richtet eine Kristallstrukturausrichtung
für eine
nachfolgende antiferromagnetische („AF") Pinning-Schicht 36 ein. Die AF-Pinning-Schicht 36 stellt
ein großes
Austauschfeld bereit, das die Magnetisierung einer nachfolgenden
festgelegten („gepinnten") (unteren) ferromagnetischen
(„FM") Schicht 38 in
einer Richtung hält.
Auf der gepinnten FM-Schicht 38 ist eine isolierende Tunnelbarriere 40.
Optionale Schnittstellenschichten 42 und 44 können die
isolierende Tunnelbarriere 40 sandwichartig einnehmen.
Auf der isolierenden Tunnelbarriere 40 ist eine (obere)
Erfassungs-FM-Schicht 46 mit einer Magnetisierung, die frei
ist, um sich in Anwesenheit eines angelegten Magnetfeldes zu drehen.
Eine schützende
Abdeckschicht 48 ist auf der Erfassungs-FM-Schicht 46.
Ein schützendes
Dielektrikum (nicht gezeigt) umgibt den Stapel.
-
Die
erste Keimschicht 32 und die schützende Abdeckschicht 48 können aus
Titan (Ti) oder Tantal (Ta) hergestellt sein, und die zweite Keimschicht 34 kann
aus Nickel-Eisen (NiFe) hergestellt sein. Die AF-Pinning-Schicht 36 kann
aus Mangan-Eisen (MnFe), Nickel-Mangan (NiMn), Nickeloxid (NiO) oder
Iridium-Mangan (IrMn) hergestellt sein. Die FM-Schichten 38 und 46 können aus
NiFe oder Eisenoxid (Fe3O4),
oder Chromoxid (CrO2) oder Kobaltlegierungen
(z. B. CoFe) oder anderen ferromagnetischen oder ferrimagnetischen
Materialien hergestellt sein. Die Schnittstellenschichten 42 und 44 können aus
Eisen (Fe) hergestellt sein. Andere Materialien können für die Schnittstellenschichten 42 und 44 verwendet werden,
obwohl ein hoch spinpolarisiertes Material erwünscht ist. Die isolierende
Tunnelbarriere 40 kann aus einem Aluminiumoxid (Al2O3), Siliziumdioxid (SiO2), Tantaloxid (Ta2O5) oder Siliziumnitrid (SiN4) hergestellt
sein. Andere Dielektriken und bestimmte Halbleitermaterialien können für die isolierende
Tunnelbarriere 40 verwendet werden.
-
Der
SDT-Übergang 30 ist
zwischen einem ersten und zweiten ohmischen Kontakt 50 und 52 gebildet.
Die ohmischen Kontakte 50 und 52 können aus
einem leitfähigen
Material hergestellt sein, wie z. B. Kupfer, Aluminium oder Gold
oder Legierungen derselben.
-
Die
isolierende Tunnelbarriere 40 ermöglicht, dass eine quantenmechanische
Tunnelbildung zwischen den festgelegten und Erfassungs-Schichten 38 und 46 auftritt.
Dieses Tunnelbildungsphänomen ist
elektronenspinabhängig,
was den Widerstand des SDT-Übergangs 30 zu
einer Funktion der relativen Ausrichtungen der Magnetisierung der
festgelegten und der Erfassungs-Schicht 38 und 46 macht.
-
Der
Widerstand eines SDT-Übergangs 30 kann
ein erster (Nenn-)Wert (R) sein, wenn die Magnetisierungsausrichtung
der festgelegten und der Erfassungs-Schicht 38 und 46 parallel
ist. Der Widerstand der Speicherzelle 12 kann auf einen
zweiten Wert (R + ΔR)
erhöht
werden, wenn die Magnetisierungsausrichtung von parallel zu antiparallel
geändert
wird. Ein exemplarischer Nennwiderstand (R) kann ungefähr 1 Megaohm
betragen. Eine exemplarische Änderung
des Wider stands (ΔR)
kann ungefähr
30% bis 40% des Nennwiderstands (R) sein.
-
Defekte
in der isolierenden Tunnelbarriere 40 können den Nennwiderstand (R)
des Übergangs 30 reduzieren.
Zum Beispiel könnten
die Defekte eine Stiftlochleitung oder Resonanzleitung verursachen.
-
Als
Ergebnis dieser Defekte könnte
ein fehlerhafter Übergang 30 einen
Nennwiderstand aufweisen, der mehrere Größenordnungen niedriger ist
als der Nennwiderstand eines Übergangs 30,
der nicht fehlerhaft ist. Zum Beispiel kann der Nennwiderstand des
fehlerhaften Übergangs
nur 5 Kiloohm sein, und die Änderung
des Widerstands (ΔR)
könnte
nur 8% des Nennwiderstands (R) sein. Das Unterscheiden von einem
Widerstandswert von dem anderen wäre bei einer so niedrigen Widerstandsänderung
(ΔR) schwierig.
-
Der
fehlerhafte Übergang 30 kann
jedoch durch Spannungsausübung
repariert werden. Die Spannungsausübung kann durchgeführt werden, durch
Anlegen von einem oder mehreren Spannungszyklen über die ohmischen Kontakte 50 und 52.
Die Spannungszyklen erhöhen
den Nennwiderstand (R) des Übergangs 30.
Mehrere Spannungszyklen können
angelegt werden, bis der Nennwiderstand des Übergangs 30 sich auf
einem neuen Wert stabilisiert hat.
-
Der
reparierte Übergang 30 würde vielleicht nicht
auf den Nennwiderstand (R) eines nicht fehlerhaften Übergangs
wiederhergestellt, aber er kann auf einen neuen Nennwiderstand wiederhergestellt
werden, der innerhalb einer Größenordnung
des Nennwiderstands des nicht fehlerhaften Übergangs ist. Ferner wird die Änderung
des Widerstands (ΔR)
des reparierten Übergangs 30 erhöht. Zum
Beispiel kann der Nennwiderstand (R) des reparierten Übergangs 30 auf
100 Kiloohm erhöht
werden und die Widerstandsänderung
(ΔR) kann
auf 20% des neuen Nennwiderstands (R) erhöht werden.
-
Die
Spannungen können
bis zu einer Maximalspannung rampenmäßig erhöht werden über aufeinander folgende Zyklen.
Bei der Alternative kann die Maximalspannung über aufeinander folgende Zyklen
an den Übergang 30 angewendet
werden. Die Maximalspannung, die über die ohmischen Kontakte 50 und 52 angelegt
wird, ist größer als
eine Lesespannung, ist aber geringer als die Durchschlagspannung
des Übergangs 30.
-
Es
besteht keine Begrenzung für
die Anzahl von Zyklen oder den Signalverlauf der Zyklen. Mehrere
Spannungszyklen werden vorzugsweise angelegt, bis der Nennwiderstand
des Übergangs 30 sich stabilisiert
hat. Die Stabilität
kann durch Messen des Nennwiderstands des Übergangs 30 bestimmt
werden, nachdem jeder Zyklus angewendet wurde.
-
Für jeden
Zyklus kann die Spannung schnell hoch gebracht und schnell wieder
fallen gelassen werden, die Spannung kann hoch gebracht und gehalten
werden (ein neuer Zyklus würde
beginnen durch Hochbringen der Spannung auf einen höheren Pegel),
die Spannung kann gepulst werden (d. h. schnell hoch gebracht, gehalten
und schnell wieder verringert werden), etc. Es besteht keine Einschränkung über die
Dauer jedes Zyklus oder über
die Rate, mit der eine Spannung hoch gebracht oder verringert wird. 2a, 2b, 2c und 2d zeigen
unterschiedliche exemplarische Profile für die Spannungsausübung. Obwohl
die 2a bis 2c zeigen,
dass nur vier Spannungszyklen während
der Spannungsausübung
angewendet werden, können weniger
oder mehr als vier Zyklen während
der Spannungsausübung
angewendet werden.
-
2a zeigt
ein erstes exemplarisches Profil zur Spannungsausübung des Übergangs 30.
Eine erste Spannung (V1) wird an den Übergang 30 angelegt
und während
eines ersten Zyklus entfernt; eine zweite Spannung (V2) wird während eines
zweiten Zyklus angelegt und entfernt; eine dritte Spannung (V3)
wird während
eines dritten Zyklus angelegt und entfernt; und eine Maximalspannung
(V4) wird während
eines vierten Zyklus angelegt und entfernt.
-
Zum
Beispiel weist ein fehlerhafter Übergang eine
Durchschlagspannung von ungefähr
1,8 bis 2 V auf. Zum Reparieren des fehlerhaften Übergangs werden
die Spannungszyklen nach dem Profil aus 2a über die
ohmischen Kontakte 50 und 52 angelegt. Die erste
Spannung (V1) kann 0,25 V sein, die zweite Spannung (V2) kann 0,65
V sein, die dritte Spannung (V3) kann 1,05 V sein und die vierte
Spannung (V4) kann 1,5 V sein. Für
den reparierten Übergang
können
Widerstandszustände
erfasst werden, durch Anlegen einer Lesespannung von ungefähr 0,5 V über die
ohmischen Kontakte 50 und 52.
-
2b zeigt
ein zweites exemplarisches Profil. Die Spannung, die über den Übergang 30 angelegt
wird, wird schnell hoch gebracht und auf einer ersten Spannung (V1)
gehalten, schnell erhöht
und auf einer zweiten Spannung (V2) gehalten, schnell erhöht und auf
einer dritten Spannung (V3) gehalten, schnell erhöht und auf
der Maximalspannung (V4) gehalten, und dann verringert.
-
2c zeigt
ein drittes exemplarisches Profil. Anstatt des rampenmäßigen Erhöhens der
Spannung auf die Maximalspannung (V4) wird dieselbe Maximalspannung
(V4) über
mehrere Zyklen angelegt. Die Maximalspannung (V4) wird in Pulsen
angelegt.
-
2d zeigt
ein viertes exemplarisches Profil. Eine Maximalspannung (V4) wird
in einem einzelnen Zyklus angelegt.
-
Es
wird nun Bezug auf 3 genommen, die eine MRAM-Vorrichtung 110 darstellt,
die ein Array 112 aus Tunnelübergangs-Speicherzellen 114 umfasst.
Die Speicherzellen 114 sind in Zeilen und Spalten angeordnet,
wobei sich die Zeilen entlang einer x-Richtung und die Spalten entlang
einer y-Richtung erstrecken. Nur eine relativ geringe Anzahl von
Speicherzellen 114 ist gezeigt, um die Beschreibung der Vorrichtung 110 zu
vereinfachen. In der Praxis können
Arrays einer beliebigen Größe verwendet
werden.
-
Spuren,
die als Wortleitungen 116 funktionieren, erstrecken sich
entlang der x-Richtung in einer Ebene auf einer Seite des Speicherzellenarrays 112. Spuren,
die als Bitleitungen 118 funktionieren, erstrecken sich
entlang der y-Richtung in einer Ebene auf einer gegenüberliegenden
Seite des Speicherzellenarrays 112. Es kann eine Wortleitung 116 für jede Zeile
des Arrays 112 und eine Bitleitung 118 für jede Spalte
des Arrays 112 vorliegen. Jede Tunnelübergangs-Speicherzelle 114 ist zwischen
einer Wortleitung 116 und einer Bitleitung 118 gebildet.
Somit ist jede Tunnelübergangs-Speicherzelle 114 an
einem Kreuzungspunkt einer Wortleitung 116 und einer Bitleitung 118.
Die Wort- und Bit-Leitungen 116 und 118 liefern
ohmische Kontakte zu dem Tunnelübergang der
Speicherzelle 114 (anstelle der ohmischen Kontakte 50 und 52,
die in 1 gezeigt sind).
-
Die
Vorrichtung 110 umfasst ferner Lese- und Schreib-Schaltungen (dargestellt
durch erste und zweite Zeilenschaltungen 120 und 122 und
erste und zweite Spaltenschaltungen 124 und 126)
zum Anlegen von Lese- und Schreib-Potenzialen an ausgewählte Speicherzellen 114 während Lese- und Schreib-Operationen.
Um die Lese- und Schreib-Ströme
zu erzeugen, legen die erste und die zweite Zeilenschaltung 120 und 122 geeignete
Potenziale an die Wortleitungen 116 an, und die erste und
die zweite Spaltenschaltung 124 und 126 legen geeignete
Potenziale an die Bitleitungen 118 an.
-
Die
zweite Spaltenschaltung 126 umfasst ferner Erfassungsverstärker zum
Erfassen der Widerstandszustände
der ausgewählten
Speicherzellen 114. Die gespeicherten Logikwerte können dann
gelesen werden, durch Erfassen der Widerstandszustände.
-
Die
Vorrichtung 110 umfasst keine Transistoren oder Dioden
zum Blockieren von Nebenschlussströmen während Leseoperationen. Statt
dessen wird ein Operationspotenzial an eine ausgewählte Bitleitung
angelegt und ein gleiches Operati onspotenzial wird an einen Teilsatz
von nicht ausgewählten Leitungen
angelegt (z. B. die nicht ausgewählten
Bitleitungen). Dieses „Äquipotenzialverfahren" ermöglicht,
dass der Erfassungsstrom zuverlässig
ohne die Verwendung von Dioden oder Schaltungen zum Blockieren der
Nebenschlussströme
gelesen wird. Das „Äquipotenzial"-Verfahren ist in
der mitanhängigen europäischen Patentanmeldung
01 303 221.4 offenbart.
-
Entweder
die Leseschaltung oder die Schreibschaltung kann konfiguriert sein,
um die Spannungsausübungsspannungen
an fehlerhafte Speicherzellen 114 anzulegen. Entweder die
Leseschaltung oder die Schreibschaltung kann eine der Leitungen
mit Masse verbinden, die eine fehlerhafte Speicherzelle überkreuzt,
und das Spannungsausübungs-Spannungsprofil
an die andere Leitung anlegen, die die fehlerhafte Speicherzelle überkreuzt. Mehrere
fehlerhafte Zellen können
gleichzeitig repariert werden.
-
4 stellt
ein erstes Verfahren zum Reparieren von fehlerhaften Tunnelübergangs-Speicherzellen 114 in
der MRAM-Vorrichtung 110 dar.
Nach der Herstellung der Vorrichtung 110 werden die Speicherzellen 114 nach
niedrigen Nennwiderständen getestet
(Block 202). Speicherzellen mit „toten" Übergängen (d.
h. Übergängen mit
einem Nennwiderstand von weniger als ungefähr 25 Ohm) werden nicht repariert.
Nur Speicherzellen 114 mit fehlerhaften Übergängen werden
identifiziert (Block 204).
-
Auf
den Tunnelübergang
jeder identifizierten Speicherzelle wird Spannung ausgeübt, durch
Anlegen von Spannungszyklen an die Wort- und Bit-Leitungen 116 und 118,
die die identifizierte Zellen überkreuzen
(Block 206). Während
jedes Zyklus legen die Zeilen- und Spalten-Schaltungen 120–126 Zyklen von
Spannungsausübungsspannungen
an die Überkreuzungs-Wort- und -Bit-Leitungen 116 und 118 an.
-
Nach
jedem Zyklus kann der Widerstand des fehlerhaften Übergangs
geprüft
werden. Das Prüfen des
Widerstands liefert eine Anzeige wann der Nennwiderstand sich stabilisiert
hat.
-
Der
Erfassungsverstärker
könnte
in der Lage sein, Widerstandszustände von Speicherzellen zu unterscheiden,
die reparierte Tunnelübergänge aufweisen.
Auch wenn er dazu nicht in der Lage ist, werden die Speicherzellen
mit reparierten Tunnelübergängen keine
spaltenweiten oder zeilenweiten Fehler verursachen, nur Bitfehler.
Die Bitfehler sind weniger kostspielig zu korrigieren.
-
5 stellt
ein zweites Verfahren zum Reparieren von fehlerhaften Tunnelübergangs-Speicherzellen 114 in
der MRAM-Vorrichtung 110 dar.
Nach der Herstellung der Vorrichtung 110 wird auf alle Speicherzellen 114 in
dem Array 112 Spannung ausgeübt (Block 302). Spannungszyklen
können
gleichzeitig an die Speicherzellen 114 angelegt werden. Die
Spannungszyklen beschädigen
die Übergänge nicht.
Das Testen nach fehlerhaften Speicherzellen 114 kann durchgeführt werden,
nachdem die Spannungszyklen angelegt werden (Block 304).
-
Die
Verfahren aus 4 und 5 können auf
der Wafer-Ebene oder auf der Gehäuse-Ebene durchgeführt werden.
-
Andere
Konfigurationen können
in einem SDT-Übergang
verwendet werden. Zum Beispiel kann ein Hartmagnet oder ein synthetischer
Antiferromagnet anstelle einer AF-Pinning-Schicht verwendet werden. Die AF-Pinnung-Schicht
kann in der Nähe
der Oberseite des Stapels platziert sein anstelle der Unterseite
des Stapels, wodurch die obere FM-Schicht die festgelegte Schicht
ist und die untere FM-Schicht die Erfassungsschicht ist.
-
Die
Tunnelübergänge sind
nicht auf SDT-Übergänge beschränkt. Andere
Typen von Tunnelübergängen, magnetische
oder andere, mit dünnen
dielektrischen Barrieren, können verwendet
werden. Die vorliegende Erfindung ist nicht auf die spezifischen
Ausführungsbeispiele
beschränkt,
die oben beschrieben und dargestellt wurden. Statt dessen ist die
vorliegende Erfindung gemäß den nachfolgenden Ansprüchen erdacht.