DE60037248T2

DE60037248T2 - Laterale DMOS-Transistoranordnung

Info

Publication number: DE60037248T2
Application number: DE60037248T
Authority: DE
Inventors: Nicola Zatelli; Massimo Atti; Elisabetta Palumbo; Cosimo Torelli
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 2000-09-21
Filing date: 2000-09-21
Publication date: 2008-10-09
Anticipated expiration: 2020-09-22
Also published as: EP1191601B1; US6624471B2; DE60037248D1; EP1191601A1; US20020040995A1

Description

Die vorliegende Erfindung bezieht sich auf Halbleitervorrichtungen und betrifft im Spezielleren einen lateralen DMOS-Feldeffekttransistor, wie er im Oberbegriff des Anspruchs 1 angegeben ist.
Ein lateraler DMOS-Transistor (doppelt diffundierter Metalloxidhalbleitertransistor), bei dem der Drain-Bereich einen Bereich mit einer niedrigen Konzentration von Fremdstoffen aufweist, der als "Driftbereich" oder "Drain-Erweiterungsbereich" bekannt ist, ist z. B. aus der EP 267 768 bekannt. Die 1 und 2 zeigen in einer Draufsicht bzw. einer Schnittdarstellung einen Transistor dieses Typs, der Bestandteil einer integrierten Schaltung ist, die in einem Siliciumsubstrat gebildet ist, das bei dem Bezugszeichen 10 dargestellt ist. Ein p-leitender Bereich 11, der in dem Substrat 10 ausgebildet ist, bildet den Körperbereich des Transistors. Verschiedene aktive Bereiche sind an der vorderen Oberfläche des Substrats 10 definiert und sind durch Siliciumdioxid-(Feldoxid-)Auflagen 12 voneinander isoliert. Die Auflagen 12 können z. B. durch herkömmliche Techniken für die selektive Oxidation von Silicium gebildet werden. Ein n-leitender Bereich 13 mit einer geringen Konzentration von Fremdstoffen, der mit N– bezeichnet ist, erstreckt sich in dem Körperbereich 11 teilweise unterhalb einer Feldoxidauflage 12 und bildet den Driftbereich des Transistors. Ein n-leitender Bereich 14 mit einer hohen Konzentration, der mit N+ bezeichnet ist, erstreckt sich in dem Bereich 13, nimmt einen aktiven Beeich vollständig ein und bildet den hohe Konzentration aufweisenden Bereich des Drain-Bereichs. Ein Metallelement 15 in Kontakt mit dem Bereich 14 bildet die Drain-Elektrode D des Transistors. Ein weiterer n-leitender Bereich 16 mit hoher Konzentration erstreckt sich in dem Körperbereich 11 und grenzt mit dem Bereich 13 einen Kanal 17 ab. Ein Metallelement 18, das mit dem Bereich 16 in Kontakt steht, bildet die Source-Elektrode S des Transistors. Ein Streifen 19 aus elektrisch leitfähigem Material, wie z. B. dotiertem polykristallinen Silicium, erstreckt sich über dem Kanalbereich und über einem Teil des Driftbereichs 13, um die Gateelek trode des Transistors zu bilden. Dieser Streifen ist von der vorderen Oberfläche des Substrats 10 durch eine dünne Schicht 9 aus isolierendem Material getrennt, welches das Gatedielektrikum bildet. Ferner verläuft der Streifen 19 teilweise über der Auflage 12, die die beiden aktiven Bereiche trennt, in denen der Transistor gebildet ist, und oben auf dem Streifen 19 befindet sich ein Metallkontaktelement 20 des Gates G. Ein p-leitender Bereich 21 mit einer hohen Konzentration von Fremdstoffen erstreckt sich in dem Körperbereich 11, um einen Ohm'schen Kontakt zwischen diesem Bereich und einem Metallelement 22 zu gewährleisten, das die Körperelektrode B des Transistors bildet.
Wenn eine über einem vorbestimmten Schwellenwert liegende Spannung zwischen der Gateelektrode und der Körperelektrode angelegt wird, wird bekanntermaßen die Leitfähigkeit des Kanals, d. h. des Bereichs des Körperbereichs 11 unter der Gateelektrode, umgekehrt, sodass ein Strom zwischen der Source-Elektrode 18 und der Drain-Elektrode 15 fließen kann. Unter diesen Bedingungen wirkt der Driftbereich 13 als Widerstand, der zwischen der Drain-Elektrode 15 und dem Kanalbereich 17 verteilt ist, sodass das Potenzial des Drain-Bereichs in der Nähe des Kanals niedriger ist als das Potenzial der Drain-Elektrode.
Dieser Transistor kann durch das gleiche Verfahren gebildet werden, wie es auch für herkömmliche MOS- und CMOS-Transistoren von logischen Schaltungen mit niedriger Spannung (2–3 V) verwendet wird, doch aufgrund der vorstehend beschriebenen Eigenschaft kann er bei höheren Versorgungsspannungen (7–8 V) verwendet werden. Einige Schaltungen, denen hohe Spannungen zugeführt werden müssen, wie z. B. Steuerschaltungen für nicht-flüchtige Speicher, können somit unter Verwendung von Transistoren dieses Typs mit einer geringeren Anzahl von Komponenten und damit wiederum auf kleineren Flächen der integrierten Schaltung hergestellt werden.
Jedoch ist es nicht möglich, die vorteilhaften Eigenschaften des vorstehend beschriebenen Transistors in optimaler Weise zu nutzen, da der Spannungsabfall in dem Driftbereich bei leitendem Transistor im Stadium der Konstruktion der integrierten Schaltung nicht exakt ausgewertet werden kann, da die Produktionsparameter schwanken. Zum Vermeiden des Risikos, dass das zwischen der Gateelektrode 19 und dem Driftbereich 13 in der Nähe des Kanals 17 gebildete elektrische Feld Werte annimmt, die für die Integrität des Gatedielektrikums 9 gefährlich sind, muss die Vorrichtung somit mit recht hohen Sicherheitsspielräumen ausgebildet werden.
Die Aufgabe der vorliegenden Erfindung besteht in der Schaffung eines lateralen DMOS-Transistors, der die vorstehend geschilderten Einschränkungen nicht aufweist.
Gelöst wird diese Aufgabe durch die Schaffung des Transistors, wie er allgemein im Anspruch 1 definiert und gekennzeichnet ist.
Die Erfindung und die daraus resultierenden Vorteile werden im Folgenden unter Bezugnahme auf eine Ausführungsform ausführlich erläutert, die anhand eines nicht einschränkenden Beispiels unter Bezugnahme auf die beigefügten Zeichnungen beschrieben wird; darin zeigen:
1 eine Draufsicht auf einen bekannten lateralen DMOS-Transistor;
2 eine Schnittdarstellung entlang der Linie II-II der 1;
3 eine Draufsicht auf einen lateralen DMOS-Transistor gemäß der Erfindung;
4 eine Schnittdarstellung entlang der Linie IV-IV der 3; und
5 eine schematische Darstellung eines Bereichs einer integrierten Schaltung, bei der der erfindungsgemäße Transistor verwendet wird.
3, in der mit 1 identische Elemente oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet sind, zeigt einen lateralen DMOS-Transistor gemäß der Erfindung. Es ist darauf hinzuweisen, dass die Schnittdarstellung der 2 auch für den erfindungsgemäßen Transistor gilt. Letzterer unterscheidet sich von dem in den 1 und 2 dargestellten bekannten Transistor darin, dass er eine zusätzliche Kontaktelektrode aufweist, die auf dem Drift bereich 13 an einer Stelle näher bei dem Kanalbereich 17 als bei dem eine hohe Konzentration aufweisenden Bereich 14 des Drain-Bereichs angeordnet ist. Die zusätzliche Elektrode, die bei dem Bezugszeichen 25 dargestellt ist, steht mittels eines hohe Konzentration aufweisenden n-leitenden Bereichs, der in 4 bei dem Bezugszeichen 26 dargestellt ist, mit dem Driftbereich in Kontakt. Die zusätzliche Elektrode 25 ist neben dem Kanal an einer Stelle angeordnet, an der sie den Leitungszustand des Transistors nicht beeinträchtigt und die effektive Breite des Transistors nicht verändert.
Die zusätzliche Elektrode gestattet eine direkte Messung des Potenzials des Drain-Bereichs an einer sehr nahe bei dem Kanal befindlichen Stelle. Durch Ausführen einer derartigen Messung kann der Konstruktionsingenieur Information erhalten, die für die Auslegung der charakteristischen Eigenschaften des Transistors sowie zum Auswählen der Abmessungen von diesem von Nutzen ist, sodass sich auf diese Weise die elektrische Leistungsfähigkeit und die Zuverlässigkeit sowohl des Transistors an sich als auch der gesamten integrierten Schaltung optimieren lassen, die den Transistor enthält.
Die Information kann in einem Register für die Verwendung bei der Konstruktion der integrierten Schaltung gespeichert werden oder sie kann direkt genutzt werden, indem eine Schutzschaltung aktiviert wird, um das Anlegen von übermäßigen Spannungen an gewisse Komponenten der integrierten Schaltung zu verhindern.
5 veranschaulicht in schematischer Weise eine vorteilhafte Verwendung des erfindungsgemäßen Transistors, genauer gesagt eines Reihen-Decoders eines EPROM-Speichers. Eine allgemeine EPROM-Zelle, wie sie bei dem Bezugszeichen 30 dargestellt ist, einer nicht weiter dargestellten Matrix von Zellen ist mit ihrem Gateanschluss mit dem Ausgang einer Treiberschaltung 31 für hohe Spannung verbunden. Die Amplitude der durch die Treiberschaltung 31 zugeführten Spannung wird durch einen Rampenspannungsgenerator 32 bestimmt. Eine Schaltvorrichtung 33, die durch eine Steuerlogikschaltung des Speichers (nicht gezeigt) gesteuert wird, kann dem Rampenspannungsgenerator 32 eine hohe Versorgungsspannung VH oder eine niedrige Versorgungsspannung VL zuführen. Die hohe Versorgungsspannung VH wird durch eine Spannungsver sorgung 34, beispielsweise eine Ladungspumpe, mittels eines Spannungsregulierers 35 zugeführt. Die Schaltungen des Reihen-Decoders nutzen vorteilhafterweise laterale DMOS-Transistoren, um den recht hohen Spannungen (7–8 V) Stand zu halten, die zum Polarisieren der Reihe der Matrix erforderlich sind. Im Spezielleren weisen die Schaltungen 31, 32 und 33 Transistoren des in den 1 und 2 dargestellten Typs auf, und der Spannungsregulierer 35 weist mindestens einen erfindungsgemäßen Transistor TR auf, wie z. B. den in den 3 und 4 gezeigten, dem die von der Versorgung 34 bereitgestellte Spannung zugeführt wird.
Gemäß dem Stand der Technik sind die Schaltungen 31 bis 33 derart ausgebildet, dass sie die Tatsache berücksichtigen, dass das Potenzial des Driftbereichs 13 in der Nähe des Kanals 17 nicht exakt bekannt sein kann, wie dies vorstehend unter Bezugnahme auf die 1 und 2 erläutert worden ist, sodass die Spannung zwischen den Source- und den Drain-Bereichen der lateralen DMOS-Transistoren in klugerweise niedrig gehalten werden muss. Ferner ist es gemäß dem Stand der Technik notwendig, geeignete Maßnahmen zum Schützen der Schaltungen vor möglichen Versorgungsüberspannungen zu ergreifen, wobei dies Begrenzer und weitere zusätzliche Schaltungen erforderlich macht.
Diese Einschränkungen des Standes der Technik werden unter Verwendung des erfindungsgemäßen Transistors, wie dies im Folgenden erläutert wird, vollständig eliminiert.
Der Transistor TR ist mit seinem bei dem Bezugszeichen D2 dargestellten zusätzlichen Drain-Anschluss mit einem ersten Eingangsanschluss eines Komparators 36 verbunden. Ein zweiter Eingangsanschluss des Komparators ist mit einer Spannungsversorgung 37 verbunden, die eine konstante Spannung Vlim erzeugt, die im Konstruktionsstadium auf einen Sicherheitswert unterhalb der Durchbruchspannung des Gatedielektrikums gesetzt werden kann. Der Ausgang des Komparators ist mit dem Spannungsregulierer 35 verbunden. Wenn die Spannung an dem zusätzlichen Anschluss D2 gleich oder größer ist als die Spannung Vlim, beispielsweise aufgrund eines Übergangsimpulses in der Versorgung 34, erscheint ein Signal an dem Ausgang des Komparators 36 und aktiviert eine in dem Regulierer 35 enthaltene geeignete Einrichtung zum Schüt zen des Transistors TR, bei der es sich z. B. um eine Begrenzungseinrichtung (nicht gezeigt) handelt. Bei dem dargestellten Ausführungsbeispiel ist der Ausgang des Komparators ferner mit dem Schaltkreis 33 verbunden, sodass im Fall von Überspannungen in der Versorgung 34 der Schalter aktiviert wird und die hohe Spannungsversorgung VH der Schaltungen 31, 32 und 33 unterbrochen wird. Alternativ hierzu kann das Ausgangssignal des Komparators 36 auch zum Aktivieren von speziellen Schutzeinrichtungen der lateralen DMOS-Transistoren verwendet werden.
Wie zu erkennen ist, ermöglicht die Verwendung des erfindungsgemäßen Transistors eine maximale Nutzung der vorteilhaften Eigenschaften von lateralen DMOS-Transistoren, und zwar aufgrund der Tatsache, dass der zusätzliche Anschluss des Transistors TR eine exakte Kenntnis nicht nur der maximalen Spannung, der der Transistor TR Stand halten kann, sondern auch der maximalen Spannung zulässt, der laterale DMOS-Transistoren ohne zusätzliche Anschlüsse Stand halten können. In der Tat werden diese in der gleichen integrierten Schaltung durch exakt das gleiche Verfahren hergestellt, sodass sie mit dem Transistor TR hinsichtlich der maximalen Spannung, der sie Stand halten können, identisch sind. In Anbetracht der Tatsache, dass die Schutzfunktion gegen Überspannungen in der Versorgung aufwärts von bzw. vor den Schaltungen 31 bis 33 stattfindet, sind keine speziellen Schaltungsvorrichtungen zum Schützen der einzelnen Schaltungen notwendig. Ferner ist es mit dem erfindungsgemäßen Transistor auch möglich, Schaltungen herzustellen, die einfacher und somit kleiner als bekannte Schaltungen sind.

Claims

Lateraler DMOS-Transistor mit einem Substrat aus Halbleitermaterial (10), das eine vordere Oberfläche aufweist, mit einem Körperbereich (11), der einen ersten Leitfähigkeits-Typ (p) hat und sich in dem Substrat von der vorderen Oberfläche weg erstreckt, mit einem Source-Bereich (16) und einem Drain-Bereich (13, 14), die einen zweiten Leitfähigkeits-Typ (n) aufweisen und sich in dem Körperbereich (11) von der vorderen Oberfläche weg erstrecken und zwischen sich einen Kanalbereich (17) abgrenzen, mit einer Gateelektrode (19), die sich über den Kanalbereich (17) erstreckt und von der vorderen Oberfläche durch eine Schicht aus dielektrischem Material (9) isoliert ist, und mit einer Körperelektrode (B), einer Source-Elektrode (S) und einer Drain-Elektrode (D), die mit dem Körperbereich (11), dem Source-Bereich (16) bzw. dem Drain-Bereich (13, 14) in Kontakt stehen, wobei der Drain-Bereich (13, 14) einen Bereich (14) mit hoher Konzentration aufweist, mit dem die Drain-Elektrode (D) in Kontakt steht, sowie einen Bereich (13) mit niedriger Konzentration aufweist, der durch den Kanalbereich (17) abgegrenzt ist, dadurch gekennzeichnet, dass der Transistor eine zusätzliche Elektrode (25) in Kontakt mit dem eine niedrige Konzentration aufweisenden Bereich (13) des Drain-Bereichs (13, 14) an einer Stelle aufweist, die sich näher bei dem Kanalbereich (17) als bei dem eine hohe Konzentration aufweisenden Bereich (14) des Drain-Bereichs befindet.
Transistor nach Anspruch 1, wobei die zusätzliche Elektrode (25) neben dem Kanalbereich (17) angeordnet ist.
Integrierte Schaltung mit mindestens einem Transistor nach Anspruch 1 oder Anspruch 2, weiterhin mit einem Spannungskomparator (36), einer Quelle (37) mit begrenzter Spannung (Vlim) sowie mit einer Einrichtung zum Schützen des Transistors vor Überspannungen, wobei der Komparator einen ersten Eingangsanschluss, der mit der zusätzlichen Elektrode (D2) des Transistors verbunden ist, einen zweiten Eingangsanschluss, der mit der Quelle (37) mit begrenzter Spannung (Vlim) verbunden ist, sowie einen Ausgangsanschluss, der mit der Einrichtung zum Schützen des Transistors (TR) verbunden ist, aufweist und ein Ausgangssignal erzeugen kann, wenn die Spannung an seinem ersten Eingangsanschluss höher ist als die Spannung an seinem zweiten Eingangsanschluss.
Integrierte Schaltung nach Anspruch 3, wobei die Schutzeinrichtung eine Spannungsbegrenzungseinrichtung aufweist.
Integrierte Schaltung nach Anspruch 3 oder Anspruch 4, mit mindestens einem Transistor gemäß dem Oberbegriff des Anspruchs 1 und ferner mit einer Einrichtung zum Schützen dieses letzteren Transistors vor Überspannungen, wobei der Ausgangsanschluss des Komparators (36) auch mit der weiteren Schutzeinrichtung verbunden ist.
Integrierte Schaltung nach Anspruch 5, mit einem Reihen-Decoder eines EEPROM-Speichers, der mindestens einen Spannungsregulierer (35) aufweist, mit einem Transistor nach Anspruch 1 oder Anspruch 2 und mit mindestens einer Schaltung (31, 32, 33) mit mindestens einem Transistor gemäß dem Oberbegriff des Anspruchs 1.
Integrierte Schaltung nach Anspruch 6, wobei die weitere Schutzeinrichtung mindestens eine Schaltvorrichtung (33) aufweist.