DE60034751T2 - Schalttopologie mit kreuzzwischenebene - Google Patents

Schalttopologie mit kreuzzwischenebene Download PDF

Info

Publication number
DE60034751T2
DE60034751T2 DE60034751T DE60034751T DE60034751T2 DE 60034751 T2 DE60034751 T2 DE 60034751T2 DE 60034751 T DE60034751 T DE 60034751T DE 60034751 T DE60034751 T DE 60034751T DE 60034751 T2 DE60034751 T2 DE 60034751T2
Authority
DE
Germany
Prior art keywords
modules
input
median plane
electronic system
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60034751T
Other languages
English (en)
Other versions
DE60034751D1 (de
Inventor
William Paul Collingswood ROGERS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brocade Communications Systems LLC
Original Assignee
Brocade Communications Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brocade Communications Systems LLC filed Critical Brocade Communications Systems LLC
Publication of DE60034751D1 publication Critical patent/DE60034751D1/de
Application granted granted Critical
Publication of DE60034751T2 publication Critical patent/DE60034751T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/14Mounting supporting structure in casing or on frame or rack
    • H05K7/1438Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
    • H05K7/1439Back panel mother boards
    • H05K7/1445Back panel mother boards with double-sided connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Electronic Switches (AREA)
  • Combinations Of Printed Boards (AREA)
  • Mechanical Coupling Of Light Guides (AREA)

Description

  • ERFINDUNGSGEBIET
  • Die vorliegende Erfindung betrifft ein Elektroniksystem, das folgendes umfaßt: einen Satz von ersten Modulen, einen Satz von zweiten Modulen; eine Mittelebene mit erster und zweiter Seite und Anschlußsteckern, die sich durch die Mittelebene von der ersten Seite hindurch zur zweiten Seite erstrecken, wobei die Enden der Anschlußstecker auf der ersten Seite in die ersten Module eingreifen und die Enden der Anschlußstecker auf der zweiten Seite in die zweiten Module eingreifen und ein Verfahren zum Verbinden von Leiterplatten in einem Gehäuse.
  • Im allgemeinen betrifft die vorliegende Erfindung Zwischenverbindungstopologien zwischen Leiterplatten in einem Gehäuse und insbesondere Zwischenverbindungstopologien für große Arrays von Schaltmodulen, die eine hohe Schaltgeschwindigkeit haben.
  • ALLGEMEINER STAND DER TECHNIK
  • Aus dem Dokument US-A-4,703,394 ist ein System bekannt, um orthogonal angeordnete Leiterplatten in ersten und zweiten Stapeln miteinander zu verbinden, umfassend erste Kontaktglieder, die an zugewandten Rändern der Platinen der beiden Stapel angeordnet sind und zum miteinander Verbinden der Platinen verwendet werden. Eine Mittelebene ist senkrecht zu und zwischen den beiden Stapeln von Platinen angeordnet. Zweite Kontaktglieder sind an den gleichen zugewandten Rändern der Platinen wie die ersten Kontaktglieder angeordnet. Ein Matrixschaltnetz umfaßt drei in Reihe geschaltete Stufen von Schaltkreisplatinen, die ein System zur Zwischenschaltung orthogonal angeordneter Leiter platten in den ersten und zweiten Stapeln implementieren. Der erste Stapel auf der Platine ist horizontal, der zweite Stapel auf der Platine ist vertikal, und der dritte Stapel ist horizontal. Aus dem Dokument gehen keine abgeglichenen Differentialtreiber und Empfänger hervor, die eine ausbalancierte Differentialzeichengebung auf einer der horizontalen Platinen oder vertikalen Platinen gestatten und die auch zusammen mit Eingangs- oder Ausgangsmatrixschaltarrays auf der anderen der ersten oder zweiten Platine angeordnet sind.
  • Drei-Stufen-Schalter sind in der Technik bekannt. Wie der Name impliziert, weisen Drei-Stufen-Schalter in der Regel drei Stufen auf, nämlich eine Eingangsstufe, eine Mittelstufe und eine Ausgangsstufe.
  • Die Zwischenverbindungstopologie für Arrays dieser Art enthält einen Signalweg von jedem einer Anzahl von Eingangssubschaltern, zu jedem einer Anzahl von Mittelsubschaltern, die wiederum einen Pfad aufweisen, der sie mit einer Anzahl von Ausgangssubschaltern verbindet. Ein Beispiel dafür ist der Matrixschalter 2700 der Firma INRANGE Technologies Corp. Der 2700-Schalter enthält 128 Eingangssubschalter und 32 Eingangsanschlüsse pro Subschalter. Der 2700-Schalter liefert einen Signalweg von jedem dieser Eingangssubschalter zu 64 Mittelsubschaltern. Ein Ausgang von jedem dieser Mittelsubschalter kann mit jedem von 128 Ausgangssubschaltern verbunden sein. Jeder Ausgangssubschalter enthält 32 Ausgänge.
  • Unter Bezugnahme auf 1 ist ein herkömmlicher Drei-Stufen-Matrixschalter gezeigt, allgemein als 10 bezeichnet. Die Eingangsstufe enthält 128 Eingangssubschalter, als 12a-12n bezeichnet. Jeder Eingangssubschalter enthält eine 32×64-Eingabematrix mit 32 Eingangsempfängern und 64 Eintaktausgangstreibern. Wenngleich nicht gezeigt, kann jeder Eingangsempfänger mit jedem der 64 Ausgangstreiber verbunden sein.
  • Als ein Beispiel von mit Ausgangstreibern verbundenen Eingangsempfängern ist in 8 ein 8×16-Submatrixschalter 100 gezeigt. Wie gezeigt enthält der Schalter 100 8 Eingangsempfänger 102 (an den horizontalen Leitungen) und 16 Ausgangstreiber 104 (an den vertikalen Leitungen). An der Schnittstelle jeder horizontalen und vertikalen Leitung ist ein Kreuzungspunktschalter durch eine diagonale Linie gezeigt. Wenn der Schalter an einer beliebigen Schnittstelle (Kreuzungspunkt) ausgeschaltet ist, ist dieser Eingang nicht mit diesem Ausgang verbunden. Wenn der Schalter eingeschaltet ist, ist dieser Eingang mit diesem Ausgang verbunden. Bei dem in 8 gezeigten Beispiel ist In-5 mit Out-9 dadurch verbunden, daß der Kreuzungspunktschalter 106 eingeschaltet ist. Auf diese Weise ist es möglich, jeden beliebigen Eingang mit einem beliebigen Ausgang oder jeden beliebigen Eingang mit mehreren Ausgängen zu verbinden.
  • Weiterhin, unter Bezugnahme auf 1, enthält die Mittelstufe 64 Mittelsubschalter, die mit 14a-14m bezeichnet sind. Jeder Mittelsubschalter enthält eine 128×128-Mittelsubmatrix mit 128 Eingangsempfängern und 128 Ausgangstreibern. Wenngleich nicht gezeigt, kann jeder Eingangsempfänger der Mittelsubmatrix 14a mit jedem der 128 Ausgangstreiber verbunden sein.
  • Immer noch unter Bezugnahme auf 1, enthält die Ausgangsstufe 128 Ausgangssubschalter 16a-16n. Jeder Ausgangssubschalter enthält eine 64×32-Ausgangssubmatrix mit 64 Eingangsempfängern und 32 Ausgangstreibern. Analog zu den anderen Stufen kann jeder Eingangsempfänger der Ausgangssubmatrix 16a mit jedem der 32 Ausgangstreiber verbunden sein.
  • Somit enthält der Matrixschalter 10 4096 (32 × 128 = 4096) Leitungsempfänger, die jeweils mit 4096 externen Eingangsanschlüssen 18, verbunden sind. Der Matrixschalter 10 enthält auch 4096 Leitungstreiber in der Ausgangsstufe, die jeweils mit 4096 externen Ausgangsanschlüssen 20 verbunden sind. Verbindungen zwischen den Ausgangstreibern der ersten Stufe 12a-12n und den Eingangsempfängern der Mittelstufe 14a-14m erfolgen über eine Vielzahl von Leitungen 22, die sich in Rückverdrahtungsplatinen des Gehäuses befinden (nicht gezeigt). Analog werden Verbindungen zwischen den Ausgangstreibern der Mittelstufe und den Eingangsempfängern der dritten Stufe 16a-16n über eine Vielzahl von Leitungen 24 hergestellt, die sich ebenfalls in den Rückverdrahtungsplatinen des Gehäuses befinden (nicht gezeigt).
  • Der Matrixschalter 10 besteht physisch aus mehreren Modulen oder Leiterplatten. Jedes Modul oder jede Leiterplatte enthält ein Eingangskreuzungspunktarray aus einer 32×64-Eingangssubmatrix 12a und ein Ausgangskreuzungspunktarray aus einer 64×32-Ausgangssubmatrix 16a. Diese Module werden im folgenden als Eingangs-/Ausgangsmodule bezeichnet. Eine weitere Art von Modul oder Leiterplatte ist im Matrixschalter 10 enthalten, im weiteren als Mittelmatrixmodule bezeichnet. Jedes Mittelmatrixmodul enthält eine 128×128-Mittelsubmatrix 14a. Somit enthält der in 1 gezeigte Matrixschalter 10 4096 Eingangsanschlüsse und 4096 Ausgangsanschlüsse, 128 Eingangs-/Ausgangsmodule und 64 Mittelmatrixmodule.
  • Die Module des Matrixschalters 10 sind physisch in acht Gehäusen angeordnet. Ein derartiges Gehäuse 30 ist in 2 gezeigt. Wie dargestellt, stecken 24 Leiterplatinen in dem Gehäuse 30. Diese Platinen enthalten 16 Eingangs-/Ausgangsmodule (als I/OM1-I/OM16 bezeichnet) und 8 Mittelmatrixmodule (als MMM1-MMM8 bezeichnet). Die Module werden von der Vorderseite aus in das Gehäuse gesteckt und sind horizontal ausgerichtet, wie gezeigt.
  • Eine 16schichtige Rückverdrahtungsplatine 32 ist erforderlich, um die Module in dem Gehäuse miteinander zu verbinden und die Module mit Anschlußsteckern 34 an dem Gehäuse zu verbinden. Die Anschlußstecker 34 liefern Verbindungen zu anderen Gehäusen im Matrixschalter 10. Beispielsweise ermöglichen die Anschlußstecker 34 das Senden von 3584 Eintaktsignalen zu anderen Gehäusen im Matrixschalter 10.
  • Wenngleich Matrixschalter der in 1 und 2 gezeigten Art adäquat gewesen sind, hat die ständig zunehmende Geschwindigkeit von Kommunikation in Netzen dazu geführt, daß die Geschwindigkeitskapazitäten von vielen existierenden Matrixschaltern überstiegen werden. Ein Hindernis, schnellere Schalter herzustellen, ist die Notwendigkeit einer ausbalancierten Zeichengebung zwischen Modulen. Wegen der Notwendigkeit angepaßte Impedanzen und minimale Signallängendifferentiale innerhalb von Signalpaaren aufrechtzuerhalten, besteht das Bedürfnis, die Anzahl von Signalen zu verdoppeln, die die Module miteinander verbinden. Das Verdoppeln der Anzahl von Signalen auf jeder Rückverdrahtungsplatine kann es erforderlich machen, die Anzahl der Rückwandverdrahtungsplatinenschichten von 16 auf 32 zu erhöhen. Die Anzahl von Signalen, die ein Chassis verbinden, muß möglicherweise ebenfalls verdoppelt werden. Außerdem senkt im allgemeinen die Signalstrecke die Gesamtgeschwindigkeit des Schalters. Folglich besteht weiterhin eine Notwendigkeit, einen Matrixschalter zu entwickeln, der für Hochgeschwindigkeitsanwendungen eingesetzt wird, die ausbalancierte Differentialsignalpaare erfordern. Es besteht außerdem ein Bedarf, einen Hochgeschwindigkeitsmatrixschalter zu entwickeln, ohne die Anzahl der Rückverdrahtungsplatinenschichten in dem Gehäuse zu erhöhen.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Um diese und weitere Anforderungen zu erfüllen, und angesichts ihrer Ziele, stellt die vorliegende Erfindung ein Elektroniksystem bereit, das einen Satz von ersten Modulen und einen Satz von zweiten Modulen und eine Mittelebene umfaßt. Anschlußstecker, die sich durch die Mittelebene erstrecken, sind mit den ersten Modulen auf einer Seite der Mittelebene und mit den zweiten Modulen auf der anderen Seite im Eingriff. Ausbalancierte Differentialtreiber und Empfänger mit Eingangs- und Ausgangsfunktionen, die eine ausbalancierte Differentialzeichengebung aufweisen, sind auf einem der ersten oder zweiten Module plaziert. Ausbalancierte Differentialtreiber und Empfänger, die eine ausbalancierte Differentialzeichengebung zulassen, sind zusammen mit Eingangs- und Ausgangsmatrixschaltarrays auf dem anderen der ersten oder zweiten Module angeordnet, und alle Signalbahnen mit kontrollierter Impedanz befinden sich auf den ersten und zweiten Modulen.
  • Bei einer Ausführungsform der Erfindung sind die Module und die Mittelebene in einem Gehäuse enthalten. Die Mittelebene ist orthogonal zu den Sätzen von ersten und zweiten Modulen orientiert. Anschlusssteckerstifte erstrecken sich von einer ersten Seite der Mittelebene hindurch zu der zweiten Seite der Mittelebene. Jedes der ersten Module weist einen ersten Anschlußstecker zum Koppeln mit den sich von der ersten Seite erstreckenden Anschlußsteckerstiften auf, und jedes der zweiten Module weist einen zweiten Anschlußstecker zum Koppeln mit den sich von der zweiten Seite aus erstreckenden Anschlusssteckerstiften auf. Jedes der ersten Module enthält eine erste und dritte Stufe von Schaltarrays, und jedes der zweiten Module enthält eine zweite Stufe von Schaltarrays, wobei die erste, zweite und dritte Stufe von Schaltarrays sequentiell in Reihe geschaltet sind. Ein Signal wird von der ersten Stufe in die zweite Stufe über mindestens einen Stift der Anschlusssteckerstifte auf der Mittelebene geleitet und dann sequentiell von der zweiten Stufe zu der dritten Stufe über mindestens einen anderen Stift der Anschlusssteckerstifte auf der Mittelebene geleitet. Der erste und zweite Anschlußstecker weist Buchsen zum jeweiligen Koppeln mit den sich von der ersten und zweiten Seite der Mittelebene aus erstreckenden Anschlusssteckerstiften auf. Die Mittelebene zwischenschaltet Strom- und Massesignale. Von der Erfindung wird auch ein Verfahren bereitgestellt zum Verbinden von Leiterplatten in einem Gehäuse, umfassend:
    • (a) Bereitstellen einer Mittelebene mit erster und zweiter Seite für das Gehäuse,
    • (b) Anbringen von Anschlußsteckern in der Mittelebene,
    • (c) Bereitstellen eines Satzes von ersten Leiterplatten und eines Satzes von zweiten Leiterplatten für das Gehäuse;
    • (d) Anbringen erster und zweiter Buchsen an jeder der ersten bzw. zweiten Leiterplatten,
    • (e) Ineinandergreifen der ersten Buchse und eines Satzes der Anschlußstecker von der ersten Seite der Mittelebene und
    • (f) Ineinandergreifen der zweiten Buchse und eines Satzes der Anschlußstecker von der zweiten Seite der Mittelebene und wobei Eingangs- und Ausgangsfunktionen, die ausbalancierte Differentialtreiber und Empfänger umfassen, die eine ausbalancierte Differentialzeichengebung gestatten, in einem des ersten oder zweiten Satzes von Leiterplatten vorliegen und wobei Schaltfunktionen, die ausbalancierte Differentialtreiber und Empfänger umfassen, die eine ausbalancierte Differentialzeichengebung gestatten, in dem anderen des ersten oder zweiten Satzes von Leiterplatten vorliegen und sich alle Signalbahnen mit kontrollierter Impedanz auf dem ersten und zweiten Satz von Leiterplatten befinden.
  • Es versteht sich, daß sowohl die vorausgegangene allgemeine Beschreibung als auch die folgende ausführliche Beschreibung beispielhaft für die Erfindung, aber nicht einschränkend sind.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Erfindung läßt sich am besten anhand der folgenden ausführlichen Beschreibung in Verbindung mit der zugehörigen Zeichnung erläutern. Die Zeichnung umfasst die folgenden Figuren:
  • 1 ist ein schematisches Blockdiagramm, das einen herkömmlichen Matrixschalter mit drei Stufen von Modulen enthält;
  • 2 ist eine perspektivische Ansicht einer den Matrixschalter von 1 enthaltenden herkömmlichen Gehäusetopologie;
  • 3 ist eine perspektivische Ansicht einer Kreuz-Mittelebenen-Schaltertopologie gemäß der Erfindung, die einen Matrixschalter mit drei Stufen von Modulen enthält;
  • 4 ist eine auseinandergezogene perspektivische Ansicht eines Abschnitts der Kreuz-Mittelebenen-Schaltertopologie von 3 gemäß einer Ausführungsform der Erfindung, die ein horizontal orientiertes Modul zeigt, das mit einem vertikal orientierten Modul über eine Mittelebene gekoppelt ist, die orthogonal zu den Modulen ausgerichtet ist;
  • 5 veranschaulicht Signalpfade, die die Kreuz-Mittelebenen-Schaltertopologie von 3 durchqueren;
  • 6 ist ein schematisches Blockdiagramm eines dreistufigen Elektroniksystems, das die Kreuz-Mittelebenen-Topologie der vorliegenden Erfindung enthält;
  • 7 ist eine Querschnittsansicht der Mittelebene entlang der Linien 7-7 von 4 und
  • 8 ist eine Darstellung eines herkömmlichen 8×16-Submatrixschalters.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • 3 zeigt eine Kreuz-Mittelebenen-Schaltertopologie gemäß einer Ausführungsform der vorliegenden Erfindung. Anstatt alle Module mit der gleichen Orientierung auf der gleichen Seite einer Rückverdrahtungsplatte zu montieren, können Eingangs-/Ausgangsmodule in horizontaler Ausrichtung auf der Vorderseite einer Mittelebene und Mittelmatrixmodule in vertikaler Ausrichtung auf der Rückseite derselben Mittelebene befestigt sein. Wie gezeigt, enthält der Hochgeschwindigkeitsmatrixschalter 40 eine Mittelebene 42 innerhalb eines nicht gezeigten Gehäuses. Die Mittelebene 42 nimmt mehrere Eingangs-/Ausgangsmodule 44 und mehrere Mittelmatrixmodule 46 auf. Die Eingangs-/Ausgangsmodule sind horizontal auf der Mittelebene und auf einer Seite der Mittelebene (beispielsweise der Vorderseite) montiert. Die Mittelmatrixmodule sind vertikal auf der Mittelebene und auf der anderen Seite der Mittelebene (beispielsweise der Rückseite)angebracht. Durch die resultierende Topologie entfallen die in herkömmlichen Topologien erforderlichen Rückverdrahtungsplattenschichten.
  • Wenngleich nicht gezeigt, versteht sich, daß jedes Modul aus der Menge der Module 44 und 46 Eingangsempfänger, Ausgangstreiber, Strom- und Massevielfachleitungen enthält sowie Steuersignale schaltet. Einige Module können durch den Einsatz von Eintaktempfängern und -treibern bei einer relativ niedrigen Geschwindigkeit betrieben werden, während andere Module durch den Einsatz von Gegentaktempfängern und -treibern bei relativ hoher Geschwindigkeit betrieben werden können. Erreicht werden kann dies durch Verwendung einer ausbalancierten Differentialzeichengebung. Wenngleich die Verwendung einer Differentialzeichengebung die Anzahl der für die Schalterstruktur (Verdrahtung, die die drei Schalterstufen miteinander verbindet) benötigten Signalwege möglicherweise verdoppeln kann, entfällt durch die Mittelebenentopologie die Notwendigkeit, durch die Schalterstruktur eine konstante Impedanz aufrechtzuerhalten, wird Nebensprechen reduziert und eine minimale Unsymmetrie zwischen Differentialpaaren auf der Mittelebene (Rückverdrahtungsplatte) erreicht.
  • Es versteht sich, daß Gegentakttreiber und -empfänger auch als Differentialtreiber und -empfänger bezeichnet werden können. Differentialtreiber und -empfänger eignen sich gut für die Hochgeschwindigkeitszeichengebung, weil sie angepaßte Übertragungsbahnen oder -leitungen verwenden. Jeder Differentialtreiber oder -empfänger erfaßt Differentialspannungspegel anstatt eines auf Massepotential bezogenen Spannungspegels. Außerdem ist der Nettostromfluß von Differentialsignalen relativ zur Masse null. Folglich fließt während des Schaltens einer großen Anzahl von Signalen wenig oder kein Massestrom.
  • Wie nachfolgend erläutert wird, gestattet die in 3 gezeigte Mittelebenentopologie, daß die Schalterstruktur durch die Mittelebene hindurch verläuft, ohne daß sich die Schalterstruktur über die Mittelebene erstrecken muß. Mit anderen Worten, es entfallen in der Ausführungsform der vorliegenden Erfindung die in herkömmlichen Matrixschaltern vorliegenden Rückverdrahtungsplattenschichten. Dies ist unter Bezugnahme auf 4 zu sehen, die eine Teil- und Explosionsansicht des in 3 gezeigten Matrixschalters ist. Zu Erläuterungszwecken sind auf gegenüberliegenden Seiten der Mittelebene 42 nur ein Eingangs-/Ausgangsmodul 44 und ein Mittelmatrixmodul 46 gezeigt. Das Eingangs-/Ausgangsmodul 44 weist mehrere Buchsenblöcke 44a und 44b auf. Analog weist das Mittelmatrixmodul 46 mehrere Buchsenblöcke 46b und 46c auf. Um die jeweiligen Buchsen aufzunehmen, weist die Mittelebene 42 mehrere Anschlußstecker 42a, 42b und 42c auf. Jeder Anschlußstecker hat mehrere Stifte 48, wobei jeder Stift 48 orthogonal zu den planaren Oberflächen (Vorderseite und Rückseite) der Mittelebene 42 ausgerichtet ist. Die Enden jedes Stiftes stehen in einem gleich großem Abstand von jeder planaren Oberfläche der Mittelebene 42 vor. Auf diese Weise kann ein einzelner Stift 48 in eine einzelne Steckhülse eines Eingangs-/Ausgangsmoduls und in eine einzelne Steckhülse eines Mittelmatrixmoduls eingreifen. Beispielsweise kann ein Ende des Stifts 48 des Anschlußsteckers 42b in die Steckhülse 50 des Buchsenblocks 44b eingreifen, und das andere Ende des Stiftes 48 kann in die Steckhülse 52 des Buchsenblocks 46b eingreifen. Somit sind die Stifte 48 die verbindende Struktur zwischen den Eingangs-/Ausgangsmodulen und den Mittelmatrixmodulen.
  • Es versteht sich, daß der Buchsenblock 44a mit dem Anschlußsteckerblock 42a auf einer Seite der Mittelebene 42 im Eingriff ist. Die andere Seite des Anschlußsteckerblocks 42a, die sich auf der anderen Seite der Mittelebene 42 befindet, steht mit einem nicht gezeigten Mittelmatrixmodul im Eingriff. Außerdem steht der Buchsenblock 46c am Mittelmatrixmodul 46 mit dem Anschlußsteckerblock 42c auf der Rückseite der Mittelebene 42 im Eingriff, während auf der Vorderseite der Mittelebene 42 der Anschlußsteckerblock 42c noch in ein weiteres, nicht gezeigtes Eingangs-/Ausgangsmodul eingreift. Auf diese Weise sind alle Eingangs-/Ausgangsmodule über die Stifte der Mittelebene 42 mit allen Mittelmatrixmodulen zusammengeschaltet. Die Stifte 48 können durch die Mittelebene 42 hindurch eingesetzt werden und durch ein beliebiges herkömmliches Verfahren wie etwa Preßpassung in einer festen Position gehalten werden. Diese Beziehung zwischen den Stiften 48 und der Mittelebene 42 ist in 7 gezeigt, die eine entlang der Linien 7-7 von 4 gezeigte Querschnittsansicht ist.
  • 5 veranschaulicht eine Signalleitung durch einen Kreuz-Mittelebenenschalter 40. Wie gezeigt nimmt die Mittelebene 42 an der Vorderseite horizontal ausgerichtete Eingangs-/Ausgangsmodule 44, 52 und 54 (Eingangs-/Ausgangsmodule 44, 52 und 54 sind ebenfalls in Beziehung zueinander in 3 gezeigt) auf. Die Mittelebene 42 nimmt außerdem auf der Rückseite vertikal verlaufende Mittelmatrixmodule 46 und 50 (Mittelmatrixmodule 46 und 50 sind in Beziehung zueinander in 3 gezeigt) auf. Auch gekoppelte Anschlußstecker sind zwischen den Modulen und der Mittelebene gezeigt. Zu Erläuterungszwecken sind die gekoppelten Anschlußstecker durch kleine Kreise 60a-60d dargestellt. Es versteht sich, daß jeder kleine Kreis einen Buchsenblock an einem Eingangs-/Ausgangsmodul, einen Buchsenblock an einem Mittelmatrixmodul und einen koppelnden Anschlußstecker an der Mittelebene zeigt, wobei die drei eine Verbindung zwischen den beiden Modulen bereitstellen. Beispielsweise stellt der Kreis 60b den Buchsenblock 44b, den Buchsenblock 46b und den Anschlußstecker 42b mit den Stiften 48 dar, wie in 4 gezeigt.
  • Im Betrieb tritt ein Signal A (Ain) in das obere Eingangs-/Ausgangsmodul 44 ein, durchquert die nicht gezeigte Schaltungsanordnung an dem Eingangs-/Ausgangsmodul 44 und durchläuft die Mittelebene 42 bei Kreis 60a in das Mittelmatrixmodul 50. Als nächstes durchquert Signal A die nicht gezeigte Schaltungsanordnung und den Abschnitt ganz links des Mittelmatrixmoduls 50 in Richtung des unteren Eingangs-/Ausgangsmoduls 54. Das Signal A durchquert die Mittelebene 42 bei Kreis 60d in das untere Eingangs-/Ausgangsmodul 54. Schließlich durchquert das Signal A die nicht gezeigte Schaltungsanordnung des unteren Eingabe-/Ausgabemoduls 54 und tritt als Signal Aout aus.
  • Weiterhin unter Bezugnahme auf 5 tritt Signal B (Bin) in das Eingangs-/Ausgangsmodul 44 ein und tritt aus dem Modul bei Kreis 60b aus. Als nächstes läuft Signal B durch die Stifte 48 der Mittelebene 42 und tritt in das Mittelmatrixmodul 46 ein. Nach dem Durchqueren des Mittelmatrixmoduls 46 läuft Signal B durch die Mittelebene 42 bei Kreis 60c und tritt in das Eingangs-/Ausgangsmodul 52 ein. Schließlich tritt Signal B als Signal Bout aus dem Eingangs-/Ausgangsmodul 52 aus.
  • Aufgrund der Beschreibung der 1-5 ist es offensichtlich, daß die Kreuz-Mittelebenenschaltertopologie die Verdrahtungskomplexität einer Rückverdrahtungsplatte und den Laufweg von Signalen minimiert. Eingangsempfänger und Ausgangstreiber sind zusammen mit Eingangs- und Ausgangsmatrixschalterarrays auf Eingangs-/Ausgangsmodulen angeordnet. Anstatt von Eintakttreibern und -empfängern können ausbalancierte Treiber und Empfänger auf den Eingangs-/Ausgangsmodulen angebracht werden. Diese ausbalancierten Treiber sind horizontal innerhalb eines Gehäuses zu einer Mittelebene auf dieser montiert. Auf der anderen Seite der Mittelebene sind Mittelmatrixmodule mit ausbalancierten Treibern und Empfängern vertikal innerhalb des Gehäuses an der Mittelebene befestigt. Diese Geometrie gestattet es, Verbindungen zwischen Eingangs-, Mittel- und Ausgangsmatrizen direkt zwischen Eingangs-/Ausgangs- und Mittelmatrixmodulen herzustellen, ohne daß Struktursignale die Rückverdrahtungsplatte durchlaufen müssen. Verbindungen zwischen einem Gehäuse und einem anderen Gehäuse können zum Beispiel über nicht gezeigte Kabel mit Anschlußsteckern erfolgen, die beispielsweise mit Anschlußsteckern 62 (5) an den Außenrändern des Mittelmatrixmoduls 46 koppeln.
  • Die in 3-5 beschriebene Topologie wird weiterhin als ein Kreuz-Mittelebenenschalter oder CMX bezeichnet, da die Orientierung von Modulen auf einer Seite der Mittelebene orthogonal zu der Orientierung von Modulen auf einer anderen Seite der Mittelebene verläuft. Mit dieser Kreuz-Mittelebenen-Topologie liegen keine eine Rückverdrahtungsplatte durchlaufenden Struktursignale vor, und alle Signalbahnen mit geregelter Impedanz befinden sich auf den Eingangs-/Ausgangs- und Mittelmatrixmodulen. Dies bedeutet, daß die Art von Treibern und Empfängern, die verwendet wird (Eintakt oder ausbalanciert, höhere oder niedrigere Geschwindigkeit) sowie die Signalbahnimpedanz auf jede Anwendung zugeschnitten werden können. Außerdem können Module unterschiedlicher Geschwindigkeiten eingesetzt werden, da schnellere Module immer in der Lage sind, langsamere Signale zu leiten und die Module gemeinsam betreibbar sind, wenn ihre Schnittstellensignalpegel kompatibel sind.
  • Eine CMX-Geometrie ermöglicht auch das Integrieren von Modulen unterschiedlicher Geschwindigkeiten. Beispielsweise können 16 Eingangs-/Ausgangsmodule und 16 Mittelmatrixmodule in einem Gehäuse untergebracht sein. Wenn alle 16 Eingangs-/Ausgangsmodule mit 32-Anschluß-RS-422-Modulen bestückt sind, dann sollten 16 Mittelmatrixmodule in der Lage sein, 10-Mbps-Signale zu schalten. Wenn beispielsweise acht OC-3-Eingabe-/Ausgabemodule mit 6 Anschlüssen jeweils in einem Gehäuse vorliegen, dann können drei Mittelmatrixmodule vorliegen, die jeweils in der Lage sind, 155-Mbps-(OC-3)-Signale zu schalten. Zur Bereitstellung eines Testwegs beispielsweise kann es wünschenswert, aber nicht erforderlich sein, ein viertes Mittelmatrixmodul bereitzustellen, das ebenfalls in der Lage ist, bei 155 Mbps zu arbeiten. Wenn der Rest des Gehäuses mit 8 OC-3-Eingangs-/Ausgangsmodulen mit zusätzlichen 8 RS-422-Eingangs-/Ausgangsmodulen besetzt wäre, dann würde ein Komplement der Mittelmatrixmodulen vier Mittelmatrixmodule sein, die bei 155 Mbps arbeiten können, und zwölf Mittelmatrixmodule, die bei 10 Mbps arbeiten können. Diese Anordnung kann ein Array liefern, das in jedem Fall einen nicht-blockierenden Abschnitt (UNB) aufweist, da ein schnellerer Signalweg immer verwendet werden kann, um ein langsameres Signal zu leiten, und ein RS-422-Abschnitt eines derartigen Arrays wäre somit UNB. Zudem kann auch ein OC-3-Abschnitt eines derartigen Arrays ebenfalls UNB sein, da das Leiten von langsameren Signalen durch die schnelleren Mittelmatrixmodule die Fähigkeit zum Leiten von Hochgeschwindigkeitssignalen durch die gleichen Mittelmatrixmodule nicht stört.
  • Im allgemeinen ist die Topologie eines Schalters mit der in den 3-5 gezeigten Geometrie so aufgebaut, daß sie Eingangs- und Ausgangsfunktionen an einem Satz von Modulen (den Eingangs-/Ausgangsmodulen) und Schalt- oder Verarbeitungsfunktionen an einem orthogonal dazu orientierten Satz von Modulen (den Mittelmatrixmodulen) aufweist. Eingangs-/Ausgangsmodule können direkt mit den Mittelmatrixmodulen über Anschlussstecker an der Mittelebene verbunden sein, ohne daß Struktursignale eine Rückverdrahtungsplatte durchqueren müssen. Ein wie in den 3-5 gezeigt angeordneter Schalter kann zusätzlich dazu, daß er physikalische Schichtschaltfunktionen unterstützt, verwendet werden, andere Schaltfunktionen durchzuführen, wie etwa Frame-Relay- oder Asynchrone Übertragungstechnik ATM. Umsetzungsfunktionen können ebenfalls durchgeführt werden, wie etwa Protokollumsetzung, Kompression oder Verschlüsselung sowie eine beliebige Kombination aus diesen. Außerdem können Anschlußstecker an einer Vorderkante der Mittelmatrixmodule verwendet werden, um die Zusammenschaltung mit anderen Schaltergehäusen zu erleichtern, wodurch eine Erweiterung ermöglicht wird.
  • Es versteht sich außerdem, daß es nicht erforderlich ist, die Eingangs-/Ausgangsmodule horizontal und die Mittelmatrixmodule vertikal zu montieren. Ihre Orientierungen können auch umgekehrt werden. Bei der bevorzugten Ausführungsform jedoch sind die Eingangs-/Ausgangsmodule horizontal und die Mittelmatrixmodule vertikal angebracht. Diese Orientierungen werden bevorzugt, weil die Eingangs-/Ausgangsmodule häufiger aus dem Gehäuse entfernt werden. Die Kabel zu den Eingangs-/Ausgangsmodulen können zur linken und rechten Seite des Gehäuses hin verlegt werden. Auf diese Weise sind die Module nicht-kabelgebunden, d.h. können entfernt werden, ohne daß Kabel abgetrennt werden, die mit dem jeweiligen zu entfernenden Modul nicht assoziiert sind. Obwohl die Mittelmatrixmodule vertikal montiert sind und die Zusammenschaltung von mehreren Gehäusen erreicht wird, indem sie miteinander verkabelt werden, werden diese Kabel weniger häufig geändert und können zur Oberseite oder Unterseite des Gehäuses hin verlegt werden, um auszuschließen, daß diese Module kabelgebunden sind.
  • Weiterhin kann die CMX-Topologie auf andere Elektroniksysteme mit Eingangs-, Ausgangs- und Verarbeitungsfunktionen angewendet werden. Bei solchen Elektroniksystemen können Eingangs- und Ausgangsmodule (die Eingangs- und Ausgangsfunktionen durchführen) unter Verwendung einer Kreuz-Mittelebenen-Topologie direkt mit Verarbeitungsmodulen (die verarbeitende Funktionen durchführen) verbunden werden. Eine derartige Ausführungsform 70 ist in 6 gezeigt. Eine erste Stufe in dem Elektroniksystem 70 enthält mehrere DSO-Eingangs-/Ausgangsmodule 72, 74 und 76. Eine zweite Stufe im Elektroniksystem 70 enthält mehrere T1-Multiplexer-/Demultiplexermodule, von 1 bis n + 1 nummeriert und mit Bezugszahlen 80, 82 und 84 belegt. Eine dritte Stufe enthält mehrere t1-Eingangs-/Ausgangsmodule 86, 88 und 90. Die verbindende Struktur zwischen der ersten und zweiten Stufe und der zweiten und dritten Stufe ist allgemein als 78 bezeichnet.
  • Unter Anwendung der CMX-Topologie auf das in 6 gezeigte Elektroniksystem können die DSO-Eingangs-/Ausgangsmodule und die t1-Eingangs-/Ausgangsmodule horizontal orientierte Leiterplatten 44, 52 und 54 bestücken, wie zum Beispiel in 3 gezeigt ist. Die T1-Multiplexer-/Demultiplexermodule können die vertikal orientierten Leiterplatten 46, 50 usw. bestücken, wie in 3 gezeigt. Die Mittelebene 42 enthält eine verbindende Struktur 78, bei der es sich in der CMX-Topologie um mehrere Stifte 48 handelt, wie in 4 gezeigt.
  • Durch Bereitstellen von n + 1 Modulen von T1-Multiplexern/Demultiplexern wird ein robustes System geschaffen. Im Fall eines Multiplexermodulausfalls kann ein anderes Multiplexermodul in dem Elektroniksystem zwischen die erste Stufe und die dritte Stufe geschaltet werden. Wenn analog ein t1-Eingangs-/Ausgangsmodul ausfällt, kann es durch ein anderes t1-Eingangs-/Ausgangsmodul substituiert werden.

Claims (22)

  1. Elektroniksystem, das folgendes umfaßt: einen Satz von ersten Modulen (44); einen Satz von zweiten Modulen (46); eine Mittelebene (42) mit erster und zweiter Seite und Verbindern, die sich durch die Mittelebene (42) von der ersten Seite durch zur zweiten Seite erstrecken, wobei die Verbinder die ersten Module (44) auf der ersten Seite in Eingriff nehmen und die zweiten Module (46) auf der zweiten Seite in Eingriff nehmen, wobei symmetrische Differentialtreiber und Empfänger mit Eingabe- und Ausgabefunktionen, die eine symmetrische Differentialzeichengebung gestatten, auf einen der ersten (44) oder zweiten Module (46) plaziert sind und wobei symmetrische Differentialtreiber und Empfänger, die eine symmetrische Differentialzeichengebung gestatten, zusammen mit Eingabe- und Ausgabematrixschaltarrays auf den anderen der ersten (44) oder zweiten Module (46) angeordnet sind und alle Signalbahnen mit kontrollierter Impedanz sich auf den ersten (44) und zweiten Modulen (46) befinden.
  2. Elektroniksystem nach Anspruch 1, wobei jedes der ersten Module (44) eine Schaltungsanordnung enthält für erste und dritte Stufen von drei in Reihe geschalteten Stufen von Schaltarrays; jedes der zweiten Module (46) eine Schaltungsanordnung enthält für eine zweite Stufe von den drei in Reihe geschalteten Stufen von Schaltarrays und wenn die Verbinder sowohl die ersten Module (44) als auch die zweiten Module (46) in Eingriff nehmen, die drei Stufen von Schaltarrays seriell geschaltet werden.
  3. Elektroniksystem nach Anspruch 1, wobei die ersten Module (44) horizontal in einem Gehäuse orientiert sind, die zweiten Module (46) vertikal in dem Gehäuse orientiert sind, die Mittelebene (42) orthogonal zu den ersten (44) und zweiten Modulen (46) orientiert ist, jedes der ersten Module (44) einen ersten Verbinder (44b) zum Koppeln mit den Verbindern auf der ersten Seite enthält und jedes der zweiten Module (46) einen zweiten Verbinder (46b) zum Koppeln mit den Verbindern auf der zweiten Seite enthält.
  4. Elektroniksystem nach Anspruch 1, wobei die Eingabe- und Ausgabefunktionen auf den ersten Modulen (44) montiert sind, die in dem Gehäuse horizontal orientiert sind, und die Eingabe- und Ausgabematrixschaltarrays mit Schaltfunktionen an den zweiten Modulen (46) montiert sind, die in dem Gehäuse vertikal orientiert sind.
  5. Elektroniksystem nach Anspruch 4, wobei das Gehäuse ein Array bereitstellt, das unbedingt nicht blockierend ist.
  6. Elektroniksystem nach Anspruch 1, wobei jedes der ersten Module (44) erste und dritte Stufen von Schaltarrays enthält und jedes der zweiten Module (46) eine zweite Stufe von Schaltarrays enthält, wobei die ersten, zweiten und dritten Stufen von Schaltarrays sequentiell in Reihe geschaltet sind.
  7. Elektroniksystem nach Anspruch 6, wobei ein Signal von der ersten Stufe in die zweite Stufe über mindestens einen der Verbinder auf der Mittelebene (42) gelenkt und dann sequentiell von der zweiten Stufe zu der dritten Stufe über mindestens einen anderen der Verbinder auf der Mittelebene (42) gelenkt wird.
  8. Elektroniksystem nach Anspruch 3, wobei die Verbinder Verbindungspins (48) sind, die sich von der ersten Seite durch zur zweiten Seite der Mittelebene erstrecken und die ersten (44b) und zweiten Verbinder (46b) Buchsen sind, zum jeweiligen Koppeln mit den Verbinderpins (48) auf der ersten und zweiten Seite der Mittelebene (42).
  9. Elektroniksystem nach Anspruch 3, wobei die Mittelebene (42) Strom- und Massesignale enthält.
  10. Elektroniksystem nach Anspruch 3, wobei sich die ersten (44b) und zweiten Verbinder (46b) jeweils an einem Ende der ersten (44) bzw. zweiten Module (46) befinden und ein dritter Verbinder an einem gegenüberliegenden Ende jedes der ersten (44) und zweiten Module (46) zur Verbindung mit einem anderen Gehäuse vorgesehen ist.
  11. Elektroniksystem nach Anspruch 1, wobei der Satz von ersten Modulen (44) 16 erste Module (44) umfaßt und der Satz von zweiten Modulen (46) 16 zweite Module (46) umfaßt und jeder dieser Sätze auf gegenüberliegenden Seiten der Mittelebene (42) plaziert ist.
  12. Elektroniksystem nach Anspruch 11, wobei beide Sätze von Modulen (44, 46) und die Mittelebene (42) auf einem Gehäuse plaziert sind.
  13. Elektroniksystem nach Anspruch 1, wobei das erste Modul (44) ein 32×64-Eingabesubmatrixschaltarray für die erste Stufe und ein 64×32-Ausgabesubmatrixschaltarray für die dritte Stufe enthält und das zweite Modul (46) ein 128×128-Mittelsubmatrixschaltarray für die zweite Stufe enthält.
  14. Elektroniksystem nach Anspruch 13, wobei das 32×64-Eingabesubmatrixschaltarray 32 Eingabeempfänger und 64 Eintaktausgabetreiber enthält.
  15. Elektroniksystem nach Anspruch 1, wobei das erste Modul (44) ein DSO-Eingabe-/Ausgabemodul (72; 74; 76) und ein t1-Eingabe-/Ausgabemodul (86; 88; 90) enthält und das zweite Modul (46) ein T1-Multiplexer-/Demultiplexermodul (80; 82; 84) enthält.
  16. Elektroniksystem nach Anspruch 1, wobei der Satz von ersten Modulen (44) horizontal orientiert ist und der Satz von zweiten Modulen (46) vertikal orientiert ist.
  17. Elektroniksystem nach Anspruch 16, wobei die Mittelebene (42) zu ersten Modulen (44) und zweiten Modulen (46) orthogonal orientiert ist.
  18. Elektroniksystem nach Anspruch 3, wobei ein Signal von der ersten Stufe in die zweite Stufe über mindestens einen der Verbinder auf der Mittelebene (42) gelenkt und dann sequentiell von der zweiten Stufe zu der dritten Stufe über mindestens einen anderen der Verbinder auf der Mittelebene (42) gelenkt wird.
  19. Elektroniksystem nach Anspruch 3, wobei die Verbinder Verbindungspins (48) sind, die sich von der ersten Seite durch zur zweiten Seite der Mittelebene erstrecken und jedes der ersten (44) und zweiten Module mindestens eine Buchse (44b, 46b) zum Koppeln mit den sich durch die Mittelebene (42) erstreckenden Verbinderpins (48) enthält.
  20. Verfahren zum Verbinden von Leiterplatten in einem Gehäuse, umfassend: (a) Bereitstellen einer Mittelebene (42) mit erster und zweiter Seite für das Gehäuse, (b) Anbringen von Verbindern in der Mittelebene (42), (c) Bereitstellen eines Satzes von ersten Leiterplatten (44) und eines Satzes von zweiten Leiterplatten (46) für das Gehäuse; (d) Anbringen erster (44b) und zweiter Buchsen (46b) an jeder der ersten (44) bzw. zweiten Leiterplatten (46), (e) Ineingriffnehmen der ersten Buchse (44b) an einen Satz der Verbinder von der ersten Seite der Mittelebene (42) und (f) Ineingriffnehmen der zweiten Buchse (46b) an einen Satz der Verbinder von der zweiten Seite der Mittelebene (42) und wobei Eingabe- und Ausgabefunktionen, die symmetrische Differentialtreiber und Empfänger umfassen, die eine symmetrische Differentialzeichengebung gestatten, in einem des ersten (44) oder zweiten Satzes von Leiterplatten (46) vorliegen und wobei Schaltfunktionen, die symmetrische Differentialtreiber und Empfänger umfassen, die eine symmetrische Differentialzeichengebung gestatten, in dem anderen des ersten oder zweiten Satzes von Leiterplatten (46) vorliegen und sich alle Signalbahnen mit kontrollierter Impedanz auf dem ersten (44) und zweiten Satz von Leiterplatten (46) befinden.
  21. Verfahren nach Anspruch 20, wobei (c) das horizontale Orientieren des Satzes von ersten Leiterplatten (44) in dem Gehäuse und vertikale Orientieren des Satzes von zweiten Leiterplatten (46) in dem Gehäuse beinhaltet.
  22. Verfahren nach Anspruch 21, wobei die Mittelebene (42) orthogonal zu den Sätzen von ersten (44) und zweiten Leiterplatten (46) orientiert ist.
DE60034751T 1999-03-25 2000-03-22 Schalttopologie mit kreuzzwischenebene Expired - Fee Related DE60034751T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12614299P 1999-03-25 1999-03-25
US126142P 1999-03-25
US483018 2000-01-13
US09/483,018 US6816486B1 (en) 1999-03-25 2000-01-13 Cross-midplane switch topology
PCT/US2000/007490 WO2000057679A1 (en) 1999-03-25 2000-03-22 Cross-midplane switch topology

Publications (2)

Publication Number Publication Date
DE60034751D1 DE60034751D1 (de) 2007-06-21
DE60034751T2 true DE60034751T2 (de) 2008-04-17

Family

ID=26824330

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60034751T Expired - Fee Related DE60034751T2 (de) 1999-03-25 2000-03-22 Schalttopologie mit kreuzzwischenebene

Country Status (7)

Country Link
US (1) US6816486B1 (de)
EP (1) EP1093705B1 (de)
JP (1) JP2002540573A (de)
AU (1) AU757856B2 (de)
CA (1) CA2332945C (de)
DE (1) DE60034751T2 (de)
WO (1) WO2000057679A1 (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6517358B2 (en) * 2000-12-12 2003-02-11 Hewlett-Packard Company Method and system for directly interconnecting storage devices to controller cards within a highly available storage system
US20040023558A1 (en) * 2001-06-07 2004-02-05 Fowler Michael L. Mid-connect architecture with point-to-point connections for high speed data transfer
US20030002541A1 (en) * 2001-06-07 2003-01-02 Fowler Michael L. Mid-connect architecture with point-to-point connections for high speed data transfer
US8001709B2 (en) 2002-12-31 2011-08-23 Nvoq Incorporated Data device to speech service bridge
US7094102B2 (en) 2004-07-01 2006-08-22 Amphenol Corporation Differential electrical connector assembly
US7108556B2 (en) * 2004-07-01 2006-09-19 Amphenol Corporation Midplane especially applicable to an orthogonal architecture electronic system
US8444436B1 (en) 2004-07-01 2013-05-21 Amphenol Corporation Midplane especially applicable to an orthogonal architecture electronic system
US20060073709A1 (en) * 2004-10-06 2006-04-06 Teradyne, Inc. High density midplane
US7914304B2 (en) 2005-06-30 2011-03-29 Amphenol Corporation Electrical connector with conductors having diverging portions
US20090291593A1 (en) 2005-06-30 2009-11-26 Prescott Atkinson High frequency broadside-coupled electrical connector
US20070016715A1 (en) * 2005-07-18 2007-01-18 Quintech Electronics & Commuications, Inc. Modular broadband bi-directional programmable switch with hot-swappable modules
US7295446B2 (en) * 2005-12-30 2007-11-13 International Business Machines Corporation Midplane connector for blades
US7850260B2 (en) * 2007-06-22 2010-12-14 Oracle America, Inc. Injection/ejection mechanism
US8456859B2 (en) * 2008-02-27 2013-06-04 Telefonaktiebolaget Lm Ericsson (Publ) System card architecture for switching device
US8804710B2 (en) * 2008-12-29 2014-08-12 Juniper Networks, Inc. System architecture for a scalable and distributed multi-stage switch fabric
US8804711B2 (en) * 2008-12-29 2014-08-12 Juniper Networks, Inc. Methods and apparatus related to a modular switch architecture
US8798045B1 (en) 2008-12-29 2014-08-05 Juniper Networks, Inc. Control plane architecture for switch fabrics
US8918631B1 (en) 2009-03-31 2014-12-23 Juniper Networks, Inc. Methods and apparatus for dynamic automated configuration within a control plane of a switch fabric
US9225666B1 (en) 2009-03-31 2015-12-29 Juniper Networks, Inc. Distributed multi-stage switch fabric
US8184933B1 (en) 2009-09-22 2012-05-22 Juniper Networks, Inc. Systems and methods for identifying cable connections in a computing system
US8705500B1 (en) 2009-11-05 2014-04-22 Juniper Networks, Inc. Methods and apparatus for upgrading a switch fabric
US8694654B1 (en) 2010-03-23 2014-04-08 Juniper Networks, Inc. Host side protocols for use with distributed control plane of a switch
US8369321B2 (en) 2010-04-01 2013-02-05 Juniper Networks, Inc. Apparatus and methods related to the packaging and cabling infrastructure of a distributed switch fabric
WO2011140438A2 (en) 2010-05-07 2011-11-10 Amphenol Corporation High performance cable connector
US8718063B2 (en) 2010-07-26 2014-05-06 Juniper Networks, Inc. Methods and apparatus related to route selection within a network
US8560660B2 (en) 2010-12-15 2013-10-15 Juniper Networks, Inc. Methods and apparatus for managing next hop identifiers in a distributed switch fabric system
US9282060B2 (en) 2010-12-15 2016-03-08 Juniper Networks, Inc. Methods and apparatus for dynamic resource management within a distributed control plane of a switch
US9391796B1 (en) 2010-12-22 2016-07-12 Juniper Networks, Inc. Methods and apparatus for using border gateway protocol (BGP) for converged fibre channel (FC) control plane
US9106527B1 (en) 2010-12-22 2015-08-11 Juniper Networks, Inc. Hierarchical resource groups for providing segregated management access to a distributed switch
US8636543B2 (en) 2011-02-02 2014-01-28 Amphenol Corporation Mezzanine connector
US9565159B2 (en) 2011-12-21 2017-02-07 Juniper Networks, Inc. Methods and apparatus for a distributed fibre channel control plane
WO2014031851A1 (en) 2012-08-22 2014-02-27 Amphenol Corporation High-frequency electrical connector
CN104854573A (zh) * 2012-09-06 2015-08-19 百科容公司 减小板到板电子通信中的串扰
CN103098317B (zh) * 2012-10-26 2015-05-27 华为技术有限公司 信号传输装置及电子设备
JP5926212B2 (ja) * 2013-03-14 2016-05-25 アラクサラネットワークス株式会社 通信装置
WO2015112717A1 (en) 2014-01-22 2015-07-30 Amphenol Corporation High speed, high density electrical connector with shielded signal paths
US9819317B2 (en) * 2014-09-02 2017-11-14 Quintech Electronics & Communications, Inc. Modular RF matrix switch
CN108701922B (zh) 2015-07-07 2020-02-14 Afci亚洲私人有限公司 电连接器
CN115000735A (zh) 2016-08-23 2022-09-02 安费诺有限公司 可配置为高性能的连接器
WO2019092610A1 (en) * 2017-11-10 2019-05-16 Tesla, Inc. High power voltage regulator module
CN208862209U (zh) 2018-09-26 2019-05-14 安费诺东亚电子科技(深圳)有限公司 一种连接器及其应用的pcb板
CN115516717A (zh) 2020-01-27 2022-12-23 富加宜(美国)有限责任公司 高速、高密度直配式正交连接器
CN115428275A (zh) 2020-01-27 2022-12-02 富加宜(美国)有限责任公司 高速连接器
CN215816516U (zh) 2020-09-22 2022-02-11 安费诺商用电子产品(成都)有限公司 电连接器
CN213636403U (zh) 2020-09-25 2021-07-06 安费诺商用电子产品(成都)有限公司 电连接器
DE102021121465A1 (de) * 2021-08-18 2023-02-23 Borgwarner Inc. Leiterplattenverbindungsvorrichtung und Leiterplattenanordnung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393381A (en) 1981-01-02 1983-07-12 T-Bar Incorporated Transfer bus matrix
US4472765A (en) * 1982-09-13 1984-09-18 Hughes Electronic Devices Corporation Circuit structure
FR2589286B1 (fr) * 1985-10-25 1988-05-13 Cit Alcatel Ensemble d'interconnexion de cartes de circuits imprimes orthogonales et reseaux de commutation en faisant application
US4878215A (en) 1987-03-20 1989-10-31 Telenex Corporation Signal switching system
US4876630A (en) * 1987-06-22 1989-10-24 Reliance Comm/Tec Corporation Mid-plane board and assembly therefor
US5675580A (en) * 1993-12-30 1997-10-07 Dsc Communications Corporation Processor device for terminating and creating synchronous transport signals
JP3159862B2 (ja) * 1994-03-15 2001-04-23 富士通株式会社 加入者系伝送装置
KR970704306A (ko) * 1995-04-27 1997-08-09 사와무라 시코우 자동 mdf 장치

Also Published As

Publication number Publication date
DE60034751D1 (de) 2007-06-21
CA2332945C (en) 2007-04-17
AU757856B2 (en) 2003-03-06
WO2000057679A1 (en) 2000-09-28
JP2002540573A (ja) 2002-11-26
AU4018500A (en) 2000-10-09
CA2332945A1 (en) 2000-09-28
EP1093705A4 (de) 2004-10-27
EP1093705A1 (de) 2001-04-25
US6816486B1 (en) 2004-11-09
EP1093705B1 (de) 2007-05-09

Similar Documents

Publication Publication Date Title
DE60034751T2 (de) Schalttopologie mit kreuzzwischenebene
EP0712267B1 (de) Modulare Steuerungsanlage mit integriertem Feldbusanschluss
EP1527503B1 (de) Verteileranschlussmodul für die telekommunikations- und datentechnik
EP1757112B1 (de) Datenübertragungseinrichtung und verfahren zur datenübertragung mit verringertem ausfallrisiko
DE69839307T2 (de) Verbindungssystem für optische netzwerke
EP0191902B1 (de) Aufbausystem für Geräte der elektrischen Nachrichtentechnik
DE60019050T2 (de) Kompakter Schalter mit hoher Kapazität
DE602004010162T2 (de) Effiziente schaltarchitektur mit verringerten stub-längen
DE2432441A1 (de) Kreuzverbindungsschalter
DE2130637A1 (de) Elektronischer Baustein und aus mehreren solcher Bausteine gebildete Schaltungsanordnung
EP0056949B1 (de) Koppelfeld in Matrixform für Signalfrequenzen im Megahertzbereich
EP0333922B2 (de) Dreistufiges blockierungsfreies Koppelfeld
EP0243296A1 (de) Verteilereinrichtung, insbesondere für den Hauptverteiler von Fernsprechanlagen
DE102005022689B4 (de) Aktive Verteilereinrichtung im Teilnehmeranschlussbereich
DE1487259B2 (de) Fernmelde-Verstärkerzentrale
DE69821231T2 (de) Verbindungsvorrichtung mit signalbus
DE69723199T2 (de) Datenübertragungsstruktur in Bezug auf Datenrückwandkonfigurationen
EP1503307B1 (de) Vorrichtung zur Emulation von Entwürfen für integrierte Schaltkreise
DE60118802T2 (de) Skalierbarer, modulärer, stringent blockierungsfreier elektro-optischer querverbindungskern
EP0270185B1 (de) Breitband-Raumvielfachkoppelfeld mit Zwischenleitungsführung in einer Leiterplatte mit mehrlagigen Leiterbahnen in Mikrostrip-Technik
DE69632287T2 (de) Schaltmatrix mit hoher Kapazität
EP0240580B2 (de) Dreistufige Koppelanordnung
DE3249507T1 (de) Reihen- oder schichtenweise angeordnete, senkrecht zueinander in Bezug stehende, drei dimensionale gedruckte Plattenschaltung
DE4446656C2 (de) Steuerungssystem für Telekommunikations-Anlagen
EP0962118B1 (de) Koppelanordnung für ein breitband-kommunikationssystem

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: BROCADE COMMUNICATIONS SYSTEMS, INC., SAN JOSE, US

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee