DE60034305T2

DE60034305T2 - Amplitudenmodulator

Info

Publication number: DE60034305T2
Application number: DE60034305T
Authority: DE
Inventors: Thomas Eibel; Siegfried Arnold; Peter THÜRINGER
Original assignee: Koninklijke Philips Electronics NV
Current assignee: NXP BV
Priority date: 1999-08-31
Filing date: 2000-08-14
Publication date: 2007-08-30
Anticipated expiration: 2020-08-15
Also published as: JP2003508959A; EP1125358A1; DE60034305D1; US7003048B1; KR100743282B1; KR20010089365A; EP1125358B1; ATE359616T1; WO2001017101A1

Description

Die Erfindung betrifft eine Kommunikationsanordnung, wie im vorkennzeichnenden Teil von Anspruch 1 definiert.
Eine solche Kommunikationsanordnung ist von den Anmeldern entwickelt und vermarktet worden und ist daher bekannt.
Bei der bekannten Kommunikationsanordnung liefert eine Datenquelle Daten in Form einer Reihenfolge von logischen Einsen und Nullen an eine Modulationseinrichtung. Des Weiteren wird ein Hochfrequenz-Trägersignal, das durch einen Trägersignalerzeuger erzeugt werden kann, einer Modulationseinrichtung zugeführt. Die Modulationseinrichtung moduliert das Trägersignal in Übereinstimmung mit den Daten und liefert ein moduliertes Trägersignal zu einem Antennenstromantrieb, der zur Modulationseinrichtung gehört. Der Antennenstromantrieb hat einen festgelegten Gewinn. Der Antennenstromantrieb hat auf der Eingabeseite einen hohen Eingabewiderstand, um das modulierte Trägersignal nicht zu belasten oder zu verzerren. Auf der Seite der Ausgabe weist der Antennenstromantrieb einen nominell konstanten und niedrigen Ausgabewiderstand für den Antrieb eines Antennenstroms über einen Antennenschaltkreiseingabewiderstand von typischerweise mehreren Dutzend Ohm auf.
Die Datenquelle, der Trägersignalerzeuger und die Modulationseinrichtung sind als Bestandteile eines integrierten Schaltkreises realisiert. Bei einer Ausführung der Kommunikationsanordnung für die Übertragung von Daten über eine Strecke von bis zu 10 cm ist der Antennenstromantrieb realisiert als ein einzeln gebauter Zweistufen-C-Verstärker, der vom integrierten Schaltkreis auf Grund der Verlustleistung getrennt ist, die sich ergibt, wobei mit diesem Verstärker eine angemessene Übertragungsleistung der Kommunikationsstation problemlos erzielt werden kann. Für den zuverlässigen Betrieb weist der Antennenstromantrieb weiterhin eine entsprechend dimensionierte Kühleinrichtung und eine Stabilisierungseinrichtung für die Bekämpfung eines unerwünschten Temperaturdrifts auf.
Bei der bekannten Kommunikationsanordnung beruht die Modulation, die mit der Modulationseinrichtung ausgeführt werden kann, auf dem Prinzip der Amplitudenmodulation. In Abhängigkeit von den Daten wird die Amplitude des Trägersignals dann geändert. Zu diesem Zweck wird das Trägersignal auf zwei parallel angeordnete Pufferverstärker aufgebracht, die einen identischen Gewinn aufweisen. Der erste Pufferverstärker wird mit einer ersten Versorgungsspannung getrieben, und der zweite Pufferverstärker wird mit einer zweiten Versorgungsspannung getrieben. Für die Vornahme der Amplitudenmodulation in Abhängigkeit von den Daten sind entweder der erste Pufferverstärker oder der zweite Pufferverstärker so mit dem Antennenstromantrieb geschaltet, dass zwei unterschiedliche Amplituden des zu verstärkenden Trägersignals auf der Eingabeseite des Antennenstromantriebs in zeitsequentieller Weise vorliegen.
Die erste Versorgungsspannung des ersten Pufferverstärkers ist eine Festspannung, und die zweite Versorgungsspannung wird über Spannungswerte erzeugt, die in einem EEPROM vorprogrammiert sind. Dies realisiert im Grunde genommen eine Amplitudenmodulation des Trägersignals mit unterschiedlichen Graden der Modulation.
Der Einsatz der zwei Pufferverstärker und die Erzeugung der zweiten Versorgungsspannung in Übereinstimmung mit den im EEPROM vorprogrammierten Spannungswerten implizieren beträchtliche Schaltungsanordnungen und Kosten bei der bekannten Kommunikationsanordnung und gewährleisten lediglich eine relativ grobe Möglichkeit der Änderung des Grades der Modulation. Weiterhin kann der Antennenantrieb nur mit Schwierigkeiten und mit beträchtlichem Aufwand an verschiedene Antennenschaltkreise angepasst werden. Die Ausführung des Antennenantriebs als ein C-Verstärker für die Gewährleistung der erforderlichen Übertragungsleistungen ist ein weiteres Hindernis für eine Integration des Antennenantriebs mit den weiteren Komponenten eines integrierten Schaltkreises der Kommunikationsanordnung. In der Praxis hat jedoch im Zusammenhang mit einer solchen Kommunikationsanordnung oft der Wunsch vorgelegen, eine vollständige Integration der Modulationseinrichtung zu haben. Darüber hinaus wird gewünscht, dass die Modulationseinrichtung ebenfalls eine wesentlich einfachere Gestaltung haben muss.
Das Dokument US 4 529 950 offenbart jedoch einen digitalen Modulator, der in der Lage ist, ein moduliertes Signal zur Verfügung zu stellen, das auf mehreren Höhenpegeln moduliert ist, wobei das modulierte Signal korrekt zentriert ist und keine unerwünschten Niedrigfrequenz-Spektralkomponenten aufweist. Der digitale Modulator umfasst eine Eingabe mit zwei Zugängen für den Empfang von digitalen Daten und einen Code-Umwand-lungsschaltkreis mit zwei Eingaben, die mit zwei Zugängen verbunden sind und mit zwei Ausgaben, die Codeumwandler-Digitaldaten liefern und einen Trägergenerator mit einer Phasenregelungseingabe und einer Ausgabe, die ein Trägersignal als eine Funktion des Wertes der digitalen Daten liefert und einen Digital-Analog-Umwandler mit zwei Stufen, wobei die erste Stufe durch zwei Logikgatter ausgebildet wird, die jeweils zwei Eingaben und eine Ausgabe aufweisen, wobei von diesen Eingaben eine entsprechende erste Eingabe mit der Ausgabe des Code-Umwandlungsschaltkreises verbunden ist und die zweite Eingabe mit der Ausgabe des Erzeugers verbunden ist, die zweite Stufe durch zwei Transistoren ausgebildet wird, deren Basen mit den Ausgaben der Logikgatter verbunden sind, die Kollektoren mit einer ersten Versorgungsleitung verbunden sind, die auf ein Potential V_cc angehoben ist und die Emitter mit einer zweiten Versorgungsleitung verbunden sind, die auf ein Potential VEE angehoben ist über zwei Belastungswiderstände des Wertes 3R und R und der digitale Modulator eine Ausgabe umfasst, die durch eine übereinstimmende Belastungsleitung ausgebildet wird, die mit der ersten Leitung verbunden ist.
Der Trägererzeuger liefert ein Rechteckwellensignal, dessen Frequenz die Trägerfrequenz ist, und dessen Phase 0 oder p ist, als eine Funktion dafür, ob empfangene Digitaldaten gleich 1 oder 0 sind. Der Code-Umwandlungsschaltkreis liefert Codeumwandler-Digitaldaten, definiert auf der Grundlage empfangener digitaler Daten.
Von den verschiedenen Werten des Belastungswiderstandes der Transistoren stehen die zwei möglichen Höhenpegel an der Ausgabe des digitalen Modulators folglich in einem Verhältnis der unterschiedlichen Werte der Belastungswiderstände.
Der digitale Modulator umfasst ebenfalls einen Ausgleichsschaltkreis, der durch zumindest ein Logikgatter gebildet wird, das sich in der ersten Stufe des Umwandlers befindet, wobei das Gatter eine Eingabe aufweist, die an eine der Ausgaben der Code-Umwandlungsschaltkreise angeschlossen ist, und eine Ausgabe sowie zumindest einen Zusatztransistor, der sich in der zweiten Stufe des Umwandlers befindet, wobei der Transistor eine Basis aufweist, die mit der Ausgabe des Zusatzgatters verbunden ist, sowie einen Kollektor, der mit der ersten Versorgungsleitung verbunden ist und einen Emitter, der mit der zweiten Versorgungsleitung durch einen Widerstand von geeignetem Wert verbunden ist, wobei für zumindest eine der modulierten Ausgabespannungen der Ausgleichsschaltkreis eine Verschiebung seines mittleren Wertes hervorruft und letzteren auf das Niveau des mittleren Wertes der anderen Spannungen bringt, und das modulierte Ausgabesignal dann durch Spannungen ausgebildet wird, die unterschiedliche Phasen und Amplituden aufweisen, jedoch alle auf einen gemeinsamen mittleren Wert zentriert sind.
Eine Aufgabe der Erfindung ist, die Probleme der Kommunikationsanordnung des Standes der Technik zu vermeiden und eine verbesserte Kommunikationsanordnung zu realisieren, die eine Modulationseinrichtung von beträchtlich einfacherer Gestaltung aufweist, die vollständig integrierbar ist.
Für die Lösung der oben definierten Aufgabe stellt die Erfindung eine Kommunikationsanordnung in Übereinstimmung mit den Merkmalen von Anspruch 1 bereit.
Durch die Bereitstellung der Merkmale gemäß der Erfindung und wie in Anspruch 1 beansprucht, kann eine vereinfachte Modulationseinrichtung in vorteilhafter Weise realisiert werden. Die Bereitstellung eines änderbaren Ausgabewiderstan des der Modulationseinrichtung für die Modulation der Amplitude eines Trägersignals hat sich in diesem Zusammenhang als sehr vorteilhaft erwiesen. Die Dimensionierung des änderbaren Ausgabewiderstandes in einem entsprechenden niedrigen Wertbereich ermöglicht eine direkte, somit nicht verstärkte Lieferung des modulierten Trägersignals zum Eingabewiderstand der Übertragungseinrichtung dergestalt, dass eine Quelle beträchtlichen Leistungsverlustes in Form eines Verstärkers wegfällt und somit eine vollständige Integration der Modulationseinrichtung einfacher gestaltet wird. Ein zweiter Vorteil wird durch die kennzeichnenden Merkmale gemäß der Erfindung und wie in Anspruch 1 beansprucht erzielt, da der Wegfall der Quelle beträchtlichen Leistungsverlustes vom Wegfall der Kühleinrichtung und Stabilisierungseinrichtung für einen unerwünschten Temperaturdrift begleitet wird. Somit wird der Vorteil erzielt, dass eine kostengünstige Kommunikationsanordnung mit der Modulationseinrichtung mit einer beträchtlich einfacheren Gestaltung realisiert werden kann.
Die Bereitstellung der kennzeichnenden Merkmale gemäß der Erfindung und wie in Anspruch 2 beansprucht kann mit den zwei Teilwiderständen erzielen, dass der änderbare Ausgabewiderstand in einer sehr einfachen Weise geändert werden kann, indem die zwei Teilwiderstände mit Hilfe der Schalteinrichtung kombiniert werden. Dieses Kombinieren erfordert lediglich einfache Schaltmaßnahmen, und daher kann dieses Kombinieren in einfacher Weise realisiert werden. Ein weiterer Vorteil wird durch dieses Kombinieren dergestalt erzielt, dass mit einer ersten Kombination der zwei Teilwiderstände zum Beispiel eine erste Amplitude eines modulierten Trägersignals, das zur Übertragungseinrichtung geliefert werden kann, erhalten werden kann und dass mit einer zweiten Kombination der zwei Teilwiderstände zum Beispiel eine zweite Amplitude eines modulierten Trägersignals, das zur Übertragungseinrichtung geliefert werden kann, erhalten werden kann.
Das Kombinieren der zwei Teilwiderstände kann im Grunde genommen in einem in Reihe geschalteten Schaltkreis oder in einem Parallelschaltkreis vorgenommen werden. Als besonders vorteilhaft hat sich jedoch die Bereitstellung des kenn zeichnenden Merkmals gemäß der Erfindung und wie in Anspruch 3 beansprucht, erwiesen, da als Ergebnis der Tatsache, dass die Schalteinrichtung für das Kombinieren der zwei Teilwiderstände in einem Parallelschaltkreis bereitgestellt wird, es möglich gemacht wird, eine wesentlich einfachere technische Realisierung der Kombination der zwei Teilwiderstände zu haben, als wenn die Schalteinrichtung für das Kombinieren der zwei Teilwiderstände in einem in Reihe geschalteten Schaltkreis bereitgestellt wird. Ein weiterer Vorteil wird durch die Bereitstellung der kennzeichnenden Merkmale gemäß der Erfindung und wie in Anspruch 3 beansprucht, dergestalt erzielt, dass bei gegebenen Widerstandswerten der zwei Teilwiderstände das Kombinieren der zwei Teilwiderstände in einem Parallelschaltkreis zu einer Verringerung des Widerstandswertes der Ausgabewiderstände unter den Widerstandswert des größeren Widerstandswertes der zwei Teilwiderstände führt, so dass im Vergleich zum Kombinieren der zwei Teilwiderstände in einem in Reihe geschalteten Schaltkreis eine größere Übertragungsleistung zum Eingabewiderstand der Übertragungseinrichtung geliefert werden kann.
Bei einer Kommunikationsanordnung gemäß der Erfindung und wie in Anspruch 4 beansprucht kann zumindest einer der zwei Teilwiderstände als ein Transistor angeordnet werden, der in seinem eingeschalteten Zustand einen Grundwiderstand ausbildet, der parallel zum anderen Teilwiderstand geschaltet ist. Durch die Bereitstellung der kennzeichnenden Merkmale gemäß der Erfindung und wie in Anspruch 4 beansprucht kann der Transistor in einfacher Weise durch eine Spannung oder einen Strom getrieben werden.
Der Treiber bei der Kommunikationsanordnung gemäß der Erfindung kann zum Beispiel in TTL Technologie realisiert werden, wobei der Treiber bipolare Transistoren auf der Ausgabeseite aufweist. Die bipolaren Transistoren weisen jedoch eine Leitfähigkeit auf, die durch einen positiven Temperaturkoeffizienten beeinträchtigt wird. Demzufolge muss ein Ausgleichsschaltkreis bereitgestellt werden, der vermeidet, dass die bipolaren Transistoren durch Überhitzen zerstört werden. Der Treiber kann jedoch ebenfalls in MOS Technologie realisiert werden, wobei er Feldeffekttransistoren auf der Ausgabeseite aufweist. Das Ausbilden von zumin dest einem Teilwiderstand durch einen Feldeffekttransistor ist vorteilhaft im Vergleich zu dessen Ausbildung durch einen bipolaren Transistor, da ein Grundwiderstand, der durch den Feldeffekttransistor ausgebildet wird und mit einem anderen Teilwiderstand kombiniert werden kann, in einfacher Weise dergestalt realisiert wird, dass eine grundlegende physikalische Eigenschaft eines Feldeffekttransistors genutzt wird. Wenn Feldeffekttransistoren eingesetzt werden, kann ein Ausgleichsschaltkreis wegfallen, so dass ein einfacher Parallelschaltkreis ermöglicht wird. Gemäß dem kennzeichnenden Merkmal, wie in Anspruch 5 beansprucht, hat sich die Realisierung des Treibers als CMOS Treiber als sehr vorteilhaft erwiesen, da die Nutzung von CMOS Technologie heutzutage die Nutzung kostengünstiger Technologie impliziert. Ein weiterer Vorteil wird dadurch erzielt, dass der CMOS Treiber zwei komplementäre Feldeffekttransistoren auf der Ausgabeseite aufweist, die in vorteilhafter und flexibler Weise für das Kombinieren der Teilwiderstände genutzt werden können.
Die Bereitstellung der kennzeichnenden Merkmale gemäß der Erfindung und wie in Anspruch 6 beansprucht, bietet den Vorteil, dass, wenn zumindest einer der zwei Teilwiderstände abhängig vom Kombinieren der zwei Teilwiderstände änderbar ist, entweder eine erste Amplitude oder eine zweite Amplitude unabhängig von einander während einer Amplitudenmodulation des Trägersignals änderbar sind oder dass die zwei Amplituden in Abhängigkeit von einander änderbar sind. Ein Grad der Modulation des modulierten Trägersignals, definiert als eine Funktion dieser Amplituden, kann daher flexibel an verschiedene Anforderungen durch die Feineinstellung des Widerstandswertes des Ausgabewiderstandes angepasst werden. Dies sorgt dafür, dass die Modulationseinrichtung genau und flexibel relativ zu einem Grad der Modulation des modulierten Trägersignals durch die Feineinstellung des änderbaren Ausgabewiderstandes der Modulationseinrichtung angepasst werden kann, wobei der Grad während der Amplitudenmodulation des Trägersignals zu erzeugen ist. In diesem Kontext kann besonders darauf verwiesen werden, dass bei einem gegebenen Grad der Modulation und bei einer gegebenen Toleranz dieses Grades der Modulation eine sehr flexible Änderung der Ausgabeleistung des durch die Übertragungseinrichtung erzeugten Übertragungs signals in einer einfachen Weise dergestalt durchgeführt werden kann, dass zumindest ein Teilwiderstand änderbar ist. Als Ergebnis können postale Grenzen für eine Leistung des gelieferten Übertragungssignals, die sich in Seitenbändern eines Spektrums während einer Amplitudenmodulation befinden, in vorteilhafter Weise eingehalten werden. Ein weiterer Vorteil wird durch die Bereitstellung des kennzeichnenden Merkmals der Erfindung und wie in Anspruch 6 beansprucht, dergestalt erzielt, dass auf diese Weise der Ausgabewiderstand der Modulationseinrichtung in einfacher und vorteilhafter Weise an den Eingabewiderstand der Übertragungseinrichtung angepasst werden kann. Auf diese Weise können Widerstandswerte und Leistungswerte in verschiedenen Eingabewiderständen relativ leicht angepasst werden, während gleichzeitig ein erforderlicher Grad der Modulation weiterhin einstellbar bleibt.
Durch die Bereitstellung der kennzeichnenden Merkmale gemäß der Erfindung und wie in Anspruch 7 beansprucht wird ein änderbarer Teilwiderstand in vorteilhafter Weise geschaffen, da das Einschalten oder Abschalten eines schaltbaren Treibers direkt mit Hilfe von digitalen Signalen gesteuert werden kann, wodurch eine beträchtlich vereinfachte Amplitudenmodulation realisiert wird.
Durch die Bereitstellung des kennzeichnenden Merkmals gemäß der Erfindung und wie in Anspruch 8 beansprucht wird der Vorteil geboten, dass durch das Ein- und Abschalten einzelner schaltbarer Treiber, die unterschiedliche Grundwiderstände aufweisen, ein Teilwiderstand realisiert wird, welcher, was den Widerstandswert betrifft, über einen großen Bereich änderbar ist und in äußerst wirksamer und daher ebenfalls kostengünstiger Weise realisiert werden kann.
Durch die Bereitstellung des kennzeichnenden Merkmals gemäß der Erfindung und wie in Anspruch 9 beansprucht wird der Vorteil geboten, dass mit einer Gruppe parallel angeordneter Treiber, die einen Teilwiderstand ausbilden und einen gemeinsamen komplementären Transistor haben, eine beträchtliche Kosteneinsparung erzielt wird, besonders wenn es viele Treiber gibt.
Durch die Bereitstellung des kennzeichnenden Merkmals gemäß der Erfindung und wie in Anspruch 10 beansprucht wird der Vorteil geboten, dass die Schaltkreisgestaltung des integrierten Schaltkreises in einer beträchtlich einfacheren, platzsparenden und kostengünstigen Weise realisiert werden kann. Der zumindest eine Treiber kann in einfacher Weise mit allen anderen Komponenten der Modulationseinrichtung in standardisierter Technologie und mit einem einzigen Gestaltungs- und Herstellungsverfahren realisiert werden. Daher ermöglicht dies eine sehr wirksame Nutzung verfügbarer Ressourcen, was wiederum zu einer sehr wettbewerbsfähigen Herstellung des integrierten Schaltkreises beiträgt.
Die oben definierten Ausführungsformen und weitere Ausführungsformen der Erfindung werden offensichtlich aus den hiernach beschriebenen sechs Beispielen der Ausführungsform, und sie werden unter Bezugnahme auf diese Beispiele der Ausführungsform erläutert werden.
Die Erfindung wird weiter nachfolgend unter Bezugnahme auf sechs Beispiele der Ausführungsform beschrieben, die in den Zeichnungen gezeigt werden, auf welche die Erfindung jedoch nicht beschränkt ist.
1 zeigt in grafischer, schematischer Weise in Form eines Blockdiagramms ein Teil, das im vorliegenden Kontext wesentlich für eine Kommunikationsanordnung gemäß einem ersten Beispiel der Ausführungsform der Erfindung ist;
2 zeigt in ähnlicher Weise wie 1 eine Kommunikationsanordnung gemäß einem zweiten Beispiel der Ausführungsform der Erfindung;
3 zeigt in ähnlicher Weise wie 1 eine Kommunikationsanordnung gemäß einem dritten Beispiel der Ausführungsform der Erfindung;
4 zeigt in ähnlicher Weise wie 1 eine Kommunikationsanordnung gemäß einem vierten Beispiel der Ausführungsform der Erfindung;
5 zeigt in ähnlicher Weise wie 1 eine Kommunikationsanordnung gemäß einem fünften Beispiel der Ausführungsform der Erfindung;
6 zeigt in ähnlicher Weise wie 1 eine Kommunikationsanordnung 1 gemäß einem sechsten Beispiel der Ausführungsform der Erfindung.
1 zeigt in Form eines Blockdiagramms eine Kommunikationsanordnung 1, mit welcher Daten DA an einen Transponder 2 übertragen werden können.
Die Kommunikationsanordnung 1 schließt eine Spannungsversorgungseinrichtung 3 ein, die als ein Teil eines Logiksystems angeordnet ist und die für die Lieferung einer Versorgungsspannung V in Bezug auf die Erdung G bereitgestellt wird. Die Versorgungsspannung V wird genutzt für die Zuführung von Strom zu einem elektrischen Schaltkreis 4.
Die Kommunikationsanordnung 1 umfasst eine Datenquelle 5, die für die Lieferung der Daten DA bereitgestellt wird. Die Datenquelle 5 ist Teil einer digitalen Schnittstelle (nicht gezeigt), auf welche digitale Informationssignale als Daten durch einen Computer (nicht gezeigt) aufgebracht werden können, der sich außerhalb der Kommunikationsanordnung 1 befindet. Auf Grund einer normalerweise erforderlichen hohen Verarbeitungsgeschwindigkeit erscheinen die digitalen Informationssignale, die über die digitale Schnittstelle empfangen werden können, normalerweise als eine parallele Darstellung von logischen Einsen und Nullen, und sie werden in der Datenquelle 5 in eine serielle Darstellung von logischen Einsen und Nullen umgewandelt. Die serielle Darstellung wird weiter einer Codierung unterworfen, nach welcher die Übertragungsdaten DA empfangen werden, die eine serielle Reihenfolge von logischen Einsen und Nullen ausbilden, erzeugt in Übereinstimmung mit der gewählten Codierung.
Die Kommunikationsanordnung 1 schließt weiterhin einen Trägersignalerzeuger 6 ein, der für das Erzeugen eines Trägersignals CS und für die Übertragung des Trägersignals CS bereitgestellt wird. Bei der erfindungsgemäßen Kommunikationsanordnung 1 hat das Trägersignal CS eine Frequenz von 13,56 MHz.
Die Kommunikationsanordnung 1 schließt eine Modulationseinrichtung 7 ein, auf welche einerseits das Trägersignal CS und andererseits die Daten DA aufgebracht werden können. Die Modulationseinrichtung 7 wird für die Modulation des Trägersignals CS in Übereinstimmung mit den Daten DA bereitgestellt, während das Trägersignal CS während der Modulation amplitudenmoduliert wird.
Dementsprechend wird eine Amplitude des Trägersignals CS in Übereinstimmung mit den Daten DA so geändert, dass ein moduliertes Trägersignal erzeugt wird. Die Modulationseinrichtung 7 wird für die Übertragung des modulierten Trägersignals, somit eines amplitudenmodulierten Trägersignals CSM bereitgestellt.
Das amplitudenmodulierte Trägersignal CSM weist zumindest zwei verschiedene Amplituden auf, und im vorliegenden Fall wird eine erste Amplitude als Trägeramplitude bezeichnet, und eine zweite Amplitude wird als eine Modulationsamplitude bezeichnet. Üblicherweise ist die Trägeramplitude größer als die Modulationsamplitude, so dass mit Hilfe der zwei Amplituden ein positiver Grad der Modulation berechnet werden kann. Der Grad der Modulation wird üblicherweise in einem Prozentsatz angegeben, während eine Übereinstimmung der Trägeramplitude und der Modulationsamplitude einem Null-Prozentsatz des Grades der Modulation entspricht und eine unendlich kleine Modulationsamplitude im Vergleich zur Trägeramplitude einem Hundert-Prozentsatz des Grades der Modulation entspricht. In dem Fall, wenn die Trägeramplitude kleiner ist als die Modulationsamplitude, wird von einem negativen Grad der Modulation gesprochen.
Die Kommunikationsanordnung 1 schließt eine Übertragungseinrichtung 8 ein, die als ein Schwingschaltkreis angeordnet ist, der eine Übertragungsspule umfasst (der Schwingschaltkreis und die Übertragungsspule werden nicht gezeigt). Bei der Trägersignalfrequenz CS hat die Übertragungseinrichtung 8 einen nominell konstanten Eingabewiderstand 9. Das amplitudenmodulierte Trägersignal CSM kann auf die Übertragungseinrichtung 8 mit Hilfe der Modulationseinrichtung 7 aufgebracht werden.
Zu diesem Zweck hat die Modulationseinrichtung 7 einen Ausgabewiderstand 10, der, zusammen mit dem Eingabewiderstand 9 der Übertragungseinrichtung 8, ein Widerstandsnetz 11 ausbildet. Während einer ersten Halbperiode des Trägersignals CS ist der Schwingschaltkreis mit der Versorgungsspannung V über den Ausgabewiderstand 10 mit Hilfe des Widerstandsnetzes 11 verbunden, so dass ein Ladestrom durch den Ausgabewiderstand 10 hindurch fließt und bewirkt, dass der Schwingschaltkreis geladen wird. Während einer zweiten Halbperiode des Trägersignals CS ist der Schwingschaltkreis mit der Erdung G über den Ausgabewiderstand 10 mit Hilfe des Widerstandsnetzes 11 verbunden, so dass ein Entladestrom durch den Ausgabewiderstand 10 hindurch fließt und bewirkt, dass der Schwingschaltkreis entladen wird. Durch das Umschalten zwischen dem Ladestrom und dem Entladestrom wird der Schwingschaltkreis mit der Frequenz des Trägersignals CS geladen und entladen, so dass der Schwingschaltkreis dazu gebracht wird zu schwingen und ein Schwingmagnetfeld in der Nähe der Übertragungsspule induziert wird. Das Magnetfeld hat eine Magnetfeldamplitude, die proportional zur Stärke der Änderung des Stroms ist. Nachdem der Eingabewiderstand 9 der Übertragungseinrichtung 8 konstant ist, wird die Stärke der Stromänderung durch den Ausgabewiderstand 10 der Modulationseinrichtung 7 definiert.
Bei der erfindungsgemäßen Kommunikationsanordnung 1 ist der Ausgabewiderstand 10 der Modulationseinrichtung 7 in vorteilhafter Weise in einer änderbaren Version angeordnet. Mit Hilfe des änderbaren Ausgabewiderstandes 10 können unterschiedliche Stärken der Stromänderung erzeugt werden.
Der änderbar angeordnete Ausgabewiderstand 10 der Modulationseinrichtung 7 kann aus einem ersten Teilwiderstand 12A und einem zweiten Teilwiderstand 12B kombiniert werden. Weiterhin schließt die erfindungsgemäße Kommunikationsanordnung 1 eine Schalteinrichtung SM für das Kombinieren der zwei Teilwiderstän de ein. Die Schalteinrichtung SM wird für das parallele Schalten der zwei Teilwiderstände bereitgestellt.
Der erste Teilwiderstand 12A wird durch einen ersten Widerstand 13 und einen zweiten Widerstand 14, einen ersten Schalter 15 und einen zweiten Schalter 16 ausgebildet. An die Versorgungsspannung V ist der erste Widerstand 13 angeschlossen, mit welchem der erste Schalter 15 in Serie geschaltet ist. Mit dem ersten Schalter 15 ist der zweite Schalter 16 in Reihe geschaltet, mit welchem der zweite Widerstand 14 in Reihe geschaltet ist.
Der zweite Widerstand 14 ist weiterhin mit der Erdung G verbunden. Zwischen dem ersten Schalter 15 und dem zweiten Schalter 16 gibt es einen Anschlusspunkt A. Der zweite Teilwiderstand 12B wird durch einen dritten Widerstand 17 und einen vierten Widerstand 18, einen dritten Schalter 19 und einen vierten Schalter 20 ausgebildet. An die Versorgungsspannung V ist der dritte Widerstand 17 angeschlossen, mit welchem der dritte Schalter 19 in Serie geschaltet ist. Mit dem dritten Schalter 19 ist der vierte Schalter 20 in Reihe geschaltet, mit welchem der vierte Widerstand 18 in Reihe geschaltet ist. Der vierte Widerstand 18 ist weiterhin mit der Erdung G verbunden. Zwischen dem dritten Schalter 19 und dem vierten Schalter 20 gibt es einen Anschlusspunkt B, der einerseits an den Anschlusspunkt A und andererseits an die Übertragungseinrichtung 8 angeschlossen ist.
Die Schalteinrichtung SM hat die Form eines ersten Schalters 15 und eines zweiten Schalters 16, eines dritten Schalters 19 und eines vierten Schalters 20. Die Schalter 15, 16, 19 und 20 werden durch elektronische Schalter ausgebildet. Der erste Schalter 15 weist einen ersten Arbeitskontakt 21 auf, der zweite Schalter 16 weist einen zweiten Arbeitskontakt 22 auf, der dritte Schalter 19 weist einen dritten Arbeitskontakt 23 auf, und der vierte Schalter 20 weist einen vierten Arbeitskontakt 24 auf. Jeder Arbeitskontakt 21, 22, 23 und 24 kann elektronisch gesteuert werden und ist im Ruhestand geöffnet und im Arbeitszustand geschlossen. Für die elektronische Steuerung der Arbeitskontakte 21, 22, 23 und 24 wird dem ersten Arbeitskontakt 21 ein erstes Steuersignal C1 zugeführt, wird dem zweiten Arbeitskontakt 22 ein zweites Steuersignal C2 zugeführt, wird dem dritten Arbeitskontakt 23 ein drittes Steuersignal C3 zugeführt und wird dem vierten Arbeitskontakt 24 ein viertes Steuersignal C4 zugeführt. Die Steuersignale C1, C2, C3 und C4 können einen inaktiven Zustand oder einen aktiven Zustand annehmen. Wenn eines der Steuersignale einen inaktiven Zustand annimmt, befindet sich der entsprechende Arbeitskontakt in seinem Ruhezustand. Wenn eines der Steuersignale einen aktiven Zustand annimmt, befindet sich der entsprechende Arbeitskontakt in seinem Arbeitszustand.
Des Weiteren schließt die erfindungsgemäße Kommunikationsanordnung 1 eine Widerstandsänderungseinrichtung 25 für die Änderung des änderbaren Ausgabewiderstandes 10 der Modulationseinrichtung 7 in Übereinstimmung mit den Daten DA ein. Die Widerstandsänderungseinrichtung 25 ist angeordnet für den Empfang des Trägersignals CS und für den Empfang der Daten DA. Weiterhin wird die Widerstandsänderungseinrichtung 25 für das Erzeugen der Steuersignale C1, C2, C3 und C4 aus den Daten DA und dem Trägersignal CS und für die Lieferung der Steuersignale C1, C2, C3 und C4 bereitgestellt. Die Erzeugung der Steuersignale C1, C2, C3 und C4 aus dem Trägersignal CS und den Daten DA findet in der Kommunikationsanordnung 1, wie in 1 gezeigt wird, mit Hilfe eines Logikschaltkreises (nicht gezeigt) statt, der in die Widerstandsänderungseinrichtung 25 eingeschlossen ist.
Ein Beispiel der Ausführungsform wird nachstehend genutzt, um die Funktion der Modulationseinrichtung 7 zu erläutern, welche im vorliegenden Fall in vorteilhafter Weise durch den änderbaren Ausgabewiderstand 10 und die Widerstandsänderungseinrichtung 25 ausgebildet wird, die für die Änderung des Ausgabewiderstandes 10 bereitgestellt wird.
Gemäß dem ersten Beispiel der Ausführungsform wird davon ausgegangen, dass die Amplitudenmodulation eine Amplitudenmodulation mit einem positiven Grad der Modulation ist. Es wird weiterhin davon ausgegangen, dass die Modulation des Trägersignals CS durch die Modulationseinrichtung 7 in Übereinstimmung mit den Daten DA bewirkt wird, so dass die Trägeramplitude im Falle einer logischen Null in den Daten DA zu erzeugen ist und die Modulationsamplitude im Falle einer logischen Eins in den Daten DA zu erzeugen ist.
Für das Erzeugen der Trägeramplitude erzeugt die Widerstandsänderungseinrichtung 25 die Steuersignale dergestalt, dass das erste Steuersignal C1 und das dritte Steuersignal C3 gleichzeitig im aktiven Zustand sind, während sich das zweite Steuersignal C2 und das vierte Steuersignal C4 gleichzeitig im inaktiven Zustand befinden. Dies bildet einen ersten Ausgabewiderstand aus, der die Form eines Parallelschaltkreises des ersten Widerstandes 13 des ersten Teilwiderstandes 12A und des dritten Widerstandes 17 des zweiten Teilwiderstandes 12B hat. Der erste Ausgabewiderstand macht einen ersten Ladestrom möglich. Nach einer Halbperiode des Trägersignals CS gibt es eine erste Änderung des Zustandes bei der Widerstandsänderungseinrichtung 25 dergestalt, dass sich das erste Steuersignal C1 und das dritte Steuersignal C3 vom aktiven Zustand zum inaktiven Zustand ändern, während sich das zweite Steuersignal C2 und das vierte Steuersignal C4 vom inaktiven Zustand zum aktiven Zustand ändern. Dies bildet einen zweiten Ausgabewiderstand aus, der die Form eines Parallelschaltkreises des zweiten Widerstandes 14 des ersten Teilwiderstandes 12A und des vierten Widerstandes 18 des zweiten Teilwiderstandes 12B hat. Der zweite Ausgabewiderstand macht einen ersten Entladestrom möglich. Weiterhin gibt es für das erste Steuersignal C1 und das dritte Steuersignal C3 sowie für das zweite Steuersignal C2 und das vierte Steuersignal C4 eine abwechselnde erste Änderung des Zustandes zwischen dem inaktiven Zustand und dem aktiven Zustand, was zu einem abwechselnden Schalten zwischen dem ersten Ladestrom und dem ersten Entladestrom führt. Mit Hilfe des ersten Ausgabewiderstandes und des zweiten Ausgabewiderstandes wird ein Maximalwert des ersten Ladestroms und ein Maximalwert des ersten Entladestroms erreicht, wobei diese Maximalwerte der Bedingung für das Erzeugen der Trägeramplitude in Übereinstimmung mit dem ersten Beispiel der Ausführungsform genügen.
Für das Erzeugen der Modulationsamplitude erzeugt die Widerstandsänderungseinrichtung 25 die Steuersignale C1, C2, C3, C4 dergestalt, dass sich das erste Steuersignal C1 gleichzeitig im aktiven Zustand und das zweite Steuersignal C2 im inaktiven Zustand befinden, während sich das dritte Steuersignal C3 und das vierte Steuersignal C4 gleichzeitig im inaktiven Zustand befinden. Somit wird ein dritter Ausgabewiderstand durch den ersten Widerstand 13 und den ersten Teilwiderstand 12A ausgebildet. Der dritte Ausgabewiderstand macht einen zweiten Ladestrom möglich. Nach einer Halbperiode des Trägersignals CS gibt es eine zweite Änderung des Zustandes bei der Widerstandsänderungseinrichtung 25 dergestalt, dass sich das erste Steuersignal C1 zum inaktiven Zustand ändert und sich das zweite Steuersignal C2 zum aktiven Zustand ändert, während der Zustand des dritten Steuersignals C3 und des vierten Steuersignals C4 aufrechterhalten wird. Somit wird ein vierter Ausgabewiderstand durch den zweiten Widerstand 14 des ersten Teilwiderstandes ausgebildet. Der vierte Ausgabewiderstand macht einen zweiten Entladestrom möglich. Des Weiteren gibt es für das erste Steuersignal C1 und für das zweite Steuersignal C2 eine abwechselnde Änderung des Zustandes zwischen dem inaktiven Zustand und dem aktiven Zustand, was zu einer abwechselnden Änderung zwischen dem zweiten Ladestrom und dem zweiten Entladestrom führt.
Gemäß dem Ohmschen Gesetz ist der zweite Ladestrom einerseits kleiner als der erste Ladestrom und andererseits ist ebenfalls der zweite Entladestrom kleiner als der erste Entladestrom. In Folge dessen ist ebenfalls die Magnetfeldamplitude, welche durch die Modulationsamplitude des amplitudenmodulierten Trägersignals CSM bewirkt wird, kleiner als die Magnetfeldamplitude, welche durch die Trägeramplitude des amplitudenmodulierten Trägersignals CSM bewirkt wird.
Durch die Bereitstellung des änderbaren Ausgabewiderstandes 10 und der Widerstandsänderungseinrichtung 25 kann ein Trägersignal CS in einfacher Weise in Übereinstimmung mit den Daten DA moduliert werden. Daher wird eine wesentlich vereinfachte Modulationseinrichtung 7 bereitgestellt, und in deren Ergebnis kann ebenfalls eine kostengünstige Kommunikationsanordnung 1 realisiert werden. Mit Hilfe der Widerstandsänderungseinrichtung 25 kann der änderbare Ausgabewiderstand durch einen Logikschaltkreis geändert werden, der in die Widerstandsänderungseinrichtung 25 eingeschlossen ist. Es hat sich als äußerst vorteilhaft erwiesen, den änderbaren Ausgabewiderstand 10 aus einem ersten Teilwiderstand 12A und dem zweiten Teilwiderstand 12B zu kombinieren und, für den Zweck des Kombinierens der zwei Teilwiderstände 12A und 12B, die Schalteinrichtungen 15, 16, 19 und 20 bereitzustellen. Die Schalteinrichtungen 15, 16, 19 und 20 werden im vorliegenden Fall in vorteilhafter Weise für die Parallelschaltung der zwei Teilwiderstände 12A und 12B bereitgestellt, da diese parallele Kombination die geringsten Schaltkreisaufwendungen verursacht.
Weiterhin wird der Vorteil erzielt, dass im Ergebnis der parallelen Kombination der zwei Teilwiderstände 12A und 12B stets eine hohe nominelle Übertragungsleistung auf dem Eingabewiderstand der Übertragungseinrichtung erzeugt werden kann, da die parallele Kombination der zwei Teilwiderstände das Auftreten eines geringen nominellen Ausgabewiderstandes bewirkt.
2 zeigt in Form eines Blockdiagramms eine Kommunikationsanordnung 1 ähnlich der in 1 gezeigten Kommunikationsanordnung 1. Die in 2 gezeigte Kommunikationsanordnung 1 schließt eine Datenquelle 5 ein, die zusätzlich für die Lieferung der Daten DA und für die Lieferung der kombinierten Informationen C1 bereitgestellt wird, wobei die kombinierten Informationen eine erste Kombination, eine zweite Kombination und eine dritte Kombination von Steuersignalen C3 und C4 enthalten können. Die Steuersignale C3 und C4 werden durch die kombinierten Informationen C1 dergestalt beeinflusst, dass drei unterschiedliche Amplitudenwerte während der Erzeugung der Modulationsamplitude eingestellt werden können, das heißt ein erster Amplitudenwert in Übereinstimmung mit der ersten Kombination, ein zweiter Amplitudenwert in Übereinstimmung mit der zweiten Kombination und ein erster Amplitudenwert in Übereinstimmung mit der dritten Kombination. Die in 2 gezeigte Kommunikationsanordnung 1 schließt weiterhin eine Widerstandsänderungseinrichtung 25 ein, welche zusätzlich zum Empfang des Trägersignals CS und der Daten DA ebenfalls für den Empfang der kom binierten Informationen C1 angeordnet ist. Ein erster Teilwiderstand 12A des Ausgabewiderstandes 10 wird durch den zweiten Widerstand 14 und den zweiten Schalter 16 ausgebildet. Im vorliegenden Fall ist der dritte Widerstand 17 mit dem Netz verbunden. Auf diese Weise ist ebenfalls in diesem Fall der dritte Widerstand 17 mit dem dritten Schalter 19 in einer seriellen Kombination verbunden. Der dritte Widerstand 17 und der dritte Schalter 19 sind jedoch in einen Parallelschaltkreis mit dem vierten Schalter 20 und dem vierten Widerstand 18 eingefügt. Die parallele Kombination bildet einen zweiten Teilwiderstand 12B aus. Mit Hilfe der parallelen Kombination ist der zweite Teilwiderstand 12B bei dieser Ausführungsform änderbar.
Die Funktion der Modulationseinrichtung 7 wird nachfolgend unter Bezugnahme auf ein zweites Beispiel der Ausführungsform erläutert. Die Annahmen des ersten Beispiels der Ausführungsform gelten hier ebenfalls.
Die Widerstandsänderungseinrichtung 25 ist so angeordnet, dass wenn eine logische Null bei den Daten DA erscheint, die Trägeramplitude erzeugt wird und somit haben die kombinierten Informationen C1 keinen Einfluss auf die Erzeugung der Trägeramplitude. Des Weiteren wird davon ausgegangen, dass der zweite Widerstand 14, der dritte Widerstand 17 und der vierte Widerstand 18 unterschiedliche Werte haben.
Die Widerstandsänderungseinrichtung 25 ist weiterhin so angeordnet, dass sich das zweite Steuersignal C2 immer in einem umgekehrten Zustand zum ersten Steuersignal C1 befindet. Demgemäß befindet sich das erste Steuersignal C1 im aktiven Zustand während der ersten Halbperiode des Trägersignals CS, und das zweite Steuersignal C2 befindet sich im inaktiven Zustand, wenn das erste Steuersignal C1 sich im inaktiven Zustand während der zweiten Halbperiode befindet und das zweite Steuersignal C2 sich im aktiven Zustand befindet. Dementsprechend wird während der ersten Halbperiode ein erster Ausgabewiderstand durch den ersten Widerstand 13 ausgebildet, der im vorliegenden Fall nicht-änderbar angeordnet ist.
Für die Erzeugung der Trägeramplitude erzeugt die Widerstandsänderungseinrichtung 25 die Steuersignale C3 und C4 dergestalt, dass der Zustand des Steuersignals C3 und der Zustand des Steuersignals C4 identisch mit dem Zustand des Steuersignals C2 ist. Somit wird der erste Ausgabewiderstand während der ersten Halbperiode ausgebildet, während ein zweiter Ausgabewiderstand während der zweiten Halbperiode durch eine parallele Kombination des zweiten Widerstandes 14, des dritten Widerstandes 17 und des vierten Widerstandes 18 ausgebildet wird. Darüber hinaus wird das abwechselnde Schalten zwischen einem ersten Ladestrom und einem ersten Entladestrom erzielt, wobei der erste Entladestrom einen Maximalwert annimmt und somit der Bedingung für das Erzeugen der Trägeramplitude in Übereinstimmung mit dem zweiten Beispiel der Ausführungsform nachkommt.
Für das Erzeugen der Modulationsamplitude erzeugt die Widerstandsänderungseinrichtung 25 die Steuersignale C3 und C4 in Abhängigkeit von den kombinierten Informationen C1. In Übereinstimmung mit der ersten Kombination befinden sich die Steuersignale C3 und C4 in einem inaktiven Zustand während der ersten Halbperiode und während der zweiten Halbperiode. Somit wird während der zweiten Halbperiode ein zweiter Ausgabewiderstand durch den zweiten Widerstand 14 dergestalt ausgebildet, dass es einen zweiten Entladestrom gibt, der einen Minimalwert annimmt. Für diesen Minimalwert gibt es den ersten Amplitudenwert, welcher der kleinste mögliche Amplitudenwert der Modulationsamplitude ist. Gemäß der zweiten Kombination hat das dritte Steuersignal C3 Zustände, die mit dem zweiten Steuersignal C2 äquivalent sind, während das vierte Steuersignal C4 weiterhin in einem inaktiven Zustand bleibt. Während der zweiten Halbperiode wird dann ein dritter Ausgabewiderstand durch einen Parallelschaltkreis des zweiten Widerstandes 14 und des dritten Widerstandes 17 dergestalt ausgebildet, dass es einen zweiten Entladestrom gibt, der einen ersten Wert zwischen dem Maximalwert und dem Minimalwert annimmt, und der einem zweiten Amplitudenwert entspricht. Gemäß der dritten Kombination hat das vierte Steuersignal C4 Zustände, die mit dem zweiten Steuersignal C2 äquivalent sind, während das dritte Steuer signal C3 weiterhin in einem inaktiven Zustand bleibt. Während der zweiten Halbperiode wird dann ein dritter Ausgabewiderstand durch eine parallele Kombination des zweiten Widerstandes 14 und des vierten Widerstandes 18 dergestalt ausgebildet, dass es einen vierten Entladestrom gibt, der einen zweiten Wert zwischen dem Maximalwert und dem Minimalwert annimmt, und der einem dritten Amplitudenwert entspricht.
Durch das Ergreifen der Maßnahme, dass der zweite Teilwiderstand 12B änderbar ist, wird der Vorteil geboten, dass im vorliegenden Fall drei verschiedene Ausgabewiderstände erzeugt werden können, wenn die Modulationsamplitude erzeugt wird. Einerseits kann zum Beispiel für eine gegebene Modulationsamplitude der Ausgabewiderstand 10 in einfacher Weise durch die Widerstandsänderungseinrichtung 25 an einen Eingabewiderstand 9 der Übertragungseinrichtung 8 so angepasst werden, dass eine optimale Lieferung der Übertragungsleistung erzielt wird. Andererseits können zum Beispiel im Falle einer Amplitudenmodulation, während der es schon einen nominell angepassten Ausgabewiderstand 10 gibt, drei verschiedene Modulationsamplituden in gleichfalls einfacher Weise mit Hilfe der Widerstandsänderungseinrichtung 25 erzeugt werden.
3 zeigt in Form eines Blockdiagramms eine Kommunikationsanordnung 1 ähnlich der in 1 gezeigten Kommunikationsanordnung 1. Die in 3 gezeigte Kommunikationsanordnung 1 schließt einen ersten Teilwiderstand 12A ein, der durch einen ersten Treiber 26 realisiert wird.
Der erste Treiber 26 hat auf seiner Eingabeseite eine erste Treiber-Dateneingabe 31 und eine erste Treiber-Freigabeeingabe 32. Eine erste Eingabelogik 30 des ersten Treibers 26 ist mit der ersten Treiber-Dateneingabe 31 und mit der ersten Treiber-Freigabeeingabe 32 verbunden. Die erste Treiber-Dateneingabe 31, die erste Treiber-Freigabeeingabe 32 und die erste Eingabelogik 30 sind Bestandteil der Widerstandsänderungseinrichtung 25. Auf die erste Treiber-Dateneingabe 31 kann das Trägersignal CS aufgebracht werden. Auf die erste Treiber-Freigabeeingabe 32 kann ein erstes Freigabesignal E1 aufgebracht werden, wobei dieses Freigabesignal E1 in der Lage ist, zwei Zustände anzunehmen, das heißt einen Freigabezustand oder einen Blockierungszustand. Die erste Eingabelogik 30 wird für das Erzeugen und Liefern eines ersten Steuersignals C1 und eines zweiten Steuersignals C2 bereitgestellt. Die erste Eingabelogik 30 ist für diese Aufgabe so angeordnet, dass im Falle eines Freigabezustandes des ersten Freigabesignals E1 das erste Steuersignal C1 einen aktiven Zustand während der ersten Halbperiode des Trägersignals CS hat, während zur gleichen Zeit das zweite Steuersignal C2 einen inaktiven Zustand hat. Während der zweiten Halbperiode des Trägersignals CS hat das erste Steuersignal C1 einen inaktiven Zustand, während zur gleichen Zeit das zweite Steuersignal C2 einen aktiven Zustand hat. Wenn andererseits das erste Freigabesignal E1 blockiert ist, haben das erste Steuersignal und das zweite Steuersignal einen inaktiven Zustand.
Der erste Treiber 26 hat auf seiner Ausgabeseite einen ersten Transistor 28. Der erste Transistor 28 ist mit einem ersten Transistorausgabeterminal 28D mit der Versorgungsspannung V verbunden. Darüber hinaus ist der erste Transistor 28 mit einem zweiten Transistorausgabeterminal 28S mit einem Anschlusspunkt A verbunden, der eine Ausgabe des ersten Treibers 26 ausbildet. Der erste Transistor 28 weist eine erste Steuerelektrode 28G auf, mit welcher der erste Transistor 28 zu einem Schaltvorgang gesteuert werden kann. Auf die erste Steuerelektrode 28G kann das erste Steuersignal C1 dergestalt aufgebracht werden, dass der erste Transistor 28 eingeschaltet wird, wenn sich das erste Steuersignal C1 in einem aktiven Zustand befindet und dass der erste Transistor 28 abgeschaltet wird, wenn sich das erste Steuersignal C1 in einem inaktiven Zustand befindet.
Der erste Treiber 26 hat auf seiner Ausgabeseite einen zweiten Transistor 29. Der zweite Transistor ist mit einem dritten Transistorausgabeterminal 29D mit dem Anschlusspunkt A verbunden. Darüber hinaus ist der zweite Transistor 29 mit einem vierten Transistorausgabeterminal 29S mit der Erdung G verbunden. Der zweite Transistor 29 weist eine zweite Steuerelektrode 29G auf, mit welcher der zweite Transistor 29 zu einem Schaltvorgang gesteuert werden kann. Auf die zweite Steuerelektrode 28G kann das zweite Steuersignal C2 dergestalt aufge bracht werden, dass der zweite Transistor 29 eingeschaltet wird, wenn sich das zweite Steuersignal C2 in einem aktiven Zustand befindet und dass der zweite Transistor 29 abgeschaltet wird, wenn sich das zweite Steuersignal C2 in einem inaktiven Zustand befindet.
Die Kommunikationsanordnung 1 hat einen zweiten Teilwiderstand 12B, der durch einen zweiten Treiber 27 realisiert wird.
Der zweite Treiber 27 hat auf seiner Eingabeseite eine zweite Treiber-Dateneingabe 36 und eine zweite Treiber-Freigabe-Eingabe 37. Eine zweite Eingabelogik 35 des zweiten Treibers 27 ist mit der zweiten Treiber-Dateneingabe 36 und mit der zweiten Treiber-Freigabeeingabe 37 verbunden. Die zweite Treiber-Dateneingabe 36, die zweite Treiber-Freigabeeingabe 37 und die zweite Eingabelogik 35 sind Bestandteil der Widerstandsänderungseinrichtung 25. Auf die zweite Treiber-Dateneingabe 36 kann das Trägersignal CS aufgebracht werden. Auf die zweite Treiber-Freigabeeingabe 37 kann ein zweites Freigabesignal E2 aufgebracht werden, wobei dieses zweite Freigabesignal E2 in der Lage ist, zwei Zustände anzunehmen, das heißt einen Freigabezustand oder einen Blockierungszustand. Die zweite Eingabelogik 35 wird für das Erzeugen und Liefern eines dritten Steuersignals C3 und eines vierten Steuersignals C4 bereitgestellt. Die zweite Eingabelogik 35 ist für diesen Zweck so angeordnet, dass das dritte Steuersignal C3 einen aktiven Zustand während der ersten Halbperiode des Trägersignals CS hat, wenn das zweite Freigabesignal E2 freigegeben wird, während zur gleichen Zeit das vierte Steuersignal C4 einen inaktiven Zustand hat. Während der zweiten Halbperiode des Trägersignals CS hat das dritte Steuersignal C3 einen inaktiven Zustand, während zur gleichen Zeit das vierte Steuersignal C4 einen aktiven Zustand hat. Wenn sich das zweite Freigabesignal E2 in einem blockierten Zustand befindet, sind andererseits das dritte Steuersignal C3 und das vierte Steuersignal C4 in einem inaktiven Zustand.
Der zweite Treiber 27 hat auf seiner Ausgabeseite einen dritten Transistor 33. Der dritte Transistor 33 ist mit einem fünften Transistorausgabeterminal 33D mit der Versorgungsspannung V verbunden. Darüber hinaus ist der dritte Transistor 33 mit einem sechsten Transistorausgabeterminal 33S mit einem Anschlusspunkt B verbunden, der eine Ausgabe des zweiten Treibers 27 ausbildet. Der dritte Transistor 33 weist eine dritte Steuerelektrode 33G auf, mit welcher der dritte Transistor 33 zu einem Schaltmodus gesteuert werden kann. Auf die dritte Steuerelektrode 33G kann das dritte Steuersignal C3 dergestalt aufgebracht werden, dass der dritte Transistor 33 eingeschaltet wird, wenn sich das dritte Steuersignal C3 in einem aktiven Zustand befindet und dass der dritte Transistor 33 abgeschaltet wird und sich das dritte Steuersignal C3 in einem inaktiven Zustand befindet.
Der zweite Treiber 27 hat auf seiner Ausgabeseite einen vierten Transistor 34. Der vierte Transistor ist mit einem siebenten Transistorausgabeterminal 34D mit dem Anschlusspunkt B verbunden. Darüber hinaus ist der vierte Transistor 34 mit einem achten Transistorausgabeterminal 34S mit der Erdung G verbunden. Der vierte Transistor 34 weist eine vierte Steuerelektrode 34G auf, mit welcher der vierte Transistor 34 zu einem Schaltvorgang gesteuert werden kann. Auf die vierte Steuerelektrode 34G kann das vierte Steuersignal C4 dergestalt aufgebracht werden, dass der vierte Transistor 34 eingeschaltet wird, wenn sich das vierte Steuersignal C4 in einem aktiven Zustand befindet und dass der vierte Transistor 34 abgeschaltet wird, wenn sich das vierte Steuersignal C4 in einem inaktiven Zustand befindet.
Die Zustände der Steuersignale C1, C2, C3, C4 gestatten einen Gegentaktmodus sowohl für die zwei Transistoren 28 und 29 des ersten Treibers 26 als auch für die zwei Transistoren 33 und 34 des zweiten Treibers 27. Darüber hinaus können die zwei Transistoren 28 und 29 des ersten Treibers 26 gleichzeitig zu einem Blockierungszustand gesteuert werden, und die zwei Transistoren 33 und 34 des zweiten Treibers 27 können dies ebenfalls, so dass jeder Treiber einen so genannten Tristate auf seiner Ausgabe annehmen kann. Die zwei Treiber 26 und 27 sind somit als Tristate-Treiber angeordnet. Darüber hinaus werden die Ausgabetransistoren 28, 29, 33 und 34 der Treiber 26 und 27 im vorliegenden Fall in vorteilhafter Weise durch Feldeffekttransistoren ausgebildet.
Bei der in 3 gezeigten Kommunikationsanordnung 1 sind anstelle des ersten Teilwiderstandes 12A der erste Transistor 28 und der zweite Transistor 29 in der Kommunikationsanordnung 1 angeordnet, die in 1 gezeigt wird. Darüber hinaus sind in der in 3 gezeigten Kommunikationsanordnung 1 der dritte Transistor 33 und der vierte Transistor 34 anstelle des zweiten Teilwiderstandes 12B der in 1 gezeigten Kommunikationsanordnung 1 angeordnet. Jeder der vier Transistoren 28, 29, 33 und 34 kann in einem geschalteten Modus betrieben werden und weist einen Einschaltwiderstand im eingeschalteten Zustand auf, wobei der Widerstand durch einen minimalen Kanalwiderstand gegeben ist, der typisch für den betreffenden Transistor ist. Dieser typische minimale Kanalwiderstand wird als R_DSon in der Literatur bezeichnet (Tietze Schenk, Halbleiterschaltungstechnik, 6. Edition, Springerverlag, 1983, ISBN 3-540-12488-8 6). Daher bildet ein eingeschalteter Transistor eines Teilwiderstandes einen Grundwiderstand aus, der parallel zum anderen Teilwiderstand geschaltet ist.
Die Widerstandsänderungseinrichtung 25 schließt eine Freigabesignal-Erzeugungseinrichtung 38 ein, die für das Erzeugen und Liefern des ersten Freigabesignals E1 und des zweiten Freigabesignals E2 bereitgestellt wird. Zu diesem Zweck werden die Daten DA und die kombinierten Informationen C1 auf die Freigabesignal-Erzeugungseinrichtung 38 aufgebracht.
Nachfolgend wird die Funktion der Modulationseinrichtung 7 unter Bezugnahme auf ein drittes Beispiel der Ausführungsform erläutert. Die Annahmen des in 1 gezeigten ersten Beispiels der Ausführungsform gelten hier ebenfalls. Darüber hinaus wird davon ausgegangen, dass die Freigabesignal-Erzeugungseinrichtung 38 so angeordnet ist, dass die durch die Widerstandsänderungseinrichtung 25 zu erzeugenden Steuersignale C1, C2, C3 und C4 identisch mit den Steuersignalen der in 1 gezeigten Kommunikationsanordnung 1 sind.
Für die Erzeugung der Trägeramplitude erzeugt die Freigabesignal-Erzeugungseinrichtung 38 dementsprechend, unabhängig von den Konfigurations informationen C1, ein erstes Freigabesignal E1, das sich in einem Freigabezustand befindet, und ein zweites Freigabesignal E2, welches sich ebenfalls in einem Freigabezustand befindet. Folglich wird während der ersten Halbperiode des Trägersignals CS ein erster Ausgabewiderstand 10 durch eine parallele Kombination des ersten Transistors 28 und des dritten Transistors 33 ausgebildet, was einen ersten Ladestrom möglich macht. Während der zweiten Halbperiode des Trägersignals CS wird ein zweiter Ausgabewiderstand 10 durch eine parallele Kombination des zweiten Transistors 29 und des vierten Transistors 34 ausgebildet, was einen zweiten Ladestrom möglich macht. Dadurch wird das abwechselnde Schalten zwischen dem ersten Ladestrom und dem ersten Entladestrom für den Schwingschaltkreis der Übertragungseinrichtung 8 erzielt. Dadurch wird weiter erzielt, dass sowohl der erste Ladestrom als auch der erste Entladestrom einen Maximalwert annehmen, wie dies für die Trägeramplitude angenommen wird.
Für die Erzeugung der Modulationsamplitude erzeugt die Freigabesignal-Erzeugungseinrichtung 38 in Übereinstimmung mit den oben definierten Annahmen ein erstes Freigabesignal E1, welches sich während der ersten Periode und während der zweiten Periode des Trägersignals CS in einem Freigabezustand befindet, und ein zweites Freigabesignal E2, welches sich während der ersten Periode und während der zweiten Periode des Trägersignals CS in einem Blockierungszustand befindet. Somit wird durch den ersten Transistor 28 während der ersten Halbperiode ein dritter Ausgabewiderstand ausgebildet, was einen zweiten Ladestrom möglich macht. Darüber hinaus wird durch den zweiten Transistor 29 ein vierter Ausgabewiderstand ausgebildet, was einen zweiten Entladestrom möglich macht. Das Verhältnis des zweiten Ladestroms zum ersten Ladestrom ist so, wie es in Bezug auf 1 erläutert wurde. Das Gleiche gilt für den zweiten Entladestrom.
Da die zwei Teilwiderstände 12A und 12B durch die Transistoren 28, 29, 33 und 34 ausgebildet werden, wird eine äußerst einfache und vorteilhafte Nutzung des Einschaltwiderstandes eines eingeschalteten Schalttransistors für die Realisierung des Grundwiderstandes erreicht. Die Nutzung eines Transistors auf der Ausgabe seite eines Treibers bietet weiter den Vorteil, dass dieser Transistor leicht getrieben werden kann.
4 zeigt in Form eines Blockdiagramms eine Kommunikationsanordnung 1 ähnlich der in 2 gezeigten Kommunikationsanordnung 1. Die in 4 gezeigte Kommunikationsanordnung 1 schließt eine Modulationseinrichtung 7 ein. Die Modulationseinrichtung 7 umfasst vier Treiber, das heißt einen ersten Treiber 39, einen zweiten Treiber 40, einen dritten Treiber 41 und einen vierten Treiber 42 und eine Widerstandsänderungseinrichtung 25.
Der erste Treiber 39 weist auf seiner Ausgabeseite einen ersten Transistor 43 und einen zweiten Transistor 44 auf. Der erste Transistor 43 ist als ein P-Kanal-Feldeffekttransistor angeordnet. Der erste Transistor 43 hat eine erste Transistorausgabe 43D, eine erste Steuerelektrode 43G und eine zweite Transistorausgabe 43S. Der zweite Transistor 44 hat eine dritte Transistorausgabe 44D, eine zweite Steuerelektrode 44G und eine vierte Transistorausgabe 44S. Der erste Treiber 39 hat auf der Eingabeseite eine erste Eingabelogik 45, die eine erste Treiber-Dateneingabe 45D und eine erste Treiber-Freigabeeingabe 45E aufweist und die für das Erzeugen und Liefern eines ersten Steuersignals C1 angeordnet ist. Das erste Steuersignal C1 kann auf die zweite Steuerelektrode 44G aufgebracht werden. Der erste Transistor 43 ist mit der ersten Transistorausgabe 43D mit der Versorgungsspannung V verbunden. Darüber hinaus ist die zweite Transistorausgabe 43S mit der dritten Transistorausgabe 44D des zweiten Transistors 44 verbunden. Zwischen der zweiten Transistorausgabe 43S und der dritten Transistorausgabe 44D gibt es eine Ausgabe des ersten Treibers 39, die durch einen Anschlusspunkt A ausgebildet wird. Der zweite Transistor 44 ist mit seiner vierten Transistorausgabe 44S mit der Erdung G verbunden. Der erste Treiber 39 weist weiterhin eine Elektrodensteuerungseingabe 39A auf, welche für das direkte Steuern der ersten Steuerelektrode 43G bereitgestellt wird. Das Trägersignal CS kann direkt auf die Elektrodensteuerungseingabe 39A aufgebracht werden. Im vorliegenden Fall wird das Trägersignal CS als eine Reihenfolge logischer Einsen und logischer Nullen definiert, wobei eine logische Null während einer ersten Halbperiode des Träger signals CS auftritt und eine logische Eins während einer zweiten Halbperiode auftritt. Eine logische Null stellt einen inaktiven Zustand im vorliegenden Fall dar, und eine logische Eins stellt einen aktiven Zustand im vorliegenden Fall dar. Die erste Steuerelektrode 43G ist so angeordnet, dass der erste Transistor 43 eingeschaltet wird, wenn der ersten Steuerelektrode 43G eine logische Null des Trägersignals CS zugeführt wird, somit im inaktiven Zustand ist. Der erste Transistor 43 wird abgeschaltet, wenn der ersten Steuerelektrode 43G eine logische Eins des Trägersignals CS zugeführt wird, somit der aktive Zustand.
Der zweite Treiber 40 hat auf seiner Ausgabeseite einen dritten Transistor 46. Der dritte Transistor 46 hat eine fünfte Transistorausgabe 46D, eine dritte Steuerelektrode 46G und eine sechste Transistorausgabe 46S. Der zweite Treiber 40 hat auf der Eingabeseite eine zweite Eingabelogik 47, die eine zweite Treiberdateneingabe 47D und eine zweite Treiber-Freigabeeingabe 47E hat, und die für das Erzeugen und Liefern eines zweiten Steuersignals C2 angeordnet ist. Das zweite Steuersignal C2 wird auf die zweite Steuerelektrode 46G aufgebracht. Der dritte Transistor 46 ist mit seinem fünften Transistor 46D mit dem Anschlusspunkt A verbunden. Weiterhin ist der sechste Transistor 46S mit der Erdung G verbunden.
Der dritte Treiber 41 schließt auf seiner Ausgabeseite einen vierten Transistor 48 ein. Der vierte Transistor 48 hat eine siebente Transistorausgabe 48D, eine vierte Steuerelektrode 48G und eine achte Transistorausgabe 48S. Der dritte Treiber 41 hat auf seiner Eingabeseite eine dritte Eingabelogik 49, die eine dritte Treiberdateneingabe 49D und eine dritte Treiber-Freigabeeingabe 49E hat, und die für das Erzeugen und Liefern eines dritten Steuersignals C3 angeordnet ist. Das dritte Steuersignal C3 kann auf die vierte Steuerelektrode 48G aufgebracht werden. Der vierte Transistor 48 ist mit seiner siebenten Transistorausgabe 48D mit dem Anschlusspunkt A verbunden. Weiterhin ist die achte Transistorausgabe 48S mit der Erdung G verbunden.
Der vierte Treiber 42 hat auf seiner Ausgabeseite einen fünften Transistor 50. Der fünfte Transistor 50 hat eine neunte Transistorausgabe 50D, eine fünfte Steuer elektrode 50G und eine zehnte Transistorausgabe 50S. Der vierte Treiber 42 schließt auf seiner Eingabeseite eine vierte Eingabelogik 51 ein, die eine vierte Treiberdateneingabe 51D und eine vierte Treiber-Freigabeeingabe 51E hat, und die für das Erzeugen und Liefern eines vierten Steuersignals C4 genutzt wird. Das vierte Steuersignal C4 kann auf die fünfte Steuerelektrode 50G aufgebracht werden. Der fünfte Transistor 50 ist mit seiner neunten Transistorausgabe 50D mit dem Anschlusspunkt A verbunden. Weiterhin ist die zehnte Transistorausgabe 50S mit der Erdung G verbunden.
Jeder der Transistoren 44, 46, 48 und 50 ist als ein N-Kanal-Feldeffekttransistor angeordnet. Jede der Steuerelektroden 44G, 46G, 48G und 50G stellt den jeweiligen Transistor 44, 46, 48 oder 50 auf einen eingeschalteten Zustand ein, wenn das Steuersignal C1, C2, C3 oder C4 in einem aktiven Zustand auf die Steuerelektroden aufgebracht wird. Jede der Steuerelektroden 44G, 46G, 48G und 50G stellt den jeweiligen Transistor 44, 46, 48 oder 50 auf einen abgeschalteten Zustand ein, wenn das Steuersignal C1, C2, C3 oder C4 in einem inaktiven Zustand auf diese aufgebracht wird.
Auf jede Treiberdateneingabe 45D, 47D, 49D oder 51D kann das Trägersignal CS aufgebracht werden. Jede der Treiber-Freigabeeingaben 45E, 47E, 49E und 51E wird für den Empfang ihres jeweiligen Treiber-Freigabesignals E1, E2, E3 und E4 bereitgestellt. Jedes der Treiber-Freigabesignale E1, E2, E3 oder E4 kann einen Freigabezustand und einen Blockierungszustand aufnehmen.
Wenn der Freigabezustand für das erste Treiber-Freigabesignal E1 vorliegt, erzeugt die erste Eingabelogik 45 ein erstes Steuersignal C1 mit einem inaktiven Zustand während der ersten Halbperiode des Trägersignals CS. Während der zweiten Halbperiode des Trägersignals CS erzeugt die erste Eingabelogik 45 ein erstes Steuersignal C1 mit einem aktiven Zustand. Das Gleiche gilt für die zweite Eingabelogik 47, die dritte Eingabelogik 49 und die vierte Eingabelogik 51, so dass in analoger Weise, wenn das zweite Treiber-Freigabesignal E2, das dritte Treiber- Freigabesignal E3 und das vierte Treiber-Freigabesignal E4 auftreten, entsprechende Steuersignale C2, C3 und C4 erzeugt werden.
Bei der in 4 gezeigten Kommunikationsanordnung 1 werden der zweite und der dritte Transistor 44 und 46 anstelle des ersten Teilwiderstandes 12A der in 2 gezeigten Kommunikationsanordnung 1 bereitgestellt. Weiterhin werden bei der Kommunikationsanordnung 1 der vierte Transistor 48 und der fünfte Transistor 50 anstelle des zweiten Teilwiderstandes 12B der in 2 gezeigten Kommunikationsanordnung 1 bereitgestellt. Weiterhin werden bei der in 4 gezeigten Kommunikationsanordnung 1 der erste Transistor 43 anstelle des ersten Widerstandes 13 und des ersten Schalters 15 der in 2 gezeigten Kommunikationsanordnung 1 bereitgestellt. Der erste Transistor 43, der im eingeschalteten Zustand ist, der zweite Transistor 44, der im eingeschalteten Zustand ist, und der vierte Transistor 48, der im eingeschalteten Zustand ist, haben jeweils einen Widerstandswert. Der dritte Transistor 46, der im eingeschalteten Zustand ist, und der fünfte Transistor 50, der im eingeschalteten Zustand ist, haben jeweils einen zweiten Widerstandswert, wobei der zweite Widerstandswert größer ist als der erste Widerstandswert.
Der zweite Transistor 44 und der dritte Transistor 46 bilden einen ersten Teilwiderstand 12A aus. Der vierte Transistor 48 und der fünfte Transistor 50 bilden einen zweiten Teilwiderstand 12B aus. Jeder der Transistoren 44, 46, 48 und 50 kann auf den eingeschalteten Zustand oder auf den abgeschalteten Zustand durch das jeweilige Steuersignal C1, C2, C3 oder C4 eingestellt werden. Jeder Transistor bildet in seinem eingeschalteten Zustand einen Grundwiderstand aus, der in einen Parallelschaltkreis mit dem anderen Teilwiderstand eingeschlossen ist. Die Bereitstellung der zwei Teilwiderstände 12A und 12B, die mit Hilfe von jeweils zwei Transistoren 44 und 46; 48 und 50 ausgebildet werden, bewirkt, dass zumindest einer der zwei Teilwiderstände 12A oder 12B geändert werden kann. Weiterhin wird durch das Erzeugen separater Steuersignale C1, C2, C3 und C4 für die Transistoren 44, 46, 48 und 50 und durch den Anschluss der fünften Transistorausgabe 46D und der siebenten Transistorausgabe 48D und der neunten Transistorausgabe 50D an den Anschlusspunkt A erreicht, dass zumindest einer der zwei Teilwiderstände 12A oder 12B als eine Gruppe parallelgeschalteter Treiber 39 und 40; bzw. 41 und 42 genutzt wird, und dass zumindest einer der Treiber 39 oder 40; 41 oder 42 der Gruppe dem Rest der Gruppe hinzugefügt oder von dieser entfernt werden kann.
Mit dem Aufbringen des Trägersignals CS direkt auf die Elektrodensteuerungseingabe 39A wird weiterhin in vorteilhafter Weise erreicht, dass eine Gruppe parallel angeordneter Treiber 39 und 40; bzw. 41 und 42, die einen Teilwiderstand 12A oder 12B ausbildet, für alle Treiber 39, 40, 41 und 42 einen gemeinsamen komplementären Transistor auf der Ausgabeseite hat, das heißt den ersten Transistor 43.
Die erste Eingabelogik 45, die zweite Eingabelogik 47, die dritte Eingabelogik 49 und die vierte Eingabelogik 51 sind Bestandteil der Widerstandsänderungseinrichtung 25. Die Widerstandsänderungseinrichtung 25 hat eine erste Freigabesignalerzeugungseinrichtung 38 CW, die für das Erzeugen des ersten Freigabesignals E1 und des zweiten Freigabesignals E2 angeordnet ist. Die Widerstandsänderungseinrichtung 25 schließt weiterhin eine zweite Freigabesignalerzeugungseinrichtung 38 MW ein, die für das Erzeugen des dritten Freigabesignals E3 und des vierten Freigabesignals E4 angeordnet ist. Auf die erste Freigabesignalerzeugungseinrichtung 38 CW und auf die zweite Freigabesignalerzeugungseinrichtung 38 MW können für diesen Zweck die Daten DA und die kombinierten Informationen C1 aufgebracht werden. Die kombinierten Informationen C1 enthalten eine erste Kombinationsgruppe, die sich auf eine Kombination der Steuersignale C1 und C2 bezieht und eine zweite Kombinationsgruppe, die sich auf eine Kombination der Steuersignale C3 und C4 bezieht.
Nachfolgend wird die Funktion der Modulationseinrichtung 7 unter Bezugnahme auf ein viertes Beispiel der Ausführungsform, ein fünftes Beispiel der Ausführungsform und ein sechstes Beispiel der Ausführungsform erläutert. Für alle diese Beispiele der Ausführungsform gilt, dass während der ersten Halbperiode des Trä gersignals CS der erste Transistor 43 einen nicht-änderbaren Ausgabewiderstand dergestalt ausbildet, dass ein Ladestrom durch diesen Ausgabewiderstand hindurch fließt, wobei der Ladestrom bewirkt, dass der Schwingschaltkreis geladen wird.
Unter Bezugnahme auf das vierte Beispiel der Ausführungsform erläutert der vorliegende Fall die Funktion der Modulationseinrichtung 7 für die Erzeugung eines amplitudenmodulierten Trägersignals CS mit einem positiven Grad der Modulation und einer variablen Modulationsamplitude.
Für die Erzeugung der Trägeramplitude ist die Widerstandsänderungseinrichtung 25 im vorliegenden Fall so angeordnet, dass, wenn eine logische Null bei den Daten DA auftritt, die erste Freigabesignalerzeugungseinrichtung 38 CW den Freigabezustand für die Treiberfreigabesignale E1 und E2 erzeugt. Weiterhin erzeugt die zweite Freigabesignalerzeugungseinrichtung 38 MW einen Blockierungszustand für die Treiberfreigabesignale E3 und E4. Dies sorgt für einen ersten Ausgabewiderstand, so dass ein erster Entladestrom, der einen Maximalwert annimmt, da der zweite Transistor 44 parallel zum dritten Transistor 46 geschaltet ist, durch den ersten Ausgabewiderstand 11 hindurch fließt.
Für die Erzeugung der variablen Modulationsamplitude ist die Widerstandsänderungseinrichtung 25 so angeordnet, dass, wenn eine logische Eins bei den Daten DA auftritt, die zweite Freigabeerzeugungseinrichtung 38MW Treiberfreigabesignale E3 und E4 in Übereinstimmung mit der zweiten Kombinationsgruppe der kombinierten Informationen C1 erzeugt. Andererseits kann ein zweiter Ausgabewiderstand durch das Erzeugen des Freigabezustandes für das dritte Treiberfreigabesignal E3 und des Blockierungszustandes für das vierte Treiberfreigabesignal E4 ausgebildet werden. Ein zweiter Entladestrom, der jedoch einen kleineren Wert als den Maximalwert des ersten Entladestroms annimmt, fließt durch den zweiten Ausgabewiderstand hindurch. Andererseits kann ein dritter Ausgabewiderstand durch das Erzeugen des Freigabezustandes für das vierte Treiberfreigabesignal E4 und das Erzeugen des Blockierungszustandes für das dritte Treiberfreigabe signal E3 ausgebildet werden. Der dritte Entladestrom fließt durch den dritten Ausgabewiderstand hindurch, wobei der Entladestrom, so wie der zweite Entladestrom einen kleineren Wert als den Maximalwert des ersten Entladestroms annimmt und einen Wert annimmt, der vom Wert des zweiten Entladestroms unterschieden werden kann. Durch das Fließen des zweiten Entladestroms und des dritten Entladestroms wird eine variable Modulationsamplitude mit einem positiven Grad der Modulation während der Amplitudenmodulation des Trägersignals CS erzeugt.
Unter Bezugnahme auf das fünfte Beispiel der Ausführungsform wird die Funktion der Modulationseinrichtung 7 für die Erzeugung eines amplitudenmodulierten Trägersignals CSM mit einem negativen Grad der Modulation und einer variablen Trägeramplitude im vorliegenden Fall erläutert.
Für die Erzeugung der Modulationsamplitude ist die Widerstandsänderungseinrichtung 25 im vorliegenden Fall so angeordnet, dass, wenn eine logische Eins bei den Daten DA auftritt, die erste Freigabeerzeugungseinrichtung 38CW den Blockierungszustand für die Treiberfreigabesignale E1 und E2 erzeugt. Weiterhin erzeugt die zweite Freigabeerzeugungseinrichtung 38MW einen Freigabezustand für die Treiberfreigabesignale E3 und E4. Dies sorgt für einen ersten Ausgabewiderstand, so dass ein erster Entladestrom, der auf Grund des Parallelschaltkreises des vierten Transistors 44 und des fünften Transistors 46 einen Maximalwert annimmt, durch den ersten Ausgabewiderstand 11 hindurch fließt.
Für das Erzeugen der variablen Trägeramplitude ist die Widerstandsänderungseinrichtung 25 so angeordnet, dass, wenn eine logische Null in den Daten DA erscheint, die erste Freigabeerzeugungseinrichtung 38MW Treiberfreigabesignale E1 und E2 in Übereinstimmung mit der ersten Kombinationsgruppe der kombinierten Informationen GI erzeugt. Andererseits kann ein zweiter Ausgabewiderstand durch das Erzeugen des Freigabezustandes für das erste Treiberfreigabesignal E1 und das Erzeugen des Blockierungszustandes für das zweite Treiberfreigabesignal E2 ausgebildet werden. Ein zweiter Entladestrom, der jedoch einen kleine ren Wert als den Maximalwert annimmt, fließt durch den zweiten Ausgabewiderstand hindurch. Andererseits kann ein dritter Ausgabewiderstand durch das Erzeugen des Freigabezustandes für das zweite Treiberfreigabesignal E2 und das Erzeugen des Blockierungszustandes für das erste Treiberfreigabesignal E1 ausgebildet werden. Ein dritter Entladestrom fließt durch den dritten Ausgabewiderstand hindurch, wobei dieser jedoch so, wie der zweite Entladestrom einen kleineren Wert als den Maximalwert des ersten Entladestroms annimmt und einen Wert annimmt, der vom Wert des zweiten Entladestroms unterschieden werden kann. Durch das Fließen des zweiten Entladestroms und des dritten Entladestroms wird somit eine variable Trägeramplitude erzeugt, wenn das Trägersignal mit einem negativen Grad der Modulation amplitudenmoduliert wird.
Unter Bezugnahme auf das sechste Beispiel der Ausführungsform wird die Funktion der Modulationseinrichtung 7 für die Erzeugung eines amplitudenmodulierten Trägersignals CSM mit dem negativen Grad der Modulation im vorliegenden Fall erläutert, ebenso wie ein Umschalten für das Erzeugen eines amplitudenmodulierten Trägersignals CSM mit dem positiven Grad der Modulation. Im vorliegenden Fall ist die Widerstandsänderungseinrichtung 25 so angeordnet, dass die erste Freigaberzeugungseinrichtung 38CW Treiberfreigabesignale E1 und E2 in Übereinstimmung mit der ersten Kombinationsgruppe der kombinierten Informationen C1 erzeugt, während die Treiberfreigabesignale E3 und E4 in einem Blockierungszustand sind und die zweite Freigaberzeugungseinrichtung 38CM Treiberfreigabesignale E3 und E4 in Übereinstimmung mit der zweiten Kombinationsgruppe der kombinierten Informationen C1 erzeugt, während die Treiberfreigabesignale E1 und E2 in einem Blockierungszustand sind.
Für das Erzeugen der Trägeramplitude mit dem positiven Grad der Modulation während der Amplitudenmodulation und wenn eine logische Null bei den Daten DA in Übereinstimmung mit der ersten Kombinationsgruppe auftritt, wird ein erster Ausgabewiderstand durch das Erzeugen des Freigabezustandes für das erste Treiberfreigabesignal E1 und das Erzeugen des Blockierungszustandes für das zweite Treiberfreigabesignal E2 ausgebildet. Ein erster Entladestrom, der einen Maximalwert annimmt, fließt durch den ersten Ausgabewiderstand hindurch.
Für das Erzeugen der Modulationsamplitude mit dem positiven Grad der Modulation während der Amplitudenmodulation, wenn eine logische Eins bei den Daten DA auftritt, wird ein zweiter Ausgabewiderstand durch das Erzeugen des Freigabezustandes für das vierte Treiberfreigabesignal E4 und das Erzeugen des Blockierungszustandes für das dritte Treiberfreigabesignal E3 ausgebildet. Ein zweiter Entladestrom, der einen niedrigeren Wert als den Maximalwert des ersten Entladestroms annimmt, fließt dann durch den zweiten Ausgabewiderstand hindurch.
Bei der Kommunikationsanordnung 1 erfolgt das Umschalten für das Erzeugen eines amplitudenmodulierten Trägersignals CSM mit dem positiven Grad der Modulation dergestalt, dass der Freigabezustand und der Blockierungszustand für die erste Kombinationsgruppe ausgetauscht werden, wenn eine logische Null bei den Daten DA auftritt, und für die zweite Kombinationsgruppe, wenn eine logische Eins bei den Daten DA auftritt.
Für das Erzeugen der Modulationsamplitude mit dem negativen Grad der Modulation während der Amplitudenmodulation wird ein zweiter Ausgabewiderstand ausgebildet, wenn eine logische Eins bei den Daten DA auftritt, da der Blockierungszustand für das vierte Treiberfreigabesignal E4 und der Freigabezustand für das dritte Treibertreigabesignal E3 erzeugt wird. Ein dritter Entladestrom, der einen Maximalwert analog zum ersten Entladestrom annimmt, fließt durch den zweiten Ausgabewiderstand hindurch.
Für das Erzeugen der Trägeramplitude mit dem negativen Grad der Modulation während der Amplitudenmodulation wird ein vierter Ausgabewiderstand ausgebildet, wenn eine logische Null bei den Daten DA auftritt, ähnlich der ersten Kombinationsgruppe, dergestalt dass der Blockierungszustand für das erste Treiberfreigabesignal E1 und der Freigabezustand für das zweite Treibertreigabesignal E2 erzeugt werden. Ein vierter Entladestrom, der einen niedrigeren Wert als den Ma ximalwert des dritten Entladestroms annimmt, fließt dann durch den vierten Ausgabewiderstand hindurch.
5 zeigt in Form eines Blockdiagramms eine Kommunikationsanordnung 1 ähnlich der in 4 gezeigten Kommunikationsanordnung 1.
Im Unterschied zu der in 4 gezeigten Kommunikationsanordnung 1 schließt die in 5 gezeigte Kommunikationsanordnung 1 Treiber 39, 40, 41 und 42 ein, die einen Transistor 43 auf der Ausgabeseite aufweisen, wobei der Transistor als ein N-Kanal-Feldeffekttransistor angeordnet ist. Die Treiber 39, 40, 41 und 42 haben weiterhin auf ihren Ausgabeseiten die Transistoren 44, 46, 48 und 50, die jeweils als P-Kanal-Feldeffekttransistor angeordnet sind. Dementsprechend ist der Transistor 43 mit der ersten Transistorausgabe 43D mit dem Anschlusspunkt A verbunden und mit der zweiten Transistorausgabe 43S mit der Erdung G. Der zweite Transistor 44 ist mit der dritten Transistorausgabe 44D mit der Versorgungsspannung V verbunden und mit der vierten Transistorausgabe 44S mit dem Anschlusspunkt A. Die Transistoren 46, 48 und 50 sind zwischen der Versorgungsspannung V und dem Anschlusspunkt A analog zum Transistor 44 geschaltet. Die Funktion der in 5 gezeigten Kommunikationsanordnung 1 ist somit identisch mit der Funktion der in 4 gezeigten Kommunikationsanordnung 1.
Wenn die Kommunikationsanordnung 1 realisiert wird, ist zumindest ein Teil derselben, zum Beispiel die Modulationseinrichtung 7 des elektrischen Schaltkreises 4, als integrierter Schaltkreis angeordnet.
Folglich werden ebenfalls die in der Modulationseinrichtung 7 eingeschlossenen Treiber 39, 40, 41 und 42 als Teil des integrierten Schaltkreises genutzt. Dies bietet den Vorteil, dass die Modulationseinrichtung 7 im Verlaufe der Schaltkreisgestaltung des integrierten Schaltkreises schon berücksichtigt werden kann, was einerseits die Schaltkreisgestaltung beträchtlich vereinfacht und andererseits eine beträchtliche Einsparung von Raum und eine beträchtliche Einsparung von Kosten für die Realisierung möglich macht.
Der integrierte Schaltkreis wird als ein CMOS integrierter Schaltkreis realisiert, da eine gegenwärtig optimal verfügbare Technologie dann genutzt wird. Folglich sind die Treiber ebenfalls CMOS Treiber. Die Transistoren auf der Ausgabeseite sind als MOS Feldeffekttransistoren (MOS-FET) angeordnet. Darüber hinaus sind die MOS-FET im integrierten Schaltkreis so angeordnet, dass die Grundwiderstände der einzelnen Transistoren der Treiber ungleich sind. In diesem Kontext sollte beachtet werden, dass, wenn der integrierte Schaltkreis für zwei MOS-FET realisiert wird, wobei ein erster MOS-FET einen ersten Einschaltwiderstand aufweist, und ein zweiter MOS-FET einen zweiten Einschaltwiderstand aufweist, eine Proportion der zwei Einschaltwiderstände zueinander relativ gut reproduziert werden kann. Diese gute Reproduzierbarkeit der Proportion der Einschaltwiderstände wird wie folgt genutzt, wenn der änderbare Ausgabewiderstand 10 der Modulationseinrichtung 7 in CMOS Technologie realisiert wird.
Zuerst wird eine Matrix aus 60 Widerständen im integrierten Schaltkreis hergestellt. Jeder dieser Widerstände wird mit Hilfe des Einschaltwiderstandes aus einer entsprechenden Anzahl von N-FETs ausgebildet. Die Matrix hat eine erste Säule, eine zweite Säule, eine dritte Säule und eine vierte Säule von Widerständen. Jede Säule hat vier Reihen, das heißt eine erste Reihe, eine zweite Reihe, eine dritte Reihe und eine vierte Reihe von Widerständen. In der ersten Reihe jeder Säule gibt es eine Widerstand, der einen ersten Widerstandswert hat. In der zweiten Reihe jeder Säule gibt es einen Widerstand, der einen zweiten Widerstandswert hat. In der dritten Reihe jeder Säule gibt es einen Widerstand, der einen dritten Widerstandswert hat. In der vierten Reihe jeder Säule gibt es einen Widerstand, der einen vierten Widerstandswert hat. Der zweite Widerstandswert wird vom ersten Widerstandswert durch den Faktor 2¹ unterschieden. Der dritte Widerstandswert wird vom ersten Widerstandswert durch den Faktor 2² unterschieden. Der vierte Widerstandswert wird vom ersten Widerstandswert durch den Faktor 2³ unterschieden. Als Folge dessen haben die Widerstandswerte aller vier Widerstände eine duale Proportion zueinander.
Die Widerstandswerte der Widerstände in den Säulen werden andererseits durch einen Faktor kⁿ unterschieden, wobei n die Werte Null, Eins, Zwei und Drei annehmen kann und wobei für k in vorteilhafter Weise ein Wert bereitgestellt wird, der geringfügig vom Wert von Zwei abweicht. Im vorliegenden Fall wird der Wert für k mit 77/40 ausgewählt.
Der in der Widerstandsänderungseinrichtung 25 eingeschlossene logische Schaltkreis wird für die Aktivierung der Widerstände der Matrix bereitgestellt und angeordnet. Jeder aktivierte Widerstand der Matrix wird dann in eine parallele Kombination mit allen anderen aktivierten Widerständen der Matrix dergestalt eingefügt, dass die parallele Kombination einen Gesamtwiderstand ausbildet. Zu diesem Zweck aktiviert der logische Schaltkreis einerseits die Reihen und aktiviert andererseits die Säulen. Die Aktivierung der Reihen erfolgt mit vier Bits, wobei jedes Bit eine Reihe aktiviert. Die Aktivierung der Säulen erfolgt mit zwei Bits, wobei die Zahlen Null, Eins, Zwei und Drei mit den zwei Bits ausgebildet werden können. Wenn die zwei Bits die Zahl Null ausbilden, wird die erste Säule aktiviert. Wenn die zwei Bits die Zahl Eins ausbilden, werden die erste und die zweite Säule aktiviert. Wenn die zwei Bits die Zahl Zwei ausbilden, werden die erste, die zweite und die dritte Säule aktiviert. Wenn die zwei Bits die Zahl Drei ausbilden, werden alle vier Säulen aktiviert. Die Wahl des obigen Wertes für den Faktor k hat sich im vorliegenden Fall als sehr vorteilhaft erwiesen, da es dann ein äußerst glattes Muster des Gesamtwiderstandes gibt, der als eine Funktion der zwei Bits und der vier Bits ausgebildet wird. Darüber hinaus ist für den Gesamtwiderstandswert der Widerstände, die in der Matrix aktiviert werden, eine Feineinstellung des Gesamtwiderstandes für große Widerstandswerte und eine Grobeinstellung des Gesamtwiderstandes für kleine Widerstandswerte möglich.
Die zwei Bits für die Aktivierung der Säulen und die vier Bits für die Aktivierung der Reihen werden auf den Logikschaltkreis, der in der Widerstandsänderungseinrichtung 25 eingeschlossen ist, über die kombinierten Informationen C1 aufgebracht. Im vorliegenden Fall erzeugt die Datenquelle 5 zwei Arten von kombinierten Infor mationen C1, das heißt eine Trägerkombination und eine Modulationskombination. Die Trägerkombination wird in einem Trägerregister des Logikschaltkreises gespeichert, und die Modulationskombination wird in einem Modulationsregister des Logikschaltkreises gespeichert.
Während die Datenquelle S die Daten DA zu der in der Modulationseinrichtung 7 eingeschlossen Widerstandsänderungseinrichtung 25 liefert, bildet die Widerstandsänderungseinrichtung 25 den Ausgabewiderstand 10 in Übereinstimmung mit den Daten DA aus, somit den Gesamtwiderstand der Matrix der Modulationseinrichtung 7. Wenn eine logische Null in den Daten DA auftritt, nutzt der Logikschaltkreis einerseits die Trägerkombination für die Ausbildung eines ersten Gesamtwiderstandes der Matrix, somit eines ersten Ausgabewiderstandes 10 der Modulationseinrichtung 7 dergestalt, dass die Trägeramplitude erzeugt wird. Wenn eine logische Eins in den Daten DA auftritt, nutzt der Logikschaltkreis andererseits die Modulationskombination für die Ausbildung eines zweiten Gesamtwiderstandes der Matrix, somit eines zweiten Ausgabewiderstandes 10 der Modulationseinrichtung 7 dergestalt, dass die Modulationsamplitude erzeugt wird.
Im vorliegenden Fall gibt es, zusätzlich zur Ausbildung des ersten Ausgabewiderstandes 10 für die Erzeugung der Trägeramplitude, zweiundsechzig weitere verschiedene zweite Ausgabewiderstände 10 für die Erzeugung von zweiundsechzig verschiedenen Modulationsamplituden, wobei mit diesen zweiundsechzig zweiten Ausgabewiderständen 10 sowohl die Amplitudenmodulation mit dem positiven Grad der Modulation als auch die Amplitudenmodulation mit dem negativen Grad der Modulation berücksichtigt wird.
Wenn das kennzeichnende Merkmal gemäß der Erfindung bereitgestellt wird, dass die Treiber 39, 40, 41 und 42 einer Gruppe relativ zum Rest der Gruppe ein- und ausgeschaltet werden können, wird der Vorteil einer wesentlich vereinfachten Amplitudenmodulation erzielt.
Darüber hinaus bietet bei der erfindungsgemäßen Kommunikationsanordnung 1 ein gemeinsamer komplementärer Transistor 43 den Vorteil, dass, wenn eine Vielzahl von Treibern 39, 40, 41 und 42 in der Modulationseinrichtung 7 bereitgestellt wird, es eine beträchtliche Kosteneinsparung gibt.
Die erfindungsgemäße Kommunikationsanordnung 1 bietet darüber hinaus den Vorteil, dass, da unterschiedliche Grundwiderstände der Transistoren 44, 46, 48 und 50 der Treiber 39, 40, 41 und 42 bereitgestellt werden, variable Weitbereich-Widerstandswerte für den Ausgabewiderstand 10 der Modulationseinrichtung 7 in einem weiten Bereich ausgebildet werden. Dies ist besonders wichtig bei der Erzeugung eines amplitudenmodulierten Trägersignals, das unterschiedliche Grade der Modulation aufweist und in Übereinstimmung mit den Daten DA erzeugt wird, während, besonders wenn geeignete Grundwiderstände ausgewählt werden, die Grade der Modulation in vorteilhafter und einfacher Weise erzeugt werden können.
Bei der Kommunikationsanordnung 1 gemäß der Erfindung hat sich die Tatsache, dass die Treiber 39, 40, 41 und 42 als ein Bestandteil des integrierten Schaltkreises bereitgestellt werden, als äußerst vorteilhaft erwiesen, da dies die Herstellung der Treiber vereinfacht und sie raumsparend und kostengünstig macht.
6 zeigt in Form eines Blockdiagramms eine Kommunikationsanordnung 1 ähnlich der in 1 gezeigten Kommunikationsanordnung 1.
Bei der in 6 gezeigten Kommunikationsanordnung 1 wird der erste Teilwiderstand 12A durch einen ersten Transistor 52 und einen zweiten Transistor 53 ausgebildet. Der erste Transistor 52 ist als ein P-Kanal-Feldeffekttransistor angeordnet. Der zweite Transistor 53 ist als ein N-Kanal-Feldeffekttransistor angeordnet. Der erste Transistor 52 hat eine erste Transistorausgabe 52D und eine zweite Transistorausgabe 52S und eine erste Steuerelektrode 52G. Der zweite Transistor 53 hat eine dritte Transistorausgabe 53D und eine vierte Transistorausgabe 53S und eine zweite Steuerelektrode 53G. Die erste Transistorausgabe 52D ist mit der Versorgungsspannung V verbunden. Die vierte Transistorausgabe 53S ist mit der Erdung G verbunden. Zwischen der zweiten Transistorausgabe 52S und der dritten Transistorausgabe 53D befindet sich der Anschlusspunkt A. Die erste Steuerelektrode 52G und die zweite Steuerelektrode 53G können das Trägersignal CS erhalten. Der erste Transistor 52 ist in einem eingeschalteten Zustand während einer ersten Halbperiode des Trägersignals CS, während der zweite Transistor 53 in einem abgeschalteten Zustand ist. Der erste Transistor 52 ist in einem abgeschalteten Zustand während einer zweiten Halbperiode, während der zweite Transistor 53 in einem eingeschalteten Zustand ist. Der erste Transistor 52 und der zweite Transistor 53 haben einen bestimmten Grundwiderstand im eingeschalteten Zustand.
Bei der Kommunikationsanordnung 1 wird der zweite Teilwiderstand 12B durch einen ersten Widerstand 54, einen zweiten Widerstand 55, einen dritten Widerstand 56 und einen vierten Widerstand 57 und durch eine Schalteinrichtung, welche die Form eines ersten Schalters 58, eines zweiten Schalters 59, eines dritten Schalters 60 und eines vierten Schalters 61 hat, ausgebildet. Die Schalteinrichtung, die für das Kombinieren der zwei Teilwiderstände 12A und 12B bereitgestellt wird, ermöglicht im vorliegenden Fall eine serielle Kombination der zwei Teilwiderstände 12A und 12B. Der erste Widerstand 54 ist in Serie zum Anschlusspunkt A geschaltet. Mit dem ersten Widerstand 54 ist der zweite Widerstand 55 in Serie geschaltet, mit dem zweiten Widerstand 55 ist der dritte Widerstand 56 in Serie geschaltet und mit dem dritten Widerstand 56 ist der vierte Widerstand 57 in Serie geschaltet. Der Eingabewiderstand 9 der Übertragungseinrichtung 8 ist in Serie mit dem vierten Widerstand 57 geschaltet. Zwischen dem ersten Widerstand 54 und dem zweiten Widerstand 55 gibt es einen Anschlusspunkt B. Zwischen dem zweiten Widerstand 55 und dem dritten Widerstand 56 gibt es einen Anschlusspunkt C. Zwischen dem dritten Widerstand 56 und dem vierten Widerstand 57 gibt es einen Anschlusspunkt D. Zwischen dem vierten Widerstand 57 und dem Eingabewiderstand 9 gibt es einen Anschlusspunkt E. In einen Parallelschaltkreis mit den vier Widerständen 54, 55, 56 und 57 ist der erste Schalter eingefügt, der einerseits mit dem Anschlusspunkt A und andererseits mit dem Anschlusspunkt E verbunden ist. In einen Parallelschaltkreis mit der seriellen Kombination, die durch den zweiten Widerstand 55, den dritten Widerstand 56 und den vierten Widerstand 57 ausgebildet wird, ist der zweite Schalter 59 eingefügt, der einerseits mit dem Anschlusspunkt B und andererseits mit dem Anschlusspunkt E verbunden ist. In eine parallele Kombination mit der seriellen Kombination, die durch den dritten Widerstand 56 und den vierten Widerstand 57 ausgebildet wird, ist der dritte Schalter 60 eingefügt, der einerseits mit dem Anschlusspunkt C und andererseits mit dem Anschlusspunkt E verbunden ist. In einen Parallelschaltkreis mit dem vierten Widerstand 57 ist der vierte Schalter 61 eingefügt, der einerseits mit dem Anschlusspunkt D und andererseits mit dem Anschlusspunkt E verbunden ist.
Der erste Schalter 58 hat einen ersten Arbeitskontakt 58A, der zweite Schalter 59 hat einen zweiten Arbeitskontakt 59A, der dritte Schalter 60 hat einen dritten Arbeitskontakt 60A, und der vierte Schalter 61 hat einen vierten Arbeitskontakt 61A. Jeder der Arbeitskontakte 58A, 59A, 60A oder 61A ist elektronisch steuerbar durch ein Steuersignal, und er wird im Ruhezustand geöffnet und im Arbeitszustand geschlossen. Wenn einem Arbeitskontakt 58A, 59A, 60A oder 61A sein Steuersignal zugeführt wird, das einen aktiven Zustand annimmt, ist der Arbeitskontakt in seinem Arbeitszustand. Wenn einem Arbeitskontakt 58A, 59A, 60A oder 61A sein Steuersignal zugeführt wird, das einen inaktiven Zustand annimmt, ist der Arbeitskontakt in seinem Ruhezustand.
Die Datenquelle 5 wird im vorliegenden Fall für die Lieferung der Daten DA und für die Lieferung der kombinierten Informationen C1 bereitgestellt. Die Widerstandsänderungseinrichtung 25 wird für den Empfang der Daten DA und der kombinierten Informationen C1 bereitgestellt. Die Widerstandsänderungseinrichtung 25 wird weiterhin für das Erzeugen und Liefern der Steuersignale C1, C2, C3 und C4 bereitgestellt. Den Arbeitskontakten 58A, 59A, 60A und 61A werden die Steuersignale C1, C2, C3 und C4 zugeführt.
Nachfolgend wird die Funktion der Modulationseinrichtung 7 an Hand eines siebenten Beispiels der Ausführungsform erläutert. Die Annahmen des ersten Bei spiels der Ausführungsform gelten hier ebenfalls. Des Weiteren wird davon ausgegangen, dass die vier Widerstände 54, 55, 56 und 57 unterschiedliche Werte haben.
Für das Erzeugen der Trägeramplitude, wenn eine logische Null bei den Daten DA auftritt, erzeugt die Widerstandsänderungseinrichtung 25 ein erstes Steuersignal C1, das einen aktiven Zustand hat. Als Ergebnis wird der Anschlusspunkt A direkt mit dem Anschlusspunkt E verbunden. Im vorliegenden Fall fließt während einer ersten Halbperiode des Trägersignals CS ein erster Ladestrom von der Versorgungsspannung V über den ersten Widerstand 52, welcher den ersten Teilwiderstand 12A während dieser ersten Halbperiode ausbildet, in den Schwingschaltkreis der Übertragungseinrichtung 8 hinein. Weiterhin fließt während einer zweiten Halbperiode des Trägersignals CS ein erster Entladestrom vom Schwingschaltkreis über den zweiten Transistor 53, welcher den ersten Teilwiderstand 12A während dieser zweiten Halbperiode ausbildet, zur Erdung G. Der erste Entladestrom und der erste Ladestrom haben einen Maximalwert, da der geschlossene Schalter 58 einen zweiten Teilwiderstand 12B ausbildet, der einen Null Ohm Widerstandswert aufweist.
Für das Erzeugen der Modulationsamplitude, wenn eine logische Eins bei den Daten DA auftritt, erzeugt die Widerstandsänderungseinrichtung 25 die Steuersignale C1, C2, C3 und C4 in Übereinstimmung mit den kombinierten Informationen C1. Das erste Steuersignal C1 hat immer einen inaktiven Zustand. Damit wird erreicht, dass der Minimalwert des zweiten Teilwiderstandes 12B durch den Wert des ersten Widerstandes 54 gegeben wird. Mit Hilfe der drei Steuersignale C2, C3 und C4 können vier verschiedene Grade der Modulation erzeugt werden, während das Trägersignal CS amplitudenmoduliert wird.
Ein erster Grad der Modulation kann dann mit Hilfe der ersten kombinierten Informationen C1 erzeugt werden, in Übereinstimmung mit denen das zweite Steuersignal C2 einen aktiven Zustand hat und das dritte Steuersignal C3 und das vierte Steuersignal C4 einen inaktiven Zustand haben. Der zweite Teilwiderstand 12B wird dann durch den ersten Widerstand 54 dergestalt ausgebildet, dass sich ein zweiter Ladestrom und ein zweiter Entladestrom ergeben, deren Werte kleiner sind als der Maximalwert, der während der Erzeugung der Trägeramplitude auftritt.
Ein zweiter Grad der Modulation kann mit Hilfe der zweiten kombinierten Informationen C1 erzeugt werden, in Übereinstimmung mit denen das dritte Steuersignal C3 einen aktiven Zustand hat und das zweite Steuersignal C2 und das vierte Steuersignal C4 einen inaktiven Zustand haben. Der zweite Teilwiderstand 12B wird dann durch eine serielle Kombination des ersten Widerstandes 54 und des zweiten Widerstandes 55 dergestalt ausgebildet, dass es einen dritten Ladestrom und einen dritten Entladestrom gibt, deren Werte kleiner sind als der Maximalwert, der auftritt, während die Trägeramplitude erzeugt wird, und deren Werte weiterhin kleiner sind als die Werte des zweiten Ladestroms und des zweiten Entladestroms.
Ein dritter Grad der Modulation kann mit Hilfe der dritten kombinierten Informationen C1 erzeugt werden, in Übereinstimmung mit denen das vierte Steuersignal C4 einen aktiven Zustand hat und das zweite Steuersignal C2 und das dritte Steuersignal C3 einen inaktiven Zustand haben. Der zweite Teilwiderstand 12B wird dann durch eine serielle Kombination des ersten Widerstandes 54, des zweiten Widerstandes 55 und des dritten Widerstandes 56 dergestalt ausgebildet, dass es einen vierten Ladestrom und einen vierten Entladestrom gibt, deren Werte kleiner sind als der Maximalwert, der auftritt, während die Trägeramplitude erzeugt wird, und deren Werte weiterhin kleiner sind als die Werte des Ladestroms und des Entladestroms, die in Übereinstimmung mit den ersten kombinierten Informationen C1 und den zweiten kombinierten Informationen C1 erzeugt werden.
Ein vierter Grad der Modulation kann mit Hilfe der vierten kombinierten Informationen C1 erzeugt werden, in Übereinstimmung mit denen die drei Steuersignale C2, C3 und C4 einen inaktiven Zustand haben. Der zweite Teilwiderstand 12B wird durch eine serielle Kombination des ersten Widerstandes 54, des zweiten Wider standes 55, des dritten Widerstandes 56 und des vierten Widerstandes 57 dergestalt ausgebildet, dass es einen fünften Ladestrom und einen fünften Entladestrom gibt, deren Werte kleiner sind als der Maximalwert, der auftritt, während die Trägeramplitude erzeugt wird, und deren Werte weiterhin kleiner sind als die Werte des Ladestroms und des Entladestroms, die in Übereinstimmung mit den ersten kombinierten Informationen C1, in Übereinstimmung mit den zweiten kombinierten Informationen C1 und in Übereinstimmung mit den dritten kombinierten Informationen C1 erzeugt werden.
In diesem Kontext sollte angemerkt werden, dass beträchtlich mehr Grade der Modulation mit einer unterschiedlichen Anordnung des zweiten Teilwiderstandes 12B erzeugt werden können. Wenn zum Beispiel der erste Schalter 58 parallel zum ersten Widerstand 54 geschaltet ist, der zweite Schalter 59 parallel zum zweiten Widerstand 55 geschaltet ist, der dritte Schalter 60 parallel zum dritten Widerstand 56 geschaltet ist und der vierte Schalter 61 parallel zum vierten Widerstand 57 geschaltet ist, können bis zu fünfzehn (15) Grade der Modulation mit geeigneten kombinierten Informationen C1 erzeugt werden.
Da der zweite Teilwiderstand 12B durch Widerstände 54, 55, 56 und 57 ausgebildet wird, die in Serie geschaltet sein können und durch Schalter 58, 59, 60 und 61 für das Überbrücken der Widerstände 54, 55, 56 und 57 oder für das Überbrücken von Gruppen von Widerständen 54, 55, 56, 57, kann die Modulationseinrichtung 7 in einer einfachen Weise realisiert werden, während der änderbare Ausgabewiderstand 10 durch in Serie geschaltete Teilwiderstände 12A und 12B ausgebildet wird.
Die Erfindung ist nicht auf die obigen Beispiele der Ausführungsform beschränkt. Es kann angemerkt werden, dass die Modulationseinrichtung, die einen änderbaren Ausgabewiderstand aufweist, für das Erzeugen des modulierten Trägersignals sowohl mit einer symmetrischen Amplitudenmodulation als auch mit einer asymmetrischen Amplitudenmodulation angeordnet werden kann.
Es sollte angemerkt werden, dass die Übertragungseinrichtung ebenfalls durch eine kapazitive Kopplung oder mit Hilfe einer Antenne für die Übertragung des modulierten Trägersignals angeordnet werden kann.
Es sollte angemerkt werden, dass der änderbare Ausgabewiderstand der Modulationseinrichtung ebenfalls als ein Kommunikationsleitungsterminal für den Abschluss des Widerstandes einer Kommunikationsleitung dergestalt angeordnet werden kann, dass in vorteilhafter Weise eine flexible Anpassung des Widerstandes eines Ausgabewiderstandes der Kommunikationsleitung erzielt wird.
Es sollte weiter angemerkt werden, dass der änderbare Ausgabewiderstand der Modulationseinrichtung ebenfalls als ein Eingabewiderstand der Kommunikationsanordnung dergestalt angeordnet werden kann, dass in vorteilhafter Weise eine flexible Anpassung des Widerstandes eines Eingabewiderstandes dieser Kommunikationsanordnung erzielt wird.
Es sollte weiter angemerkt werden, dass der änderbare Ausgabewiderstand der Modulationseinrichtung ebenfalls als eine Ausgabe-Parallelkombination einer Vielzahl von CMOS Operationsverstärkern angeordnet werden kann.
Es kann schließlich angemerkt werden, dass die Übertragungseinrichtung normalerweise ein Anpassungsnetz für das Anpassen des Widerstandes des Eingabewiderstandes an einen Nennwert aufweist.

Claims

Kommunikationsanordnung (1), mit welcher Daten (DA) an einen Transponder (2) übertragen werden können, wobei die Kommunikationsanordnung (1) umfasst: eine Datenquelle (5) für die Lieferung von Daten (DA) und einen Trägersignalerzeuger (6) für die Erzeugung und Lieferung eines Trägersignals (CS) und eine Modulationseinrichtung (7), die dafür ausgelegt ist, einerseits das Trägersignal (CS) und andererseits die Daten (DA) zu empfangen und wobei die Modulationseinrichtung (7) dafür verwendet wird, das Trägersignal (CS) in Übereinstimmung mit den Daten (DA) zu modulieren und dafür, ein moduliertes Trägersignal (CSM) zu liefern, und eine Übertragungseinrichtung (8), welche einen nominell konstanten Eingabewiderstand (9) aufweist und welche dafür ausgelegt ist, das modulierte Trägersignal (CSM) zu empfangen, und wobei die Modulationseinrichtung (7) einen Ausgabewiderstand (10) aufweist, der ein Widerstandsnetz (11) zusammen mit dem Eingabewiderstand (9) der Übertragungseinrichtung (8) ausbildet, dadurch gekennzeichnet, dass eine Einrichtung für die Änderung des Widerstands (25) bereitgestellt wird, die dafür ausgelegt ist, den Ausgabewiderstand (10) der Modulationseinrichtung (7) in Übereinstimmung mit den Daten (DA) zu ändern und wobei die Modulationseinrichtung (7) einen ersten schaltbaren Widerstand (13; 28; 44; 52) als Teil des Widerstandsnetzes (11) umfasst und einen zweiten schaltbaren Widerstand (14; 29; 43; 53), wobei jeder schaltbare Widerstand so ausgelegt ist, dass er zwischen einem Einschalt- und einem Abschalt-Schaltzustand gesteuert wird, und wobei der erste schaltbare Widerstand (13; 28; 44; 52) und der zweite schaltbare Widerstand (14; 29; 43; 53) so ausgelegt sind, dass sie entgegengesetzt zueinander in Bezug auf ihre Schaltzustände während jeder Halbperiode des Trägersignals (CS) gesteuert werden.
Kommunikationsanordnung (1), wie in Anspruch 1 beansprucht, dadurch gekennzeichnet, dass der änderbare Ausgabewiderstand (10) der Modulationsein richtung (7) aus einem ersten Teilwiderstand (12A) und einem zweiten Teilwiderstand (12B) kombiniert werden kann und wobei eine Schalteinrichtung für das Kombinieren der zwei Teilwiderstände (12A, 12B) bereitgestellt wird und wobei der erste Teilwiderstand (12A) aus zumindest einem der schaltbaren Widerstände (13, 15; 14, 16; 28; 29; 44; 46; 52; 53) ausgebildet wird, und der zweite Teilwiderstand (12B) aus anderen schaltbaren Widerständen (17, 18; 33, 34; 48, 50; 58, 59, 60, 61) ausgebildet wird.
Kommunikationsanordnung (1), wie in Anspruch 2 beansprucht, dadurch gekennzeichnet, dass die Schalteinrichtung für den Anschluss des ersten Teilwiderstandes (12A) parallel zum zweiten Teilwiderstand (12B) bereitgestellt wird.
Kommunikationsanordnung (1), wie in Anspruch 3 beansprucht, dadurch gekennzeichnet, dass zumindest einer der zwei Teilwiderstände (12A, 12B) durch zumindest einen Treiber (26, 27; 39, 40, 41, 42) realisiert wird, wobei der Treiber (26, 27; 39, 40, 41, 42) einen Transistor (28, 29, 33, 34; 44, 46, 48, 50) auf seiner Ausgabeseite aufweist und der Transistor zu einem Schaltvorgang getrieben werden kann, und wobei im Falle eines Schaltvorgangs des Transistors (28, 29, 33, 34; 44, 46, 48, 50) der eingeschaltete Transistor (28, 29, 33, 34; 44, 46, 48, 50) einen Grundwiderstand, welcher in paralleler Kombination zum anderen Teilwiderstand (12A, 12B) geschaltet ist, ausbildet.
Kommunikationsanordnung (1), wie in Anspruch 4 beansprucht, dadurch gekennzeichnet, dass der Treiber (26, 27; 39, 40, 41, 42) als CMOS Treiber gestaltet ist.
Kommunikationsanordnung (1), wie in Anspruch 2 beansprucht, dadurch gekennzeichnet, dass zumindest einer der zwei Teilwiderstände (12A, 12B) änderbar ist.
Kommunikationsanordnung (1), wie in den Ansprüchen 4 und 6 beansprucht, dadurch gekennzeichnet, dass zumindest einer der zwei Teilwiderstände (12A, 12B) als eine Gruppe von parallel geschalteten Treibern (39, 40, 41, 42) bereitgestellt wird, und dass zumindest einer der Treiber (39, 40, 41, 42) der Gruppe relativ zum Rest der Gruppe ein- und ausgeschaltet werden kann.
Kommunikationsanordnung (1), wie in Anspruch 7 beansprucht, dadurch gekennzeichnet, dass die Grundwiderstände der einzelnen Transistoren (44, 46, 48, 50) der Treiber (39, 40, 41, 42) ungleich sind.
Kommunikationsanordnung (1), wie in Anspruch 7 beansprucht, dadurch gekennzeichnet, dass eine Gruppe von parallel angeordneten Treibern (39, 40, 41, 42), die einen Teilwiderstand (12A, 12B) ausbilden, einen gemeinsamen komplementären Transistor (43) auf ihrer Ausgabeseite hat.
Kommunikationsanordnung (1), wie in Anspruch 5 beansprucht, dadurch gekennzeichnet, dass zumindest ein Treiber (39, 40, 41, 42) einen Teil eines integrierten Schaltkreises bildet.
Kommunikationsanordnung (1), wie in Anspruch 2 beansprucht, dadurch gekennzeichnet, dass die Schalteinrichtung dafür bereitgestellt wird, Widerstandsteile der Teilwiderstände 12A und 12B in Serie zu kombinieren.