DE60023597T2

DE60023597T2 - Leiterplattenanordnung mit integriertem Verbundkern mit metallischer Matrix

Info

Publication number: DE60023597T2
Application number: DE60023597T
Authority: DE
Inventors: Carl R. Cary Smith; Jeffrey R. Lake Zurich Madura; Jesse J. Park Ridge Kramer
Original assignee: Northrop Grumman Corp
Current assignee: Northrop Grumman Corp
Priority date: 1999-06-02
Filing date: 2000-05-31
Publication date: 2006-07-20
Anticipated expiration: 2020-06-01
Also published as: EP1058491A2; EP1058491A3; US6340796B1; EP1058491B1; DE60023597D1

Description

GEBIET DER ERFINDUNG
Diese Erfindung betrifft im Allgemeinen Leiterplatten nach der Oberflächenmontage- und Durchkontaktierungstechnik, und insbesondere eine Leiterplattenanordnung, die mit einem integrierten Kern gekoppelt ist, wobei die Plattenanordnung und der Kern zusammenhängend miteinander an einer Vielzahl von Verbindungsstellen längs deren Grenzfläche verbunden sind.
HINTERGRUND DER ERFINDUNG
Leiterplattenanordnungen werden im Allgemeinen aus einem Kern konstruiert, auf dem eine oder mehrere Schichten geschichtet sind, die keramische Chips oder bedrahtete Bauteile tragen. Diese schaltkreis- und chiptragenden Schichten bestehen meistens aus einer metallisierten (kupferplattierten) polymeren Konstruktion, wie beispielsweise einem Polyamid, und können über und unter dem Kernmaterial gestapelt werden. Um eine wirksame Funktion innerhalb der Leiterplattenanordnung bereitzustellen, sollte der Kern eine günstige Leistung mit Bezugnahme auf den E-Modul für Zugbeanspruchung, die Wärmeleitfähigkeit und die Wärmeausdehnung zeigen.
Eine übliche Kernkonstruktion, die jetzt angewandt wird, ist ein Metallkern, der als eine Schicht aus Molybdän hergestellt wird, die auf jeder Oberfläche davon eine entsprechende Kupferschicht aufweist. Während dieser Kupfer-Molybdän-Kupfer-Kern mit Bezugnahme auf die Betrachtungen betreffs E-Modul für Zugbeanspruchung, Wärmeleitfähigkeit und Wärmeausdehnung zufriedenstellend ist, kann das Gewicht des Kernes nach dem bisherigen Stand der Technik ein bedeutender Nachteil bei gewichtsempfindlichen Anwendungen sein. Umgekehrt muss natürlich jegliches Kernersatzmaterial, dessen Eigenschaften ein geringes Gewicht umfassen, dennoch eine zufriedenstellende Festigkeit, einen niedrigen Koeffizienten der Wärmeausdehnung und eine Wärmeansprechcharakteristik bereitstellen, um sich für die Leiterplattenkonstruktion zu qualifizieren.
Angesichts der vorangehend beschriebenen Forderungen ist es offensichtlich, dass eine Notwendigkeit für eine Leiterplattenanordnung mit einem Kern besteht, so gefertigt, dass die Gewichts- und Ausdehnungsbeschränkungen eingehalten werden, während eine wirksame Leiterplattenleistung gebracht wird. Dementsprechend ist es ein Hauptziel der vorliegenden Erfindung, eine integrierte Leiterplattenanordnung mit einem Kern bereitzustellen, der einen hohen E-Modul für Zugbeanspruchung, eine hohe Wärmeleitfähigkeit, einen niedrigen Koeffizienten der Wärmeausdehnung und ein geringes Gewicht zeigt, während sie mit sowohl den Bauteilen nach der Oberflächenmontage- und Durchkontaktierungstechnik als auch der entsprechenden Schaltung kompatibel ist.
Ein weiteres Ziel der vorliegenden Erfindung ist die Bereitstellung einer derartigen Leiterplattenanordnung, deren Kernkonstruktion eine metallische Matrix umfasst, die darin angeordnete auf Pech basierende Graphitfasern aufweist.
Diese und weitere Ziele der vorliegenden Erfindung werden durchgängig in der sich nachfolgend anschließenden Beschreibung dieser ersichtlich werden.
Der Hintergrund des Standes der Technik wird im US 4609586 bereitgestellt, der Leiterplattenlaminatanordnungen offenbart. Eine Ausführung weist eine Auflage auf, die aus graphitfaserverstärktem Metall hergestellt wird, das adhäsiv an einer Leiterplatte gesichert wird. In einer zweiten Ausführung weist die Auflage einen Kern aus graphitfaserverstärktem Metall oder Harz auf, das schichtartig zwischen zwei Blechen angeordnet ist.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung ist eine Leiterplattenanordnung nach Patentanspruch 1, die mindestens eine chiptragende Schicht aufweist, benachbart einem Kern, der aus einer metallischen Matrix gefertigt wird, die darin angeordnete auf Pech basierende Graphitfasern aufweist. Die chiptragende Schicht und der Kern weisen eine Grenzfläche dazwischen auf und sind zusammenhängend miteinander durch Kontaktlöcher verbunden, die mit einem thermisch und elektrisch leitfähigen Material überzogen sind, um dadurch eine Vielzahl von Verbindungsstellen längs dieser Grenzfläche bereitzustellen. Die metallische Matrix wird vorzugsweise aus Aluminium hergestellt. Eine typische bevorzugte gegenwärtige Leiterplattenanordnung weist zwei chiptragende Schichten jeweils auf entgegengesetzten Seiten des Kernes auf, wobei eine jede der Schichten und der Kern entsprechende Grenzflächen dazwischen aufweisen, wobei eine jede Schicht zusammenhängend mit dem Kern an einer Vielzahl von Verbindungsstellen längs der entsprechenden Grenzflächen verbunden ist. Zusätzliche Schaltkreisschichten können an jenen Schichten befestigt werden, wobei eine Schichtverbindung und/oder eine Grenzfläche mit dem Kern gestattet werden, wodurch die Schaltkreisdichte einer Leiterplattenanordnung vergrößert wird. Die vorliegende Leiterplattenanordnung besitzt einen hohen E-Modul für Zugbeanspruchung, niedrige Koeffizienten der Wärmeausdehnung und ein geringes Gewicht, um dadurch eine Vielseitigkeit bei der konstruktiven Nutzung und Anordnung der Leiterplatten bereitzustellen. Wegen der Vielzahl der Verbindungsstellen längs der entsprechenden Grenzflächen des Kernes und der benachbarten schaltkreis- und chiptragenden Schicht kommt es zu einer besseren Wärmeleitfähigkeit von den Schichten zum Kern, da sich die Wärme durch diese Verbindungsstellen bewegt, um eine extrem wirksame Wärmeübertragung und höchstmögliche Wärmeableitung von der gesamten Leiterplattenanordnung zu bewirken. Auf diese Weise werden verringerte Betriebstemperaturen zustande gebracht, um dadurch eine höhere Zuverlässigkeit, eine verbesserte dynamische Belastung, eine verbesserte thermische Lebensdauer der Lötverbindungen und die Aufnahme von mehr Schaltungen pro Flächeneinheit zu liefern. Außerdem können Gewichtseinsparungen von 30 bis 40% gegenüber den gegenwärtigen Leiterplattenanordnungen realisiert werden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Eine veranschaulichende und gegenwärtig bevorzugte Ausführung der Erfindung wird in den beigefügten Zeichnungen gezeigt, die zeigen:
1 eine schematische Veranschaulichung einer Seitenansicht einer Leiterplattenanordnung nach dem bisherigen Stand der Technik mit einem Kern, der aus Kupfer und Molybdän gefertigt wurde;
2 eine schematische Veranschaulichung einer Seitenansicht einer Leiterplattenanordnung mit einem Kern, der aus einer Aluminium-Metall-Matrix gefertigt wurde, die darin angeordnete auf Pech basierende Graphitfasern entsprechend der vorliegenden Erfindung aufweist; und
3 eine Tabelle, die die Konstruktionsbauteile und die Charakteristik des Kernmaterials zeigt.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNG
Zuerst mit Bezugnahme auf 1 wird eine typische Leiterplattenanordnung 10 nach dem bisherigen Stand der Technik gezeigt. Diese Leiterplattenanordnung 10 ist mit einer konventionellen Kartenführung 12 ausgebildet und weist auf beiden Seiten eines Kernes 14 eine Vielzahl von Polyamidstromkreisschichten 16 einschließlich von Chipbauteilen 18 auf, wie es im Fachgebiet bekannt ist. Dieser Kern 14 nach dem bisherigen Stand der Technik weist eine mittlere Schicht 20 aus Molybdän mit entsprechenden Kupferschichten 22, 24 auf, die über und unter der mittleren Schicht 20 aus Molybdän angeordnet sind. Wie es an früherer Stelle bemerkt wird, ist der Kupfer-Molybdän-Kupfer-Kern 14 im Allgemeinen mit Bezugnahme auf den E-Modul für Zugbeanspruchung, die Wärmeleitfähigkeit und die Wärmeausdehnung zufriedenstellend, aber von einem Gewicht, das in Abhängigkeit von speziellen Anwendungen sehr nachteilig sein kann. Durchkontaktierte Löcher 15 werden mit einer Lochfüllung 17 gezeigt, die dort durch den Kern 14 angeordnet ist. Konventionelle verdeckte Kontaktlöcher 19 werden gezeigt.
2 veranschaulicht die bevorzugte Ausführung der vorliegenden Erfindung. Insbesondere und ähnlich der Veranschaulichung in 1 zeigt 2 eine Leiterplattenanordnung 30, die mit einer konventionellen Kartenführung 12, einem neuartigen Kern 32 und Polyamidstromkreisschichten 16 einschließlich Chipbauteilen 18 ausgebildet ist. Der Kern 32 wird aus einer metallischen Matrix 34 hergestellt, die darin angeordnete kontinuierliche auf Pech basierende Graphitfasern 36 aufweist, die im Wesentlichen einseitig ausgerichtet sind, und die im Allgemeinen gleichmäßig durchgängig in der Matrix 34 angeordnet sind. Ein Kern 32 dieser Konstruktion weist einen Koeffizienten der Wärmeausdehnung (CTE) zwischen etwa 3 und 6 ppm/°C auf und unterstützt den niedrigen CTE, der für die Zuverlässigkeit der Lötverbindung nach der Oberflächenmontagetechnik erforderlich ist. Die entsprechenden chiptragenden Schichten 16 und der Kern 32 der Ausführungen in 2 weisen Grenzflächen 52 dazwischen auf und werden elektrisch miteinander (wenn erforderlich) mittels Kontaktlöchern 48 verbunden, die sich zwischen den Schichten 16 und dem Kern 32 erstrecken, die mit thermisch leitfähigem Material 50 überzogen sind, um dadurch eine Vielzahl von Verbindungsstellen längs dieser Grenzfläche bereitzustellen, um die Wärmeübertragung zum Kern 32 für eine Ableitung davon, wie es vorangehend beschrieben wird, und zusätzlich zu den thermischen Kontaktlöchern aufzunehmen.
Funktionell zeigt die bevorzugte Ausführung 30 günstige Eigenschaften mit Bezugnahme auf den hohen E-Modul für Zugbeanspruchung, hohe Wärmeleitfähigkeiten, niedrige Koeffizienten der Wärmeausdehnung und geringe Gewichte. Die auf Pech basierenden Graphitfasersegmente 36 des Kernes 32 stellen insbesondere einen extrem hohen E-Modul für Zugbeanspruchung, eine hohe Wärmeleitfähigkeit, eine geringe Dichte und einen wählbaren Koeffizienten der Wärmeausdehnung des Kernes 32 bereit, was durch Verändern der Fasermenge, der Faserart und der Faserausrichtung während der Kernherstellung erhalten werden kann. Die in 3 gezeigte Tabelle veranschaulicht unbegrenzt die Veränderlichkeit und Wählbarkeit der Konstruktion, wobei die Faserartbezeichnungen Faserprodukte der Amoco Corporation, Chicago, Illinois, identifizieren. Wegen der Vielzahl und der Leitfähigkeit der Verbindungen längs der entsprechenden Grenzflächen 52 stellt die vorliegende Erfindung eine neuartige Temperaturregulierung und Stromkreisdichte bereit, da jede Verbindung zu einer Wärmeübertragung zum Kern 32 führt.
Während eine veranschaulichende und gegenwärtig bevorzugte Ausführung der Erfindung detailliert hierin beschrieben wurde, ist es so zu verstehen, dass die erfinderischen Gedanken anderweitig innerhalb des Bereiches der Erfindung, wie er in den als Anhang beigefügten Patentansprüchen definiert wird, verschieden dargestellt und zur Anwendung gebracht werden können.

Claims

Leiterplattenanordnung (30), die mindestens eine chiptragende Schicht (16) für das Tragen von mindestens einem Chip darauf aufweist; dadurch gekennzeichnet, daß die Anordnung außerdem aufweist; einen Kern (32) benachbart der chiptragenden Schicht (16), wobei der Kern (32) eine metallische Matrix (34) und eine Vielzahl von kontinuierlichen auf Pech basierenden Graphitfasern (36), die in der metallischen Matrix angeordnet sind, umfaßt; und mindestens ein Kontaktloch (48), das mit einem thermisch und elektrisch leitfähigen Material (50) überzogen ist und sich durch die chiptragende Schicht (16) und den Kern (32) erstreckt, um eine thermisch leitfähige Verbindung zwischen dem Chip (18) und dem Kern (32) zu bewirken.
Leiterplattenanordnung nach Anspruch 1, bei der die metallische Matrix des Kerns (32) ein Aluminiummaterial ist.
Leiterplattenanordnung nach Anspruch 1, bei der die metallische Matrix des Kerns (32) ein Kupfermaterial ist.
Leiterplattenanordnung nach einem der vorhergehenden Ansprüche, bei der zwei der chiptragenden Schichten (16) auf entgegengesetzten Seiten des Kerns (32) vorhanden sind und eine Grenzfläche (52) zwischen beiden Seiten des Kerns (32) und jeder der chiptragenden Schichten (16) vorhanden ist.
Leiterplattenanordnung nach einem der vorhergehenden Ansprüche, bei der mindestens eine zusätzliche chiptragende Schicht (16) schichtartig an mindestens einer mit dem Kern (32) verbundenen, chiptragenden Schicht (16) befestigt ist.
Leiterplattenanordnung nach einem der vorhergehenden Ansprüche, bei der die metallische Matrix (34) kontinuierliche, im wesentlichen einseitig ausgerichtete und gleichmäßig angeordnete, auf Pech basierende Graphitfasern aufweist.
Leiterplattenanordnung nach Anspruch 4, bei der zwei der chiptragenden Schichten (16) auf zwei entgegengesetzten Seiten des Kerns (32) und mindestens ein Kontaktloch (48) vorhanden sind, das sich durch die chiptragenden Schichten (16) und den Kern (32) erstreckt, um eine elektrische Verbindung zwischen den chiptragenden Schichten (16) zu bewirken.