JPH11145334A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH11145334A JPH11145334A JP10248817A JP24881798A JPH11145334A JP H11145334 A JPH11145334 A JP H11145334A JP 10248817 A JP10248817 A JP 10248817A JP 24881798 A JP24881798 A JP 24881798A JP H11145334 A JPH11145334 A JP H11145334A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- carbon body
- wiring board
- carbon
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 軽量化が図れ、また放熱性に優れる配線基板
を提供する。 【解決手段】 樹脂製の基板３１の一方の面に配線パタ
ーン３２が形成された配線基板３０において、前記基板
３１の他方の面に炭素体からなる放熱体３４が一方の面
で固定され、該放熱体３４の一方の面と基板３１の前記
一方の面とが、サーマルビア３８もしくはスルーホール
めっき皮膜の導通部を介して熱的に接続されていること
を特徴とする。
を提供する。 【解決手段】 樹脂製の基板３１の一方の面に配線パタ
ーン３２が形成された配線基板３０において、前記基板
３１の他方の面に炭素体からなる放熱体３４が一方の面
で固定され、該放熱体３４の一方の面と基板３１の前記
一方の面とが、サーマルビア３８もしくはスルーホール
めっき皮膜の導通部を介して熱的に接続されていること
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置用パッケ
ージを含む配線基板に関する。
ージを含む配線基板に関する。
【０００２】
【従来の技術】図６に従来の半導体装置用パッケージ１
０の一例を示す。１２は樹脂製の基板であり、枠状をな
して中央に表裏に貫通する素子収納孔１４を有する。素
子収納孔１４は２段に形成され、段差面上に配線パター
ン１６の一部が露出している。１８は銅等の金属板から
なる放熱体であり、基板１２の裏面側に素子収納孔１４
（開口部）を覆うようにして接着剤を用いて固定されて
いる。上記のように形成されており、素子収納孔１４に
露出する放熱体１８上に半導体素子２０が接着剤により
固定され、半導体素子２０と配線パターン１６とがワイ
ヤ２２によって電気的に接続される。２４は外部接続用
のはんだバンプであり、配線パターン１６と内部配線を
介して接続している。そして半導体素子２０が封止樹脂
（図示せず）によって封止されて半導体装置として完成
される。
０の一例を示す。１２は樹脂製の基板であり、枠状をな
して中央に表裏に貫通する素子収納孔１４を有する。素
子収納孔１４は２段に形成され、段差面上に配線パター
ン１６の一部が露出している。１８は銅等の金属板から
なる放熱体であり、基板１２の裏面側に素子収納孔１４
（開口部）を覆うようにして接着剤を用いて固定されて
いる。上記のように形成されており、素子収納孔１４に
露出する放熱体１８上に半導体素子２０が接着剤により
固定され、半導体素子２０と配線パターン１６とがワイ
ヤ２２によって電気的に接続される。２４は外部接続用
のはんだバンプであり、配線パターン１６と内部配線を
介して接続している。そして半導体素子２０が封止樹脂
（図示せず）によって封止されて半導体装置として完成
される。
【０００３】
【発明が解決しようとする課題】ところで、従来の上記
半導体装置用パッケージによれば、放熱体に金属板を用
いているため、重量が重くなり、少しでも軽量化を図ろ
うとする要請に反する。一方、近年では半導体素子が著
しく高集積化していることから、より高い放熱性が求め
られている。本発明は上記要請に応えるものであり、そ
の目的とするところは、軽量化が図れ、また放熱性に優
れる配線基板を提供するにある。
半導体装置用パッケージによれば、放熱体に金属板を用
いているため、重量が重くなり、少しでも軽量化を図ろ
うとする要請に反する。一方、近年では半導体素子が著
しく高集積化していることから、より高い放熱性が求め
られている。本発明は上記要請に応えるものであり、そ
の目的とするところは、軽量化が図れ、また放熱性に優
れる配線基板を提供するにある。
【０００４】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、樹脂製の基板の
一方の面に配線パターンが形成された配線基板におい
て、前記基板の他方の面に炭素体からなる放熱体が一方
の面で固定され、該放熱体の一方の面と基板の前記一方
の面側とが、サーマルビアもしくはスルーホールめっき
皮膜の導通部を介して熱的に接続されていることを特徴
としている。炭素体は放熱性に極めて優れ、また軽量で
ある。前記導通部は前記基板の一方の面に露出させるよ
うにしてもよいし、用途に応じて前記配線パターンに接
続するようにしてもよい。前記放熱体の他方の面を保護
膜で被覆するようにしてもよい。さらに本発明に係る配
線基板は、所要部位に配線パターンが形成された枠状の
樹脂製の基板と、該枠状の基板の開口部を覆って固定さ
れた放熱体とを具備する配線基板において、前記放熱体
は炭素体からなることを特徴としている。前記基板と前
記炭素体との間に、炭素体からなる枠状の放熱体を介装
することにより一層放熱性を高めることができる。前記
炭素体の他方の面を保護膜で被覆するようにしてもよ
い。さらに本発明に係る配線基板では、リードフレーム
のインナーリードで囲まれた空間を覆うようにして、イ
ンナーリードに炭素体が固着されていることを特徴とし
ている。
するため次の構成を備える。すなわち、樹脂製の基板の
一方の面に配線パターンが形成された配線基板におい
て、前記基板の他方の面に炭素体からなる放熱体が一方
の面で固定され、該放熱体の一方の面と基板の前記一方
の面側とが、サーマルビアもしくはスルーホールめっき
皮膜の導通部を介して熱的に接続されていることを特徴
としている。炭素体は放熱性に極めて優れ、また軽量で
ある。前記導通部は前記基板の一方の面に露出させるよ
うにしてもよいし、用途に応じて前記配線パターンに接
続するようにしてもよい。前記放熱体の他方の面を保護
膜で被覆するようにしてもよい。さらに本発明に係る配
線基板は、所要部位に配線パターンが形成された枠状の
樹脂製の基板と、該枠状の基板の開口部を覆って固定さ
れた放熱体とを具備する配線基板において、前記放熱体
は炭素体からなることを特徴としている。前記基板と前
記炭素体との間に、炭素体からなる枠状の放熱体を介装
することにより一層放熱性を高めることができる。前記
炭素体の他方の面を保護膜で被覆するようにしてもよ
い。さらに本発明に係る配線基板では、リードフレーム
のインナーリードで囲まれた空間を覆うようにして、イ
ンナーリードに炭素体が固着されていることを特徴とし
ている。
【０００５】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１は配線基板
３０の部分断面図を示す。３１は樹脂製の基板であり、
単層または多層に形成される。基板３１の一方の面に
は、銅箔等の金属箔をエッチング加工して形成された所
要パターンの配線パターン３２が形成されている。基板
３１の他方の面には、接着剤３３により放熱体たる炭素
体３４が接着されている。炭素体３４には炭素繊維シー
トとＣ／Ｃコンポジットとが含まれる。Ｃ／Ｃコンポジ
ットとは、炭素繊維シートとバインダーとを高熱で焼き
固めたものである。上記炭素体３４に重ねて接着剤３５
により銅箔等の金属層３６が接着され、この金属層３６
に必要に応じてニッケルめっき層等の保護膜３７が形成
されている。保護膜３７は炭素体３４上に直接、銅めっ
き皮膜、ニッケルめっき皮膜の２層のめっき皮膜からな
る保護膜、あるいは１層のニッケルめっき皮膜からなる
保護膜とすることもできる。なお、基板３１自体が支持
体となるため、保護膜３７は必ずしも必要ではない。３
８はサーマルビアであり、基板３１に貫通して設けた貫
通孔に充填されている。サーマルビア３８の一端側は基
板３１の一方の面側に露出し、他端側は炭素体３４に接
続している。なお、サーマルビア３８の一端側は用途に
応じて配線パターン３２に接続してもよい。サーマルビ
ア３８は例えば金属粉をバインダーで結合したものが用
いられ、熱伝導性の良好なものが用いられる。サーマル
ビア３８に代えて、スルーホールめっき皮膜（図示せ
ず）を介して熱伝導を図るようにしてもよい。
を添付図面に基づいて詳細に説明する。図１は配線基板
３０の部分断面図を示す。３１は樹脂製の基板であり、
単層または多層に形成される。基板３１の一方の面に
は、銅箔等の金属箔をエッチング加工して形成された所
要パターンの配線パターン３２が形成されている。基板
３１の他方の面には、接着剤３３により放熱体たる炭素
体３４が接着されている。炭素体３４には炭素繊維シー
トとＣ／Ｃコンポジットとが含まれる。Ｃ／Ｃコンポジ
ットとは、炭素繊維シートとバインダーとを高熱で焼き
固めたものである。上記炭素体３４に重ねて接着剤３５
により銅箔等の金属層３６が接着され、この金属層３６
に必要に応じてニッケルめっき層等の保護膜３７が形成
されている。保護膜３７は炭素体３４上に直接、銅めっ
き皮膜、ニッケルめっき皮膜の２層のめっき皮膜からな
る保護膜、あるいは１層のニッケルめっき皮膜からなる
保護膜とすることもできる。なお、基板３１自体が支持
体となるため、保護膜３７は必ずしも必要ではない。３
８はサーマルビアであり、基板３１に貫通して設けた貫
通孔に充填されている。サーマルビア３８の一端側は基
板３１の一方の面側に露出し、他端側は炭素体３４に接
続している。なお、サーマルビア３８の一端側は用途に
応じて配線パターン３２に接続してもよい。サーマルビ
ア３８は例えば金属粉をバインダーで結合したものが用
いられ、熱伝導性の良好なものが用いられる。サーマル
ビア３８に代えて、スルーホールめっき皮膜（図示せ
ず）を介して熱伝導を図るようにしてもよい。
【０００６】上記のように構成されている。例えば放熱
を図る半導体素子４０等の対象物はサーマルビア３８の
露出している部位に接触するようにして接着剤などによ
り基板３１上に固定される。半導体素子４０はワイヤ４
１により配線パターン３２に電気的に接続される。半導
体素子４０は図示しないポッティング樹脂等により気密
に封止される。したがって、半導体素子４０から発せら
れる熱はサーマルビア３８から炭素体３４に伝熱され、
炭素体３４から外気に放熱される。炭素体３４は極めて
放熱性に優れる。銅の熱伝導率は４００Ｗ／ｍＫ程度で
あるが、炭素体３４の熱伝導率は最高１４００Ｗ／ｍＫ
程度の高い熱伝導率を期待できる（例えばアプライドサ
イエンス．インク製の商品名ブラック・アイス）。
を図る半導体素子４０等の対象物はサーマルビア３８の
露出している部位に接触するようにして接着剤などによ
り基板３１上に固定される。半導体素子４０はワイヤ４
１により配線パターン３２に電気的に接続される。半導
体素子４０は図示しないポッティング樹脂等により気密
に封止される。したがって、半導体素子４０から発せら
れる熱はサーマルビア３８から炭素体３４に伝熱され、
炭素体３４から外気に放熱される。炭素体３４は極めて
放熱性に優れる。銅の熱伝導率は４００Ｗ／ｍＫ程度で
あるが、炭素体３４の熱伝導率は最高１４００Ｗ／ｍＫ
程度の高い熱伝導率を期待できる（例えばアプライドサ
イエンス．インク製の商品名ブラック・アイス）。
【０００７】また炭素体３４は比重が１ｇ／cm3 程度で
あり、銅の８．３９ｇ／cm3 と比較しても格段に軽量で
あり、金属の放熱体を用いるのに比して配線基板３０全
体の重量も大幅に軽量化できる。さらに炭素体３４は電
磁波を吸収する性質もあり、半導体素子４０からの放射
ノイズを吸収し、あるいは外部からのノイズの侵入を防
止できる。炭素体３４の強度は炭素繊維の構造によって
大きく変わるが、高強度構造を作りやすい。
あり、銅の８．３９ｇ／cm3 と比較しても格段に軽量で
あり、金属の放熱体を用いるのに比して配線基板３０全
体の重量も大幅に軽量化できる。さらに炭素体３４は電
磁波を吸収する性質もあり、半導体素子４０からの放射
ノイズを吸収し、あるいは外部からのノイズの侵入を防
止できる。炭素体３４の強度は炭素繊維の構造によって
大きく変わるが、高強度構造を作りやすい。
【０００８】炭素体３４に用いる炭素繊維は、ピッチ
系、レーヨン系、ポリアクリロニトリル系、メソフェー
ス系、気相成長系炭素繊維を用いることができる。特に
気相成長系炭素繊維はショートファイバーであるから高
い熱伝導率のものが得られ好適である。これら炭素繊維
をシート状あるいは適宜な厚さのブロック状に成形す
る。炭素繊維を粗く編んでシート状にすることができ
る。また樹脂を含浸させてもよいし、その際さらに金属
粉を混入させて炭素体３４に形成してもよい。用いる炭
素繊維の種類や金属粉の混入の量により種々の熱伝導率
のシートに調整できる。ブロック状に形成するときは、
炭素繊維を樹脂でバインドし、必要に応じて金属粉を混
入させて型により成形するとよい。図２は、基板３１上
の半導体素子４０をフリップチップ接続した例を示す。
サーマルビア３８に接続するバンプは配線とは無関係な
ダミーバンプにするとよい。
系、レーヨン系、ポリアクリロニトリル系、メソフェー
ス系、気相成長系炭素繊維を用いることができる。特に
気相成長系炭素繊維はショートファイバーであるから高
い熱伝導率のものが得られ好適である。これら炭素繊維
をシート状あるいは適宜な厚さのブロック状に成形す
る。炭素繊維を粗く編んでシート状にすることができ
る。また樹脂を含浸させてもよいし、その際さらに金属
粉を混入させて炭素体３４に形成してもよい。用いる炭
素繊維の種類や金属粉の混入の量により種々の熱伝導率
のシートに調整できる。ブロック状に形成するときは、
炭素繊維を樹脂でバインドし、必要に応じて金属粉を混
入させて型により成形するとよい。図２は、基板３１上
の半導体素子４０をフリップチップ接続した例を示す。
サーマルビア３８に接続するバンプは配線とは無関係な
ダミーバンプにするとよい。
【０００９】図３は配線基板の他の例である半導体装置
用パッケージ４４の一例を示す。３４は上記同様の放熱
体たる炭素体、３６は炭素体３４に接着剤３５により固
定された銅箔等の金属層、３７はこの金属層３６に形成
されたニッケルめっき層等からなる保護膜である。保護
膜３７は前記実施の形態と同様に炭素体３４上に直接形
成しためっき層としてもよい。炭素体３４が強度的に十
分であれば、これら金属層３６や保護層３７は必要な
い。４６は炭素体からなる放熱体であり、炭素体を枠状
に形成して、接着剤４５により炭素体３４の反対側の面
に固定されている。４８は樹脂製の基板であり、枠状に
形成されて接着剤４７により枠状の炭素体４６上に接着
されている。基板４８は単相もしくは多層に形成され、
その表面に配線パターン３２が形成されている。
用パッケージ４４の一例を示す。３４は上記同様の放熱
体たる炭素体、３６は炭素体３４に接着剤３５により固
定された銅箔等の金属層、３７はこの金属層３６に形成
されたニッケルめっき層等からなる保護膜である。保護
膜３７は前記実施の形態と同様に炭素体３４上に直接形
成しためっき層としてもよい。炭素体３４が強度的に十
分であれば、これら金属層３６や保護層３７は必要な
い。４６は炭素体からなる放熱体であり、炭素体を枠状
に形成して、接着剤４５により炭素体３４の反対側の面
に固定されている。４８は樹脂製の基板であり、枠状に
形成されて接着剤４７により枠状の炭素体４６上に接着
されている。基板４８は単相もしくは多層に形成され、
その表面に配線パターン３２が形成されている。
【００１０】基板４８が多層に形成されるときは、外側
の枠の孔径を大きくするようにして、多層の基板の内壁
面を階段状にし、その段差面上に配線パターンを露出さ
せるようにする（図示せず）。基板４８、炭素体４６で
囲まれる孔が半導体素子収納孔４９となる。上記のよう
に構成され、半導体素子収納孔４９内の炭素体３４上に
接着剤により半導体素子４０が固定され、半導体素子４
０と配線パターン３２とがワイヤ４１により電気的に接
続される。５０はハンダボール等からなる外部接続用の
端子である。端子５０はピンであってもよい。半導体素
子４０はポッティング樹脂５１により封止され、半導体
装置に完成される。
の枠の孔径を大きくするようにして、多層の基板の内壁
面を階段状にし、その段差面上に配線パターンを露出さ
せるようにする（図示せず）。基板４８、炭素体４６で
囲まれる孔が半導体素子収納孔４９となる。上記のよう
に構成され、半導体素子収納孔４９内の炭素体３４上に
接着剤により半導体素子４０が固定され、半導体素子４
０と配線パターン３２とがワイヤ４１により電気的に接
続される。５０はハンダボール等からなる外部接続用の
端子である。端子５０はピンであってもよい。半導体素
子４０はポッティング樹脂５１により封止され、半導体
装置に完成される。
【００１１】上記のように、本実施の形態では、炭素体
３４上に直接半導体素子４０が搭載される構造となって
いるため、さらに放熱性が向上する。また半導体素子４
０からの熱はポッティング樹脂５１を経て炭素体４６か
ら側方にも放出されるので一層放熱効果がある。また、
炭素体３４、４６を組み込んでいるので軽量化が図れ
る。また線膨張係数はシリコンが２．６×１０-6、基板
（ガラスエポキシ）が１６×１０-6、銅が１０．３×１
０-6であるのに対し、炭素繊維は−１〜−２×１０ -6と
シリコンに近い。特にマイナス方向の特徴があるため、
種々の樹脂材料と組み合わせることによりよりシリコン
に近い線膨張係数のものに調整できることから、半導体
素子４０に対する熱衝撃を緩和できる半導体装置用パッ
ケージが提供できる。上記では、半導体素子収納孔４９
の側壁部にも炭素体４６を配置して放熱性を一層高めた
が、該部位には配置しなくともよい。なお、前記実施の
形態でもそうであるが、炭素体３４に絶縁性を付与する
ときは、表面にSiO2皮膜等の絶縁皮膜を形成した炭素体
を用いるようにするとよい。
３４上に直接半導体素子４０が搭載される構造となって
いるため、さらに放熱性が向上する。また半導体素子４
０からの熱はポッティング樹脂５１を経て炭素体４６か
ら側方にも放出されるので一層放熱効果がある。また、
炭素体３４、４６を組み込んでいるので軽量化が図れ
る。また線膨張係数はシリコンが２．６×１０-6、基板
（ガラスエポキシ）が１６×１０-6、銅が１０．３×１
０-6であるのに対し、炭素繊維は−１〜−２×１０ -6と
シリコンに近い。特にマイナス方向の特徴があるため、
種々の樹脂材料と組み合わせることによりよりシリコン
に近い線膨張係数のものに調整できることから、半導体
素子４０に対する熱衝撃を緩和できる半導体装置用パッ
ケージが提供できる。上記では、半導体素子収納孔４９
の側壁部にも炭素体４６を配置して放熱性を一層高めた
が、該部位には配置しなくともよい。なお、前記実施の
形態でもそうであるが、炭素体３４に絶縁性を付与する
ときは、表面にSiO2皮膜等の絶縁皮膜を形成した炭素体
を用いるようにするとよい。
【００１２】図４は半導体装置用パッケージ５４のさら
に他の実施の形態を示す。５５は金属板を加工して形成
されたリードフレームである。このリードフレーム５５
の下面側に、リードフレーム５５のインナーリード先端
で囲まれる空間部を覆うようにして炭素体３４が固定さ
れている。炭素体３４の他面側には金属箔等の金属層３
６が接着剤３５により固定され、この金属層３６の他面
側にニッケルめっき皮膜等の保護膜３７が形成されてい
る。保護膜３７は前記実施の形態と同様に炭素体３４上
に直接形成しためっき層としてもよい。炭素体３４はイ
ンナーリードの支持部ともなり、また半導体素子搭載部
となる。図示のごとく、半導体素子がインナーリードで
囲まれる炭素体３４の素子搭載部に接着剤によって固定
され、半導体素子とインナーリードとがワイヤ４１によ
り電気的に接続され、半導体素子４０がモールド樹脂５
１によって封止されて半導体装置に完成される。その
際、保護膜３７の大部分は露出されるようにする。本実
施の形態でも、放熱性に優れる半導体装置用パッケージ
５４が提供される。また軽量で、上記と同様な優れた電
気的特性を有する半導体装置を提供できる。
に他の実施の形態を示す。５５は金属板を加工して形成
されたリードフレームである。このリードフレーム５５
の下面側に、リードフレーム５５のインナーリード先端
で囲まれる空間部を覆うようにして炭素体３４が固定さ
れている。炭素体３４の他面側には金属箔等の金属層３
６が接着剤３５により固定され、この金属層３６の他面
側にニッケルめっき皮膜等の保護膜３７が形成されてい
る。保護膜３７は前記実施の形態と同様に炭素体３４上
に直接形成しためっき層としてもよい。炭素体３４はイ
ンナーリードの支持部ともなり、また半導体素子搭載部
となる。図示のごとく、半導体素子がインナーリードで
囲まれる炭素体３４の素子搭載部に接着剤によって固定
され、半導体素子とインナーリードとがワイヤ４１によ
り電気的に接続され、半導体素子４０がモールド樹脂５
１によって封止されて半導体装置に完成される。その
際、保護膜３７の大部分は露出されるようにする。本実
施の形態でも、放熱性に優れる半導体装置用パッケージ
５４が提供される。また軽量で、上記と同様な優れた電
気的特性を有する半導体装置を提供できる。
【００１３】図５は半導体装置５８の他の実施の形態を
示す。５９は上記炭素体を断面Ｔ字状のブロック体に形
成した放熱体である。放熱体５９の垂直部の端面には接
着剤３５により金属箔等の金属層３６が形成され、この
金属層３６の他面側にはニッケルめっき皮膜等の保護膜
３７が形成されている。保護膜３７は前記実施の形態と
同様に炭素体３４上に直接形成しためっき層としてもよ
い。放熱体５９の水平部上には接着剤により半導体素子
４０が固定される。６０はＴＡＢ（tape autemated bon
ding）テープであり、そのリード上に半導体素子４０が
一括ボンディングされて両者間が電気的に接続される。
そして半導体素子４０がモールド樹脂５１により封止さ
れて半導体装置５８に完成される。その際保護膜３７は
露出される。本実施の形態でも、放熱体５９を通じて良
好に放熱される。また軽量であり、上記と同様な優れた
電気的特性を有する半導体装置５８が提供される。
示す。５９は上記炭素体を断面Ｔ字状のブロック体に形
成した放熱体である。放熱体５９の垂直部の端面には接
着剤３５により金属箔等の金属層３６が形成され、この
金属層３６の他面側にはニッケルめっき皮膜等の保護膜
３７が形成されている。保護膜３７は前記実施の形態と
同様に炭素体３４上に直接形成しためっき層としてもよ
い。放熱体５９の水平部上には接着剤により半導体素子
４０が固定される。６０はＴＡＢ（tape autemated bon
ding）テープであり、そのリード上に半導体素子４０が
一括ボンディングされて両者間が電気的に接続される。
そして半導体素子４０がモールド樹脂５１により封止さ
れて半導体装置５８に完成される。その際保護膜３７は
露出される。本実施の形態でも、放熱体５９を通じて良
好に放熱される。また軽量であり、上記と同様な優れた
電気的特性を有する半導体装置５８が提供される。
【００１４】
【発明の効果】本発明に係る配線基板によれば、放熱体
に炭素体を用いたので、放熱性に優れ、また軽量な配線
基板を提供できる。さらに炭素体は、ノイズの吸収、侵
入防止に優れるので、搭載される電子部品の電気的特性
の向上も図れる。
に炭素体を用いたので、放熱性に優れ、また軽量な配線
基板を提供できる。さらに炭素体は、ノイズの吸収、侵
入防止に優れるので、搭載される電子部品の電気的特性
の向上も図れる。
【図１】第１の実施の形態を示す断面図である。
【図２】半導体素子をフリップチップ接続した状態の断
面図である。
面図である。
【図３】第２の実施の形態を示した断面図である。
【図４】第３の実施の形態を示した断面図である。
【図５】第４の実施の形態を示した断面図である。
【図６】従来の配線基板の一例を示す断面図である。
３０ 配線基板 ３１ 基板 ３２ 配線パターン ３３ 接着剤 ３４ 炭素体 ３５ 接着剤 ３６ 金属層 ３７ 保護膜 ３８ サーマルビア ４０ 半導体素子 ４１ ワイヤ ４４ 半導体装置用パッケージ ４６ 炭素体 ４８ 基板 ４９ 半導体素子収納孔 ５０ はんだバンプ ５１ 封止樹脂 ５４ 半導体装置用パッケージ ５５ リードフレーム ５８ 半導体装置 ６０ ＴＡＢテープ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 洋二 長野県茅野市塚原１−８−37 株式会社イ ースタン内 (72)発明者 原 薫 長野県茅野市塚原１−８−37 株式会社イ ースタン内
Claims (8)
- 【請求項１】 樹脂製の基板の一方の面に配線パターン
が形成された配線基板において、 前記基板の他方の面に炭素体からなる放熱体が一方の面
で固定され、該放熱体の一方の面と基板の前記一方の面
側とが、サーマルビアもしくはスルーホールめっき皮膜
の導通部を介して熱的に接続されていることを特徴とす
る配線基板。 - 【請求項２】 前記導通部が前記基板の一方の面に露出
していることを特徴とする請求項１記載の配線基板。 - 【請求項３】 前記導通部が前記配線パターンに接続し
ていることを特徴とする請求項１記載の配線基板。 - 【請求項４】 前記放熱体の他方の面が保護膜で被覆さ
れていることを特徴とする請求項１、２または３記載の
配線基板。 - 【請求項５】 所要部位に配線パターンが形成された枠
状の樹脂製の基板と、 該枠状の基板の開口部を覆って固定された放熱体とを具
備する配線基板において、 前記放熱体は炭素体からなることを特徴とする配線基
板。 - 【請求項６】 前記基板と前記炭素体との間に、炭素体
からなる枠状の放熱体が介装されていることを特徴とす
る請求項５記載の配線基板。 - 【請求項７】 前記炭素体の他方の面が保護膜で被覆さ
れていることを特徴とする請求項５または６記載の配線
基板。 - 【請求項８】 リードフレームのインナーリードで囲ま
れた空間を覆うようにして、インナーリードに炭素体が
固着されていることを特徴とする配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10248817A JPH11145334A (ja) | 1997-09-02 | 1998-09-02 | 配線基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23711397 | 1997-09-02 | ||
| JP9-237113 | 1997-09-02 | ||
| JP10248817A JPH11145334A (ja) | 1997-09-02 | 1998-09-02 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145334A true JPH11145334A (ja) | 1999-05-28 |
Family
ID=26533053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10248817A Pending JPH11145334A (ja) | 1997-09-02 | 1998-09-02 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145334A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1058491A2 (en) * | 1999-06-02 | 2000-12-06 | Northrop Grumman Corporation | Printed wiring board structure with integral metal matrix composite core |
| EP1058490A2 (en) * | 1999-06-02 | 2000-12-06 | Northrop Grumman Corporation | Printed wiring board structure with integral organic matrix composite core |
| JP2004165665A (ja) * | 2002-11-12 | 2004-06-10 | Electrovac Fab Elektrotechnischer Spezialartikel Gmbh | 放熱部品 |
-
1998
- 1998-09-02 JP JP10248817A patent/JPH11145334A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1058491A2 (en) * | 1999-06-02 | 2000-12-06 | Northrop Grumman Corporation | Printed wiring board structure with integral metal matrix composite core |
| EP1058490A2 (en) * | 1999-06-02 | 2000-12-06 | Northrop Grumman Corporation | Printed wiring board structure with integral organic matrix composite core |
| EP1058491A3 (en) * | 1999-06-02 | 2002-03-13 | Northrop Grumman Corporation | Printed wiring board structure with integral metal matrix composite core |
| EP1058490A3 (en) * | 1999-06-02 | 2002-03-13 | Northrop Grumman Corporation | Printed wiring board structure with integral organic matrix composite core |
| JP2004165665A (ja) * | 2002-11-12 | 2004-06-10 | Electrovac Fab Elektrotechnischer Spezialartikel Gmbh | 放熱部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3351410B2 (ja) | インバータ用コンデンサモジュール、インバータ及びコンデンサモジュール | |
| JP4610414B2 (ja) | 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造 | |
| US6215661B1 (en) | Heat spreader | |
| WO2019116828A1 (ja) | 電子制御装置 | |
| JPH1197870A (ja) | 電子装置 | |
| CN101577257A (zh) | 电子部件 | |
| JPH11233904A (ja) | 放熱構造プリント基板 | |
| JPH10335863A (ja) | 制御装置 | |
| JPH11145334A (ja) | 配線基板 | |
| JP2004296726A (ja) | 放熱部材および半導体素子収納用パッケージおよび半導体装置 | |
| JP2002353356A (ja) | 半導体素子収納用パッケージ | |
| JP2003068954A (ja) | 半導体素子収納用パッケージ | |
| JP2004247514A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JPH09226280A (ja) | カードモジュール | |
| JP3554304B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2005277381A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JPH039341Y2 (ja) | ||
| JP2004228414A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3659304B2 (ja) | 半導体素子収納用パッケージ | |
| JP2004072003A (ja) | 金属ベース多層回路基板とそれを用いた混成集積回路 | |
| JP4360567B2 (ja) | 半導体素子収納用パッケージ | |
| JP3285763B2 (ja) | 半導体装置 | |
| JP3659305B2 (ja) | 半導体素子収納用パッケージ | |
| JPS61147554A (ja) | ハイブリツドｉｃモジユ−ル | |
| JP2005277382A (ja) | 電子部品収納用パッケージおよび電子装置 |