DE60022206T2

DE60022206T2 - Registerspeicher zur verarbeitung von 2-d matrix

Info

Publication number: DE60022206T2
Application number: DE60022206T
Authority: DE
Inventors: K. George CHEN
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1999-07-26
Filing date: 2000-06-26
Publication date: 2006-03-30
Anticipated expiration: 2020-06-27
Also published as: CN1532686B; HK1043850A1; DE60022206D1; EP1212677B1; CN1532686A; CN1160621C; HK1043850B; WO2001008005A1; JP2003505786A; TWI243332B; US6625721B1; JP2012009055A; EP1212677A1; AU5640400A; CN1365463A; JP4979169B2; JP5466211B2

Description

1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft allgemein Computersysteme und im Besonderen Prozessorarchitekturen.
2. Beschreibung des Stands der Technik
Bestimmte Prozessoren sind so gestaltet, dass sie Erweiterungen ihrer Befehlssatzarchitektur (ISA als englische Abkürzung von Instruction Set Architecture) für Multimedia-Operationen vorsehen. Zum Beispiel implementieren die von den Prozessoren Pentium^® II, Pentium^® III und Celeron^TM, die von der Intel Corporation, Santa Clara, Kalifornien, USA, im Handel erhältlich sind, unterstützten MMX^TM Befehle verschiedene Funktionen, die für Multimedia-Anwendungen nützlich sind, wie etwa die digitale Signalverarbeitung sowie die Audio- und Videoverarbeitung. Diese Befehle unterstützen SIMD-Operationen (SIMD als englische Abkürzung von „Single Instruction Multiple Data") an Multimedia- und Kommunikations-Datenarten. Der Einsatz dieser Befehle sieht zwar eine Verbesserung gegenüber Kombinationen bereits bestehender Befehle zur Ausführung einer bestimmten Funktion vor, und einzelne MMX^TM Befehle sind für bestimmte Verarbeitungsarten eine effiziente Lösung, allerdings verbleiben weiterhin verschiedene Hindernisse bzw. Behinderungen für eine schnellere Multimedia-Verarbeitung. Zum Beispiel führen zahlreiche Implementierungen Block-basierter Bild- und Videoverarbeitungsalgorithmen (wie etwa die Formate Joint Photographic Experts Group (JPEG) und Moving Picture Expert Group (MPEG)) dazu, dass Daten, die in einer Gruppe von Registern gespeichert sind, auf die als Operanden für die MMX^TM Befehle zugegriffen werden kann, während mathematischen Matrixoperationen transponiert werden.
EP-A-0743594 offenbart ein Verfahren zur Umsetzung einer Matrixtranspositionsoperation in einem Computer. Das Verfahren verwendet Computerbefehle, welche einen Datenstring restrukturieren, indem die ersten und letzten Teilstrings des Datenstrings an unveränderten Positionen gehalten werden, und wobei die Positionen von mindestens zwei intermediären Teilstrings gewechselt werden. Der Datenstring wird aus Teilstrings gebildet, die jeweils einen oder mehrere Datenwerte in einer Matrix darstellen. Der Computerbefehl kann in einem einzigen Registerspeicher mit einer vorbestimmten Bitkapazität bewirkt werden, die durch eine einzige Adresse adressiert werden kann, oder in einem Paar derartiger Registerspeicher.
Die Transposition von Daten unter Registern erzeugt einen signifikanten Overhead, wodurch jedoch der Durchsatz des Prozessors insgesamt für die multimediale Verarbeitung verlangsamt wird. Somit wäre jede Technik, die diese Verzögerungen verhindert oder so gering wie möglich hält, ein wichtiger Fortschritt auf dem Gebiet der Prozessoren.
ZUSAMMENFASSUNG DER ERFINDUNG
Vorgesehen ist gemäß einem ersten Aspekt der vorliegenden Erfindung ein Prozessor gemäß dem gegenständlichen Anspruch 1.
Vorgesehen ist gemäß einem zweiten Aspekt der vorliegenden Erfindung ein Verfahren gemäß dem gegenständlichen Anspruch 7.
Vorgesehen ist gemäß einem dritten Aspekt der vorliegenden Erfindung ein System gemäß dem gegenständlichen Anspruch 9.
Die Merkmale der Erfindung sind in den Unteransprüchen definiert.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden genauen Beschreibung der vorliegenden Erfindung deutlich. In den Zeichnungen zeigen:
1 ein Diagramm einer Gruppe von MMX^TM Registern gemäß dem Stand der Technik;
2 ein Diagramm der Gruppe von MMX^TM Registern, die einen Bilddatenblock von 8 Pixeln mal 8 Pixeln speichern;
3 ein Diagramm der Gruppe von MMX^TM Registern, welche den transponierten Bilddatenblock von 8 Pixeln mal 8 Pixeln speichern;
4 ein Diagramm einer virtuellen MMX^TM Registergruppe, die mit der MMX^TM Registergruppe gemäß einem Ausführungsbeispiel der vorliegenden Erfindung verknüpft ist;
5 ein Diagramm der der Gruppe virtueller MMX^TM Register, welche den transponierten Bilddatenblock mit 8 Pixeln mal 8 Pixeln speichert; und
6 ein Diagramm eines Systems mit einem Prozessor mit einer MMX^TM Registergruppe und einer virtuellen MMX^TM Registergruppe gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
GENAUE BESCHREIBUNG DER ERFINDUNG
Ein Ausführungsbeispiel der vorliegenden Erfindung umfasst ein Verfahren und eine Vorrichtung zur Erweiterung von MMX^TM Registern, so dass diese für zweidimensionale (2D) Matrixoperationen effizienter sind.
Verweise in der Patentschrift auf „ein Ausführungsbeispiel" der vorliegenden Erfindung beziehen sich auf ein bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft, das bzw. die in Verbindung mit dem Ausführungsbeispiel beschrieben worden ist und in mindestens einem Ausführungsbeispiel der vorliegenden Erfindung enthalten ist. Das Vorkommen der Phrase „in einem Ausführungsbeispiel" an verschiedenen Stellen in der Patentschrift bezieht sich nicht unbedingt stets auf das gleiche Ausführungsbeispiel.
Bei der Ausführung eines Befehls nimmt ein Prozessor für gewöhnlich Bezug auf einen oder mehrere Registeroperanden. Für MMX^TM Befehle kann es sich bei den Registeroperanden um ein Register oder mehrere Register einer besonderen Gruppe von Registern handeln, die als MMX^TM Register bezeichnet sind. Die Abbildung aus 1 zeigt ein Diagramm einer Gruppe von MMX^TM Registern gemäß dem Stand der Technik. Die Registergruppe 10 aus 1 weist acht MMX^TM Register mit den Bezeichnungen mm0 12 bis mm7 14 auf. In anderen Ausführungsbeispielen kann die Anzahl der Register größer oder kleiner als acht sein. Jedes Register weist eine Mehrzahl von Dateneinheiten auf, die gemäß der Abbildung von einer niedrigen Einheit 16 zu einer hohen Einheit 18 angeordnet sind. In einem Ausführungsbeispiel umfasst eine Einheit ein Byte. In anderen Ausführungsbeispielen kann eine Einheit ein Wort, ein Doppelwort oder eine andere Speichereinheit umfassen. Bei mindestens einem bekannten System ist die Anzahl der Einheiten (z.B. Bytes) pro MMX^TM Register gleiche acht, wobei in anderen Systemen natürlich auch eine andere Anzahl von Einheiten eingesetzt werden kann. Zur effizienten Implementierung der SIMD-Multimedia-Verarbeitung unter Verwendung der MMX^TM Register sollten die zu verarbeitenden Daten so ausgerichtet bzw. angeordnet werden, dass mehrere verwandte Datenobjekte in einem einzigen MMX^TM Register angeordnet sind. Zum Beispiel kann angenommen werden, dass ein Bilddatenblock mit 8 Pixeln mal 8 Pixeln in den MMX^TM Registern gemäß der Abbildung aus 2 angeordnet ist, wobei jeder Pixelwert P(i, j) in einer Einheit dargestellt ist, und wobei die Gruppe der Register insgesamt eine Matrix darstellt. Der Block mit 8 Pixeln mal 8 Pixeln kann einen Abschnitt eines größeren Bilds darstellen. In dem vorliegenden Beispiel wird die erste Zeile der Bilddaten des Blocks in dem ersten MMX^TM Register mm0 12 gespeichert, wobei die erste Spalte der ersten Zeile in der niedrigen Einheit von mm0 und die letzte Spalte der ersten Zeile in der hohen Einheit von mm0 gespeichert sind, wobei die zweite Zeile der Bilddaten in dem zweiten MMX^TM Register mm1 20 gespeichert ist, wobei die erste Spalte der zweiten Zeile in der niedrigen Einheit von mm1 gespeichert ist, und wobei die letzte Spalte der zweiten Zeile in der hohen Einheit von mm1 gespeichert ist und so weiter.
Sobald die Daten gemäß der Abbildung in den MMX^TM Registern gespeichert sind, kann der Prozessor Befehle ausführen, um die 8 × 8 Matrix Zeile für Zeile nacheinander zu bearbeiten. Diese Art der Verarbeitung wird für gewöhnlich zum Beispiel in Block-basierten Bilddarstellungsanwendungen eingesetzt sowie auch in anderen Anwendungen. Alle Daten der Zeile 0 können zum Beispiel den Daten der Zeile 3 unter Verwendung eines einzigen MMX^TM Befehls hinzugefügt werden, wie dies nachstehend dargestellt ist.
PADDB MM0, MM3; Zeile 0 zu Zeile 3 addieren und Ergebnisse in Zeile 0 speichern.
Die Bearbeitung der 8 × 8 Matrix Spalte für Spalte nacheinander stellt jedoch Probleme dar, da die Daten jeder Spalte auf die acht MMX^TM Register verteilt sind. Zum Beispiel sind die Daten der ersten Spalte auf die niedrigen Einheiten von mm0 12 bis mm7 14 verteilt, und die Daten der letzten Spalte sind entsprechend auf die hohen Einheiten von mm0 bis mm7 verteilt. Um weiter die Vorzüge der Verwendung der MMX^TM SIMD-Verarbeitung zu nutzen, ist es erforderlich, die 8 × 8 Matrix gemäß der Abbildung aus 3 zu transponieren. Die Matrixtransposition ist in der Mathematik allgemein bekannt. Nach der Transposition speichert das erste MMX^TM Register mm0 12 die ursprüngliche erste Datenspalte, wobei die erste Zeile der ursprünglichen ersten Spalte in der niedrigen Einheit 16 gespeichert wird, während die letzte Zeile der ursprünglichen ersten Spalte in der hohen Einheit 18 gespeichert wird, wie dies abgebildet ist. In ähnlicher Weise speichern die anderen MMX^TM Register Spalten der 8 × 8 Matrix, wie dies abgebildet ist.
Zwar kann die Transposition der 8 × 8 Matrix unter Verwendung bekannter Pack- und Entpackbefehle ausgeführt werden, allerdings ist diese Verarbeitung sehr ineffizient und verursacht erheblichen Overhead bezüglich der Verarbeitung. Allgemein kann die Transpositionsverarbeitung für eine 8 × 8 Matrix durch die Ausführung von vier 4 × 4 Matrixtranspositionen implementiert werden, wobei jede Transposition mindestens 12 Verarbeitungszyklen in einem Pentium^® III Prozessor erfordert. Somit werden mindestens 64 Zyklen lediglich für die Verschiebung der Daten verwendet, so dass ein MMX^TM Befehl verwendet werden kann, um die acht Elemente einer bestimmten Spalte zu bearbeiten.
Die Ausführungsbeispiele der vorliegenden Erfindung machen es nicht mehr erforderlich, die Daten in den MMX^TM Registern über eine Reihe von Pack- und Entpackbefehlen zu transponieren, indem eine zusätzliche Gruppe von Registern in dem Prozessor zur Unterstützung der Multimedia-Verarbeitung bereitgestellt wird. In Ausführungsbeispielen der vorliegenden Erfindung ist eine äquivalente „spiegelbildliche" Gruppe der MMX^TM Register in die Prozessorarchitektur eingebaut. Diese Registergruppe kann als die virtuelle MMX Registergruppe oder als VMX Gruppe bezeichnet werden. Die Abbildung aus 4 zeigt ein Diagramm der virtuellen MMX Registergruppe, die gemäß einem Ausführungsbeispiel mit der MMX^TM Registergruppe verknüpft ist. In einem Ausführungsbeispiel entspricht die Anzahl der MMX^TM Register in der MMX^TM Registergruppe 10 der Anzahl der VMX Register, die in der VMX Registergruppe 22 vorgesehen sind. In einem Ausführungsbeispiel ist ferner die Anzahl der VMX Register größer oder gleich der Anzahl der Einheiten in jedem MMX^TM Register (wobei eine Einheit abhängig von der Implementierung ein Byte, ein Wort, ein Doppelwort oder eine Speichereinheit darstellt). Die VMX Registergruppe 22 speichert die transponierten Matrixdaten aus der MMX^TM Registergruppe und kann automatisch durch die Registeraktualisierungslogik 23 aktualisiert werden, wenn eine Einheit eines Registers in der MMX^TM Gruppe modifiziert wird. Somit führt eine Last einer Zeile der MMX^TM Registergruppe 10 automatisch zu einer Last einer Spalte der VMX Registergruppe 22. Zum Beispiel können die Daten aus dem ersten MMX^TM Register mm0 12 automatisch in den niedrigen Einheiten der VMX Register VM0 bis VM7 gespeichert werden, wobei die Daten aus dem zweiten MMX^TM Register mm1 20 automatisch in den zweit niedrigsten Einheiten der VMX Register gespeichert werden können und so weiter.
Wenn die MMX^TM Register in erneutem Bezug auf die Abbildung aus 2 mit einer gemäß der Abbildung mit P0,0 bis P7,7 bezeichneten 8 × 8 Matrix geladen sind, so können die VMX Register automatisch durch die Registeraktualisierungslogik mit der transponierten Matrix geladen werden, wie dies in der Abbildung aus 5 dargestellt ist. Zur Bearbeitung der Zeilenelemente der Matrix kann ein Programm einfach auf eines oder mehrere der MMX^TM Register mm0 12 bis mm7 14 verweisen bzw. Bezug nehmen. Zur Bearbeitung der Spaltenelemente der Matrix nimmt ein Programm stattdessen Bezug auf die VMX Register vm0 24 bis vm7 26. Da die MMX^TM Register in der Prozessorhardware mit den VMX Registern gespiegelt werden, gibt es keine Kohärenzprobleme. Alle MMX^TM Befehle können unter Verwendung von Verweisen auf die entsprechend erforderlichen Register mit jeder der Registergruppen bearbeitet werden. Änderungen des Befehlssatzes des Prozessors sind nicht erforderlich, wobei in einem Programm lediglich die Operandenbezüge bzw. die Operandenverweise geändert werden können.
Ein Vorteil der Ausführungsbeispiele gemäß der vorliegenden Erfindung gegenüber existierenden Prozessorarchitekturen ist es, dass die Erfindung eine höhere Parallelität für Matrixoperationen vorsieht. Erreicht wird dies durch die Vermeidung aufwändiger bzw. kostspieliger Transpositionen für Spaltenoperationen durch die Ausführung der Mehrzahl von Pack- und Entpackbefehlen.
Ein Beispiel für den möglichen Einsatz der vorliegenden Erfindung ist in dem DCT-Algorithmus (DCT als englische Abkürzung von Discrete Cosine Transform), der zur Verarbeitung von Blöcken von 8 Pixeln mal 8 Pixeln in zahlreichen Videoverarbeitungssystemen zum Einsatz kommt. Zur Durchführung einer 8 × 8 DCT umfasst die Verarbeitung gegenwärtig zuerst die Durchführung einer 1 × 8 Spaltentransformation, die Transposition der 8 × 8 Matrix, die Durchführung einer weiteren 1 × 8 Spaltentransformation und die folgende erneute Transposition der Ergebnisse zur Bestimmung der DCT-Koeffizienten. Die am meisten optimierte, aktuell auf Prozessoren der Pentium^® Klasse laufende DCT benötigt etwa 300 Verarbeitungszyklen. Davon werden etwa 100 Zyklen zur Durchführung von Transpositionsoperationen für eine 8 × 8 Matrix verwendet. Die Implementierung der vorliegenden Erfindung führt somit zu einer Verbesserung von ungefähr 30% in Bezug auf die DCT-Verarbeitung. Ähnliche Leistungsverbesserungen können für inverse DCTs erreicht werden. Zar ist hierin ein Beispiel für eine DCT erörtert, wobei die Ausführungsbeispiele der vorliegenden Erfindung jedoch für alle Matrixoperationen nützlich sein können, einschließlich der Operationen, die in verschiedenen Bild- und Videokomprimierungsalgorithmen zum Einsatz kommen.
Die vorliegende Erfindung wurde vorstehend zwar in Bezug auf eine zweidimensionale (2D) Matrix beschrieben, wobei das Prinzip aber auch für drei oder mehr Dimensionen geeignet ist. Zum Beispiel kann eine dritte Registergruppe in das Design des Prozessors integriert werden, um andere Transpositionen der Matrixdaten zu speichern.
Die Abbildung aus 6 zeigt ein Diagramm eines Systems mit einem Prozessor mit einer MMX^TM Registergruppe und einer virtuellen MMX^TM Registergruppe gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Das System 50 kann einen mit dem Speicher 54 gekoppelten Prozessor 52 aufweisen. Der Prozessor 52 umfasst verschiedene im Fach allgemein bekannte Komponenten, von denen viele zur besseren Veranschaulichung in der Abbildung aus 6 weggelassen wurden. Der Befehlsspeicher 56 speichert Befehle, die auf eines oder mehrere MMX^TM Register 10 oder eines oder mehrere VMX Register 22 verweisen bzw. Bezug nehmen. Die Registeraktualisierungslogik 23 koordiniert die automatische Aktualisierung der VMX Register 22, wenn sich die MMX^TM Register ändern. Der Multiplexer (MUX) 58 wählt Daten aus den MMX^TM Registern oder den VMX Registern zur Eingabe in die Arithmetik-Logik-Einheit (ALU als englische Abkürzung von Arithmetic Logic Unit) aus. Die ALU erzeugt Daten für den Datenspeicher 52.
Die vorliegende Erfindung ermöglicht die Manipulation von MMX^TM Registern auf intuitivere Art und Weise. Durch das Hinzufügen einer Spiegelregistergruppe kann die Implementierung aller Block-basierten Algorithmen vereinfacht und deren Leistungsfähigkeit erhöht werden. Zu einigen Beispielen für Anwendungen, die von der vorliegenden Erfindung profitieren, zählen unter anderem DCTs (diskrete Kosinustransformationen), die in Videokomprimierungsalgorithmen zum Einsatz kommen, Matrixtransformationen in dreidimensionalen (3D) Grafikalgorithmen und sonstige.
Die vorliegende Erfindung wurde vorstehend zwar in Bezug auf veranschaulichende Ausführungsbeispiele beschrieben, wobei die Beschreibung jedoch nicht einschränkend auszulegen ist. Gemäß dem Umfang der vorliegenden Erfindung sind verschiedene Modifikationen der veranschaulichenden Ausführungsbeispiele sowie anderer Ausführungsbeispiele der Erfindung möglich, die für den Fachmann auf dem Gebiet, das die vorliegende Erfindung betrifft, offensichtlich sind.

Claims

Prozessor, der folgendes umfasst: eine erste Gruppe von Registern (10), welche eine Datenmatrix speichern; eine zweite Gruppe von Registern (22), die eine Transposition der Datenmatrix speichern; gekennzeichnet durch eine Logik (23), die automatisch die zweite Gruppe von Registern modifiziert, so dass das Transpositionsverhältnis zwischen der in der ersten Gruppe von Registern gespeicherten Datenmatrix und der in der zweiten Gruppe von Registern gespeicherten Transposition der Datenmatrix aufrechterhalten wird, als Reaktion auf eine Modifikation der ersten Gruppe von Registern.
Prozessor nach Anspruch 1, wobei eine Modifikation einer Zeile der Matrix in der ersten Gruppe von Registern automatisch zu einer entsprechenden Modifikation einer Spalte der transponierten Kopie der Matrix in der zweiten Gruppe von Registern führt.
Prozessor nach Anspruch 1, wobei die erste Gruppe von Registern eine erste Anzahl von Registern umfasst, wobei jedes. Register eine erste Anzahl von Speichereinheiten umfasst, wobei die zweite Gruppe von Registern eine zweite Anzahl von Registern umfasst, wobei jedes Register eine zweite Anzahl von Speichereinheiten umfasst, und wobei die zweite Anzahl von Speichereinheiten größer oder gleich der ersten Anzahl von Registern ist.
Prozessor nach Anspruch 3, wobei die erste Anzahl von Registern der zweiten Anzahl von Registern entspricht.
Prozessor nach Anspruch 4, wobei die erste Gruppe von Registern MMX^TM Register umfasst, wobei die erste Anzahl von Registern gleich acht ist, und wobei die Datenmatrix Bilddaten umfasst.
Prozessor nach Anspruch 1, wobei der Prozessor einen Befehl ausführt, der sich auf ein Register der ersten Gruppe von Registern bezieht, so dass eine Zeile der Datematrix bearbeitet wird, und wobei ein Befehl ausgeführt wird, der sich auf ein Register der zweiten Gruppe von Registern bezieht, so dass eine Spalte der Datenmatrix bearbeitet wird.
Verfahren der Verwendung von zwei Gruppen von Registern zur Matrixverarbeitung durch einen Prozessor, wobei das Verfahren die folgenden Schritte umfasst: das Speichern einer Datenmatrix in einer ersten Gruppe von Registern (10), wobei die erste Gruppe von Registern eine erste Anzahl von Registern umfasst, wobei jedes Register eine erste Anzahl von Speichereinheiten umfasst, wobei jede Speichereinheit ein Element der Matrix speichert; das Transponieren der Datenmatrix in eine zweite Gruppe von Registern (22), wobei die zweite Gruppe von Registern eine zweite Anzahl von Registern umfasst, wobei jedes Register eine zweite Anzahl von Speichereinheiten umfasst; das automatische Modifizieren (23) der zweiten Gruppe von Registern, so dass das Transpositionsverhältnis zwischen der in der ersten Gruppe von Registern gespeicherten Datenmatrix und der Transposition der in der zweiten Gruppe von Registern gespeicherten Datenmatrix aufrechterhalten wird, als Reaktion auf eine Modifikation der ersten Gruppe von Registern; und die Bezugnahme auf eines der Register der ersten Gruppe von Registern, so dass eine Zeile der Datenmatrix bearbeitet wird; und die Bezugnahme auf eines der Register der zweiten Gruppe von Registern, so dass eine Spalte der Datenmatrix bearbeitet wird.
Verfahren nach Anspruch 7, wobei dieses ferner den Einsatz der beiden Gruppen von Registern für eine DCT-Verarbeitung (Discrete Cosine Transform) einer Matrix von Bilddaten durch einen Prozessor zumindest teilweise durch Bezugnahme auf eines der Register der zweiten Gruppe von Registern umfasst, so dass eine Spalte der Matrix bearbeitet wird.
System (50), das folgendes umfasst: einen Speicher (54); einen mit dem Speicher gekoppelten Prozessor (52), wobei der Prozessor folgendes umfasst: eine erste Gruppe von Registern (10), welche eine Datenmatrix speichern; eine zweite Gruppe von Registern (22), welche eine Transposition der Datenmatrix speichern; gekennzeichnet durch eine Logik (23), die automatisch die zweite Gruppe von Registern modifiziert, so dass das Transpositionsverhältnis zwischen der in der ersten Gruppe von Registern gespeicherten Datenmatrix und der in der zweiten Gruppe von Registern gespeicherten Transposition der Datenmatrix aufrechterhalten wird, als Reaktion auf eine Modifikation der ersten Gruppe von Registern.