DE60012868T2 - Schaltungsplatte für Hochspannungseinsatz - Google Patents

Schaltungsplatte für Hochspannungseinsatz Download PDF

Info

Publication number
DE60012868T2
DE60012868T2 DE60012868T DE60012868T DE60012868T2 DE 60012868 T2 DE60012868 T2 DE 60012868T2 DE 60012868 T DE60012868 T DE 60012868T DE 60012868 T DE60012868 T DE 60012868T DE 60012868 T2 DE60012868 T2 DE 60012868T2
Authority
DE
Germany
Prior art keywords
insulating
circuit pattern
end portion
voltage
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60012868T
Other languages
English (en)
Other versions
DE60012868D1 (de
Inventor
Junpei Chiyoda-ku Kusukawa
Ryozo Chiyoda-ku Takeuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of DE60012868D1 publication Critical patent/DE60012868D1/de
Publication of DE60012868T2 publication Critical patent/DE60012868T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0175Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0346Deburring, rounding, bevelling or smoothing conductor edges
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/105Using an electrical field; Special methods of applying an electric potential
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/128Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines isolierenden Substrats, mit dem in einem Bauteil wie einer Leistungs-Halbleitervorrichtung eine Isolierung sichergestellt werden kann, und sie betrifft insbesondere eine isolierende Leiterplatte, die dafür vorgesehen ist, die Isolationseigenschaften eines Bauelements mit einem isolierenden Substrat und einer über ein Verbindungselement mit dem isolierenden Substrat verbundenen Elektroden-Leiterbahn zu verbessern, und eine Leistungs-Halbleitervorrichtung mit einer solchen isolierenden Leiterplatte.
  • Es ist eine Halbleitervorrichtung bekannt, die dadurch entsteht, daß ein Halbleiter-Bauelement wie ein IGBT, eine Diode, ein GTO, ein Transistor und dergleichen in einen isolierenden Behälter eingeschlossen wird. Die Vorrichtung wird entsprechend ihrer Spannungsfestigkeit und ihrer Stromkapazität bei verschiedenen Arten von Invertern und dergleichen verwendet. Die Vorrichtung ist so aufgebaut, daß ein elektrischer Schaltkreis durch ein isolierendes Substrat wie eines aus Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN) und dergleichen in der Vorrichtung von einer Basis isoliert wird, wodurch ein einfacher Zusammenbau erreicht wird. Unter diesen Bauteilen hat der IGBT den Vorteil einer leichten Steuerung und der Möglichkeit des Hochfrequenzbetriebs mit einem großen Strom, da der IGBT ein Bauteil vom Spannungssteuertyp ist. In den letzten Jahren wurden IGBT-Bauteile großer Kapazität entwickelt, so daß die Leistungsfähigkeit davon sich nun bis in das Gebiet erstreckt, das bisher von den GTOs abgedeckt wurde. Mit der Zunahme der Kapazität der Vorrichtungen wird jedoch die Fläche des isolierenden Substrats in der Vorrichtung aufgrund der zunehmenden Größe und der zunehmenden Anzahl von Chips der Halbleiter-Bauteile in der Vorrichtung immer größer. Um das Problem der zunehmenden Fläche zu lösen, wurde im Endabschnitt der leitenden Schicht, die mit dem isolierenden Substrat verbunden ist, ein terassenförmiger Abschnitt (ein stufenförmiger Abschnitt) vorgesehen, wie es in der japanischen Patentveröffentlichung Nr. 5-152461 beschrieben ist, oder es wurde der Endabschnitt des Verbindungselements zum Verbinden einer Elektroden-Leiterbahn und eines isolierenden Substrats außerhalb der Elektroden-Leiterbahn angeordnet, wie es in der japanischen Patentveröffentlichung Nr. JP-B2-7-77989 beschrieben ist, und dergleichen. Es wird dadurch die maximale mechanische Spannung verringert, die in der Elektroden-Leiterbahn oder zwischen dem Verbindungselement und dem isolierenden Substrat entsteht, so daß das Auftreten von Rissen aufgrund der Wärmezyklen, die das isolierende Substrat durchläuft, verringert wird. Außerdem ist es erforderlich, die Spannungsfestigkeit innerhalb der Vorrichtung entsprechend der Spannungsfestigkeit der ganzen Vorrichtung zu erhöhen. Insbesondere ist es erforderlich, für die Isolierung zwischen der Basis und dem elektrischen Schaltkreis eine Spannungsfestigkeit in der 10-kV-Klasse zu erreichen. Um dieses Erfordernis zu erreichen, wird die mittlere elektrische Feldstärke im allgemeinen durch Erhöhen der Dicke des isolierenden Substrats verringert, wodurch die Stärke des elektrischen Feldes herabgesetzt wird, oder es wird der Kriechab stand zwischen dem Schaltungsmuster und dem Endabschnitt des isolierende Substrats erhöht.
  • Um die Spannungsfestigkeit zu erhöhen, ist es erforderlich, die Stärke des lokalen elektrischen Feldes zu verringern, das eine Verschlechterung der Isolierung bewirkt. In vielen Fällen wird bei der Verwendung der isolierenden Leiterplatte in einer Halbleitervorrichtung die ganze isolierende Leiterplatte mit einem organischen Kunstharz abgedeckt, etwa mit einem Silikongel. Bei einem mit einem Kunstharz abgedeckten Aufbau kann sich in einem Abschnitt mit einem konzentrierten elektrischen Feld mit einer lokal hohen elektrischen Feldstärke als Vorläufer eines elektrischen Durchbruchs eine elektrische Teilentladung ausbilden, wodurch ein Hohlraum oder eine elektrische Baumstruktur erzeugt wird. Wenn die Spannung kontinuierlich anliegt, gibt es eine kontinuierliche elektrische Entladung, so daß die Gefahr besteht, daß der Baum wächst und ein elektrischer Durchbruch folgt. Beim Anlegen einer Spannung an die Halbleitervorrichtung befindet sich die Stelle, an der sich das elektrische Feld konzentriert, im Kriechstromabschnitt der isolierenden Leiterplatte, insbesondere am abschließenden Endabschnitt der Elektroden-Leiterbahn im Kriechstromabschnitt des isolierenden Substrats. Bei einer dünnen Ausbildung der Form des abschließenden Endabschnitts der Elektroden-Leiterbahn und bei einem Anordnen des Verbindungselements außerhalb der Elektroden-Leiterbahn, wie es als Gegenmaßnahme gegen Risse im isolierenden Substrat bei dem oben genannten Stand der Technik erfolgt, wird die Beziehung zwischen der Form des abschließenden Endabschnitts der Elektroden-Leiterbahn und der Einsetzspannung für eine elektrische Teilentladung zwischen den Elektroden-Leiterbahnen (beim Anlegen einer Spannung zwischen den Elektroden seitens des Schaltkreises) und zwischen der Elektroden-Leiterbahn und einer Elektrode auf der Rückseite des isolierenden Substrats (beim Anlegen einer Spannung zwischen dem elektrischen Schaltkreis und der Basis) nicht berücksichtigt.
  • Wenn das isolierende Substrat dick gemacht wird, um die mittlere elektrische Feldstärke zu verringern, erhöht sich der Wärmewiderstand der Vorrichtung, da die Wärmeleitung im isolierenden Substrat kleiner ist als die Wärmeleitung in der Elektroden-Leiterbahn (zum Beispiel beträgt der Wärmeleitungskoeffizient für Kupfer, das im allgemeinen für die Elektroden-Leiterbahn verwendet wird, 398 W/mK, während der Wärmeleitungskoeffizient von Aluminiumoxid und AlN, die für das isolierende Substrat verwendet werden, 36 W/mK bzw. 175 W/mK beträgt, was weniger als die Hälfte des Wärmeleitungskoeffizienten von Kupfer ist). Bei einer Vergrößerung der Kriechstrecke zur Erhöhung der Spannungsfestigkeit wird die Vorrichtung groß.
  • Mit der vorliegenden Erfindung soll eine isolierende Leiterplatte mit einer hohen Spannungsfestigkeit (entsprechend einer hohen Einsetzspannung für eine elektrische Teilentladung und einer hohen Durchbruchspannung) geschaffen werden und unter Verwendung der isolierenden Leiterplatte eine Leistungs-Halbleitervorrichtung mit einer guten Zuverlässigkeit der Isolierung.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer isolierenden Leiterplatte geschaffen, das den Schritt des Anlegens einer Spannung an ein Schaltungsmuster unter atmosphärischem oder reduziertem Gasdruck derart umfaßt, daß an einem Leiterbahn-Endabschnitt des Schaltungsmusters zum Schmelzen und Wiederverfestigen des Leiterbahn-Endabschnitts des Schaltungsmusters eine elektrische Entladung erfolgt.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer isolierenden Leiterplatte geschaffen, das die Schritte des
    Verbindens einer Elektroden-Leiterbahn mit der Oberfläche eines isolierenden Substrats über ein Verbindungselement derart, daß auf der Oberfläche des isolierenden Substrats ein Schaltungsmuster ausgebildet wird, und des
    Bestrahlens des Schaltungsmusters mit einem Laserstrahl zum Aufschmelzen und Wiederverfestigen eines Leiterbahn-Endabschnitts des Schaltungsmusters umfaßt.
  • Gemäß einem dritten Aspekt der vorliegenden Erfindung wird eine isolierende Leiterplatte geschaffen mit
    einem isolierenden Substrat;
    einer mit der Oberfläche des isolierenden Substrats über ein Verbindungselement verbundenen Elektroden-Leiterbahn; und mit
    einer die Elektroden-Leiterbahn und das Verbindungselement so abdeckenden Metallisierung, daß auf der Oberfläche des isolierenden Substrats ein Schaltungsmuster entsteht,
    wobei die isolierende Leiterplatte gekennzeichnet ist durch
    einen Endabschnitt der Metallisierung mit einem Krümmungsradius (r) von 3 μm oder mehr im Querschnitt der isolierenden Leiterplatte.
  • Es ist anzumerken, daß die US-A-5986218 eine Leiterplatte zeigt, bei der auf den gegenüberliegenden Oberflächen eines isolierenden Substrats leitende Schichten ausgebildet sind. Die leitenden Schichten bilden Elektroden und weisen einen Rand mit einem Krümmungsradius von 0,1 μm auf. Eine Metallbeschichtung der Elektroden wird nicht erwähnt.
  • Gemäß einem vierten Aspekt der vorliegenden Erfindung wird eine isolierende Leiterplatte geschaffen mit einem isolierenden Substrat und mit einer Elektroden-Leiterbahn, die zur Ausbildung eines Schaltungsmusters auf der Oberfläche des isolierenden Substrats über ein Verbindungselement mit der Oberfläche des isolierenden Substrats verbunden ist, wobei die isolierende Leiterplatte dadurch gekennzeichnet ist, daß ein Leiterbahn-Endabschnitt des Schaltungsmusters in der Aufsicht auf die isolierende Leiterplatte zwischen einem Vorsprung und einer Vertiefung des Leiterbahn-Endabschnitts einen Abstand von 50 μm oder weniger aufweist.
  • Die vorliegende Erfindung umfaßt auch eine Leistungs-Halbleitervorrichtung mit der isolierenden Leiterplatte gemäß dem dritten oder vierten Aspekt.
  • Es kann an das Leistungsmuster unter atmosphärischem oder reduziertem Gasdruck eine Gleichspannung derart angelegt werden, daß am Leiterbahn-Endabschnitt einmal oder mehrmals pro Sekunde eine elektrische Entladung erfolgt.
  • Beim Erzeugen einer elektrischen Entladung am Leiterbahn-Endabschnitt unter atmosphärischem oder reduziertem Gasdruck kann die Spannung dafür unter Verwendung eines mit dem Leitungsmuster in Reihe geschalteten Widerstandes angelegt werden.
  • Der Leiterbahn-Endabschnitt des Leitungsmusters kann auch durch eine Laserstrahlbestrahlung aufgeschmolzen und wieder verfestigt werden.
  • Als Ergebnis dieser Verfahren steigt die Temperatur aufgrund der elektrischen Entladungsenergie in dem Abschnitt, in dem die elektrische Entladung durch eine Konzentration des elektrischen Feldes aufgrund der spitzwinkligen Form im Endabschnitt des Elektrodenleiters erzeugt wird, oder aufgrund der Energie des Laserstrahls im bestrahlten Abschnitt an, wodurch das Metall der Leiterbahn im Endabschnitt der Elektroden-Leiterbahn schmilzt und sich die spitzwinklige Form im Endabschnitt der Elektroden-Leiterbahn in eine gerundete Form verwandelt. Insbesondere werden bei der Aufsicht auf die Oberfläche der isolierenden Leiterplatte unebene Abschnitte (mit Vorsprüngen und Vertiefungen) mit spitzwinkliger Form im Endabschnitt der Elektroden-Leiterbahn durch das Aufschmelzen und Wiederverfestigen verringert, und bei der Betrachtung des Querschnitts der isolierenden Leiterplatte nimmt der Krümmungsradius der Projektionsform im Endabschnitt der Elektroden-Leiterbahn durch das Aufschmelzen und Wiederverfestigen zu. Im Ergebnis kann verhindert werden, daß sich das elektrische Feld am Endabschnitt der Elektroden-Leiterbahn durch dessen Form konzentriert, so daß die Einsetzspannung zum Erzeugen einer elektrischen Teilentladung angehoben wird.
  • Da es durch das Anlegen der Spannung unter atmosphärischem und reduziertem Gasdruck möglich ist, eine elektrische Entladung bei einer Spannung hervorzurufen, die niedriger ist als die Durchbruchspannung der Halbleitervorrichtung, kann die Spannung sowohl zum Zeitpunkt des Zusammenbaus der Halbleitervorrichtung als auch nur an die isolierende Leiterplatte allein angelegt und die elektrische Entladung hervorgerufen werden. Die Spannung kann dabei angelegt und die elektrische Entladung hervorgerufen werden, bevor eine Beschichtung mit einem organischen Kunstharz wie einem Silikongel und dergleichen erfolgt. Da die elektrische Entladungsenergie auch im Falle einer elektrischen Entladung mit einer relativ kleinen Spannung in der Nähe des elektrischen Entladungsabschnitts konzentriert ist, wird ein ausreichender Effekt erhalten, um das Metall der Leiterbahn zu schmelzen und zu verformen.
  • Es folgt die Beschreibung einer Ausführungsform der vorliegenden Erfindung und einer Vergleichs-Ausführungsform mit Bezug zu den beiliegenden Zeichnungen.
  • Es zeigen:
  • 1 eine schematische Ansicht des Herstellungsprozesses zur Erläuterung einer Ausführungsform der vorliegenden Erfindung;
  • 2A eine Schnittansicht einer isolierenden Leiterplatte bei einer Vergleichs-Ausführungsform;
  • 2B eine Aufsicht auf die isolierende Leiterplatte bei der Vergleichs-Ausführungsform;
  • 3A eine vergrößerte Schnittansicht des Endabschnitts einer Elektroden-Leiterbahn bei der isolierenden Leiterplatte der Vergleichs-Ausführungsform;
  • 3B eine vergrößerte Aufsicht auf den Endabschnitt der Elektroden-Leiterbahn bei der isolierenden Leiterplatte der Vergleichs-Ausführungsform;
  • 4A eine Schnittansicht einer isolierenden Leiterplatte bei einer Ausführungsform der vorliegenden Erfindung;
  • 4B eine Aufsicht auf die isolierende Leiterplatte bei der Ausführungsform der vorliegenden Erfindung;
  • 5A eine vergrößerte Schnittansicht des Endabschnitts einer Elektroden-Leiterbahn bei der isolierenden Leiterplatte der erfindungsgemäßen Ausführungsform;
  • 5B eine vergrößerte Aufsicht auf den Endabschnitt der Elektroden-Leiterbahn bei der isolierenden Leiterplatte der erfindungsgemäßen Ausführungsform;
  • 6 eine Ansicht eines Beispiels für eine Spannungs-Wellenform, wenn an ein Schaltungsmuster auf der isolierenden Leiterplatte eine Wechselspannung angelegt wird und gemäß der Ausführungsform der vorliegenden Erfindung daran eine elektrische Entladung hervorgerufen wird;
  • 7 eine Ansicht der Beziehung zwischen dem Krümmungsradius des Elektroden-Endabschnitts und der Einnetzspannung für eine elektrische Teilentladung;
  • 8 eine Ansicht der Beziehung des Abstandes zwischen einem Vorsprung und einer Vertiefung in der Projektion eines Elektroden-Endabschnitts und der Einsetzspannung für eine elektrische Teilentladung;
  • 9 eine Ansicht der Beziehung zwischen der Anzahl von elektrischen Entladungen pro Zyklus und der Einsetzspannung für eine elektrische Teilentladung beim Anlegen einer Wechselspannung;
  • 10 eine Ansicht der Beziehung zwischen der Anzahl von elektrischen Entladungen pro Sekunde und der Eisnetzspannung für eine elektrische Teilentladung beim Anlegen einer Gleichspannung;
  • 11 eine Ansicht der Beziehung zwischen dem Luftdruck und der minimalen Spannung für die elektrische Entladung;
  • 12 eine Ansicht der Beziehung zwischen dem Luftdruck und den Auswirkungen der elektrischen Entladung (der Einnetzspannung für eine elektrische Teilentladung); und
  • 13A, 13B und 13C Ansichten von Beispielen für verschiedene Arten von Prozeßbedingungen und den Auswirkungen davon (der Einsetzspannung für eine elektrische Teilentladung) bei einer Ausführungsform der vorliegenden Erfindung.
  • Die 1 zeigt ein Verfahren zum Herstellen einer isolierenden Leiterplatte gemäß einer Ausführungsform der vorliegenden Erfindung. Der Herstellungsprozeß gemäß der vorliegenden Ausführungsform umfaßt die Schritte (a) bis (e) der 1. Zuerst wird im Schritt (a) zum Verbinden einer Elektrodenschicht 3 aus einer Kupferfolie mit einem isolierenden AlN-Substrat 1 ein Lötelement 2 aus z.B. einer Cu-Ag-Ti-Legierung entsprechend dem aufgedruckten Muster aufgebracht. Dann wird im Schritt (b) nach dem Auflegen der Kupferfolie 3 durch eine thermische Behandlung bei etwa 800°C unter Aufbringen einer Belastung durch ein Gewicht oder dergleichen eine Verbindungsoperation ausgeführt. Bei der Wärmebehandlung reagieren das in der isolierenden AlN-Leiterplatte 1 enthaltende N und das in der Cu-Ag-Ti-Legierung des Lötelements 2 enthaltene Ti miteinander und erzeugen eine TiN-Reaktionsschicht 4. Die TiN-Reaktionsschicht 4 entsteht auch in dem Abschnitt, in dem das Lötelement 5 schmilzt und aus dem ersten Druckbereich für das Lötelement 2 aus der Cu-Ag-Ti-Legierung herausfließt. Bei einem Substrat mit nur einer kleinen Menge an herausfließendem Lötelement 5 wird im Schritt (d) unmittelbar eine Ni-Beschichtung 6 aufgebracht. Bei einem Substrat mit einer großen Menge an herausfließendem Lötelement 5 wird der Leiterbahn-Schichtabschnitt, dessen Wärmezyklusfestigkeit zu verbessern ist, maskiert und das herausgeflossenen Lötelement 5 weggeätzt und entfernt. Dabei bleibt die Reaktionsschicht bestehen, da die Ätzgeschwindigkeit der Cu-Ag-Ti-Legierung des Lötelements 2 und die der Ti-N-Reaktionsschicht 4 verschieden sind. Bei diesem Aufbau wird, wenn die Ni-Beschichtung 6 im Schritt (d) aufgebracht wird, die Ni-Beschichtung 6 teilweise auf der TiN-Reaktionsschicht 4 aufgebracht, so daß am abschließenden Leiterbahnende eine dünne Schicht 7 entsteht, die nur aus der Ni-Beschichtung besteht.
  • Die in den Schritten (a) bis (d) hergestellte isolierende Leiterplatte wird im folgenden als Vergleichs-Ausführungsform bezeichnet.
  • Die 2A und 2B zeigen die Vergleichs-Ausführungsform, das heißt die nach dem Schritt (d) erhaltene isolierende Leiterplatte. Die 3A und 3B zeigen eine vergrößerte Ansicht des Endabschnitts der Elektroden-Leiterbahn der isolierenden Leiterplatte. In diesen Darstellungen sind die 2A und 3A Schnittansichten der isolierenden Leiterplatte und die 2B und 3B Aufsichten auf die isolierende Leiterplatte von oben. Im Schritt (d) wird die Ni-Beschichtung 6 teilweise auch auf die TiN-Reaktionsschicht 4 aufgebracht, und im Endabschnitt der Elektroden-Leiterbahn wird die dünne Schicht 7 ausgebildet, die nur aus der Ni-Beschichtung besteht. Bei einer genauen Betrachtung der Elektroden-Leiterbahn kann sich ergeben, daß der Krümmungsradius des Endabschnitts 11a der Elektroden-Leiterbahn am distalen Ende an der dünnen Schicht, die nur durch die Ni-Beschichtung gebildet wird, zum Beispiel 3 μm oder kleiner ist, wie es in der 3A gezeigt ist. Die Aufsicht der 2B zeigt die Form des Abschnitts, in dem das Lötelement herausfließt. Die Form des abschließenden Endes des Lötelements wird durch das Herausfließen des Lötelements bestimmt und durch die geätzte Form. Entsprechend läßt sich nur schwer eine flache, glatte Form erhalten, und der Endabschnitt der Elektroden-Leiterbahn erhält eine Unebenheit 12 mit Vorsprüngen 11b zum Beispiel. Es ist möglich, daß der Abstand "d" zwischen einem Vorsprung und einer Vertiefung im unebenen Abschnitt im Endabschnitt der Elektroden-Leiterbahn 50 μm oder mehr beträgt, wie es in der 3B gezeigt ist. Beim Zusammenbau der isolierenden Leiterplatte mit einer Elektrode mit der erwähnten Form zu einer Halbleitervorrichtung und dem Anlegen einer Prüfspannung daran wird an einem Abschnitt wie dem vorspringenden distalen Ende 11a und dergleichen am Endabschnitt der Elektroden-Leiterbahn, in dem sich das elektrische Feld konzentriert, eine elektrische Teilentladung hervorgerufen. Es besteht somit die Gefahr, daß eine Baumstruktur 13 und Hohlräume 14 in dem organischen Abdeckharz, etwa einem Silikongel und dergleichen, entstehen und sich die Qualität der Abdeckung verschlechtert. Unter Prüfspannung wird die die maximale Spannung verstanden, die in einem Spannungsfestigkeitstest und dergleichen angelegt wird, der vor dem Ausliefern des Produkts ausgeführt wird.
  • Bei dem Verfahren gemäß einer Ausführungsform der vorliegenden Erfindung wird in der 1 der Schritt (e) hinzugefügt. Das heißt, daß vor dem Zusammenbau der isolierenden Leiterplatte zu einer Halbleitervorrichtung mittels einer Energiequelle 8 unter atmosphärischem Luftdruck oder unter einem verringerten Gasdruck eine Spannung derart an das Schaltungsmuster angelegt wird, daß am Schaltungsmuster eine elektrische Entladung 10 hervorgerufen wird und die spitzwinklige Form des Endabschnitts der Elektroden-Leiterbahn durch die Energie der elektrischen Entladung schmilzt und sich anschließend wieder verfestigt und damit gleichmäßig verformt. Dabei begrenzt ein in Reihe zum Schaltungsmuster geschalteter Widerstand den elektrischen Entladungsstrom, der zum Zeitpunkt der elektrischen Entladung fließt, so daß ein Kurzschluß (und das Ausbilden eines karbonisierten leitenden Durchgangs durch den Kurzschluß) zwischen den Schaltungsmustern durch die elektrische Entladung verhindert wird und sich das Ausmaß des Aufschmelzens des Endabschnitts der Elektroden-Leiterbahn steuern läßt.
  • Die 4A und 4B zeigen eine isolierende Leiterplatte gemäß einer Ausführungsform der vorliegenden Erfindung und die 5A und 5B eine vergrößerte Ansicht des Endabschnitts der Elektroden-Leiterbahn davon. In diesen Abbildungen sind die 4A und 5A Schnittansichten der isolierenden Leiterplatte und die 4B und 5B Aufsichten auf die isolierende Leiterplatte von oben. Außerdem zeigt die 6 ein Beispiel für eine Spannungs-Wellenform, die beim Anlegen einer Wechselspannung 16 mit der Frequenz einer kommerziellen Energiequelle (50 Hz) an das Schaltungsmuster der isolierenden Leiterplatte gemäß der vorliegenden Erfindung mit einer elektrischen Entladung in im wesentlichen jedem der Zyklen erhalten wird. Unter einem Zyklus wird eine Periode der Wechselspannung verstanden. Gemäß der vorliegenden Erfindung wird eine Wechselspannung 16 zwischen den Mustern auf der isolierenden Leiterplatte oder zwischen den Mustern auf der Vorderseite und der Rückseite der isolierenden Leiterplatte angelegt, damit am Schaltungsmuster im wesentlichen in jedem der Zyklen wie in der 6 gezeigt eine elektrische Entladung 17 hervorgerufen wird, wodurch die Vorsprünge 11a und 11b am Endabschnitt der Elektroden-Leiterbahn durch die Energie der elektrischen Entladung aufschmelzen und sich anschließend wieder verfestigen und dadurch eine glattere Form erhalten. (Im Falle eines isolierenden Substrats mit einer Dicke von 0,635 mm wird für dreißig Sekunden bis fünf Minuten zwischen den vorderen und hinteren Elektroden eine Wechselspannung so angelegt, daß im wesentlichen in jedem der Zyklen eine elektrische Entladung erfolgt. Wenn die angelegte Spannung klein und die Frequenz der elektrischen Entladungen gering ist, verringert sich der Effekt.) Das heißt, daß in der vergrößerten Schnittansicht der 5A der Krümmungsradius des Endabschnitts 11a der Elektroden-Leiterbahn im Vergleich zu dem der isolierenden Leiterplatte der Vergleichs-Ausführungsform der 3A größer wird und zum Beispiel gleich oder größer als 3 μm wird, wie es am Bezugszeichen 15a angezeigt ist. In der Aufsicht der 4B ist die Ungleichmäßigkeit 12 im Endabschnitt der Elektroden-Leiterbahn mit den Vorsprüngen 11b verringert, und die Form wird glatter, wie es durch das Bezugszeichen 15b angezeigt wird. Insbesondere wird wie in der 5B gezeigt die Struktur so umgeformt, daß der Abstand "d" zwischen den Vorsprüngen und den Vertiefungen im Endabschnitt der Elektroden-Leiterbahn gleich oder kleiner als 50 μm ist.
  • Die 7 zeigt die Beziehung zwischen dem Krümmungsradius des Endabschnitts der Elektrode und der Einsetzspannung der elektrischen Teilentladung. Bei der Ausführung der vorliegenden Erfindung und einem Einstellen des Krümmungsradiusses des Elektroden-Endabschnitts auf 3 μm oder mehr wird die Einsetzspannung für die elektrische Teilentladung höher, und bei der Prüfspannung wird keine elektrische Teilentladung hervorgerufen. Entsprechend wird der Krümmungsradius des Elektroden-Endabschnitts vorzugsweise auf 3 μm oder mehr eingestellt. Des weiteren ist, wie in der 7 gezeigt, die Konzentration des elektrischen Feldes um so geringer, je größer der Krümmungsradius des Elektroden-Endabschnitts ist, so daß sich die Einsetzspannung für die elektrische Teilentladung entsprechend weiter erhöht. Noch besser wird daher der Krümmungsradius des Elektroden-Endabschnitts auf 5 μm oder mehr eingestellt.
  • Die 8 zeigt die Beziehung zwischen dem Abstand zwischen den Vorsprüngen und Vertiefungen im vorspringenden Abschnitt des Elektroden-Endabschnitts und der Einsetzspannung für die elektrische Teilentladung. Durch das Einstellen des Abstandes zwischen Vorsprüngen und Vertiefungen im vorstehenden Abschnitt des Elektroden-Endabschnitts auf 50 μm oder weniger wird die Einsetzspannung für die elektrische Teilentladung höher, und bei der Prüfspannung wird keine elektrische Teilentladung hervorgerufen. Entsprechend wird vorzugsweise der Abstand zwischen den Vorsprüngen und Vertiefungen im vorstehenden Abschnitt des Elektroden-Endabschnitts auf 50 μm oder weniger eingestellt. Je kleiner der Abstand zwischen den Vorsprüngen und Vertiefungen im vorstehenden Abschnitt des Elektroden-Endabschnitts ist, um so höher wird die Einsetzspannung für die elektrische Teilentladung, wie es in der 8 gezeigt ist. Noch besser wird daher der Abstand auf 30 μm oder weniger eingestellt.
  • Wie beschrieben wird bei der vorliegenden Ausführungsform die Konzentration des elektrischen Feldes im Endabschnitt der Elektroden-Leiterbahn und die lokale Stärke des elektrischen Feldes herabgesetzt, da die Form des Elektroden-Endabschnitt durch Auf schmelzen und Wiederverfestigen aufgrund einer elektrischen Entladung glatter wird, wodurch es möglich wird, die Einsetzspannung für eine elektrische Teilentladung zu erhöhen.
  • Das Aufschmelzen des Endabschnitts der Elektroden-Leiterbahn durch die Energie einer elektrischen Entladung kann nicht nur durch eine Wechselspannung mit der Frequenz von kommerziellen Energiequellen (50 Hz oder 60 Hz) erfolgen, sondern auch durch eine Wechselspannung mit einer beliebigen Frequenz oder durch eine Gleichspannung.
  • Die 9 zeigt die Beziehung zwischen der Frequenz der elektrischen Entladung und dem Behandlungsergebnis (die Einsetzspannung für die elektrische Teilentladung) beim Anlegen einer Wechselspannung und die 10 die Beziehung zwischen der Anzahl von elektrischen Entladungen pro Sekunde und dem Behandlungsergebnis (die Einsetzspannung für die elektrische Teilentladung) beim Anlegen einer Gleichspannung. Wie in der 9 gezeigt, wird bei einer Wechselspannung die Einsetzspannung für die elektrische Teilentladung durch die Entladungen erhöht, um einen ausreichenden Effekt zu erhalten, sollte jedoch pro Zyklus 0,2 mal oder öfters eine elektrische Entladung erfolgen. Am besten wird im wesentlichen in jedem Zyklus eine elektrische Entladung hervorgerufen (was 0,8 mal oder mehr pro Zyklus heißt). Bei einer Gleichspannung wird wie in der 10 gezeigt die Einsetzspannung für die elektrische Teilentladung durch das Anlegen einer Spannung mit dem 1,4-fachen Spannungswert der Wechselspannung für die elektrische Entladung heraufgesetzt. Um einen ausreichenden Effekt zu erhalten, sind 0,2 Entladungen oder mehr pro Sekunde wünschenswert, am besten ist es, wenn einmal oder öfter pro Sekunde eine elektrische Entladung erfolgt.
  • Die 11 zeigt die Beziehung zwischen dem Luftdruck und der minimalen elektrischen Entladungsspannung beim Anlegen einer Spannung unter atmosphärischem Luftdruck und unter verringertem Gasdruck für die elektrische Entladung. Wenn die Dicke der isolierenden Leiterplatte 0,635 mm beträgt, wird eine elektrische Entladung unter verringertem Druck von zum Beispiel unter 1000 Pa bei etwa 2 kV erzeugt, in atmosphärischer Luft (1,013 × 105 Pa) wird jedoch die elektrische Entladung nur bei etwa 3 kV oder mehr hervorgerufen.
  • Die 12 zeigt den Luftdruck und die durch die elektrische Entladung erhaltenen Auswirkungen (die Einsetzspannung für die elektrische Teilentladung nach dem Zusammenbau zu einem Halbleiter). Wie in der 12 zu sehen, sind die Auswirkungen in atmosphärischer Luft groß, unter verringertem Druck jedoch klein. Unter verringertem Druck bewegt sich die elektrische Entladung nämlich in den Bereich einer elektrischen Glimmentladung mit niedrigem Strom. Entsprechend liegt der Bereich für den Luftdruck vorzugsweise bei 103 Pa oder mehr und noch besser zwischen 104 Pa und dem atmosphärischen Druck.
  • Für das Gas kann Luft, Stickstoff, Argon und dergleichen verwendet werden. Da die Oberfläche der Beschichtung 7 durch die bei der elektrischen Entladung entstehende Wärme oxidiert wird, ist eine Behandlung unter einem Inertgas wie Argon und dergleichen vorzuziehen. Bei einer Behandlung in Luft kann die Behandlungszeit (die Zeit für das An legen der Spannung an das Schaltungsmuster) auf 10 Minuten oder weniger festgelegt werden.
  • Die 13 zeigt die Beziehung zwischen der erfindungsgemäß an das Schaltungsmuster der isolierenden Leiterplatte angelegten Spannung, dem Strom und der Behandlungszeit (der Spannungs-Anlegezeit) und den Auswirkungen davon. Die 13A zeigt die Beziehung zwischen der an das Schaltungsmuster angelegten Spannung und die Einsetzspannung der elektrischen Teilentladung. Bei einer Erhöhung der an das Schaltungsmuster angelegten Spannung nimmt die Frequenz der elektrischen Entladungen zu, so daß der Endabschnitt der Elektroden-Leiterbahn leicht aufschmilzt und sich der Effekt davon erhöht und die Einsetzspannung für die elektrische Teilentladung höher wird. Die in der 13A bis 13C gezeigten Ergebnisse werden bei einer Dicke der isolierenden Leiterplatte von 0,635 mm und unter atmosphärischer Luft erhalten. Die elektrische Entladung wird bei einer Spannung von 3 kV oder mehr erzeugt, und der Effekt davon steigt mit dem Ansteigen der Spannung an. Wie in der 11 gezeigt, wird unter verringertem Druck die elektrische Entladung von etwa 1 kV an erzeugt, und der Effekt steigt auf die gleiche Weise mit einem Ansteigen der Spannung an. Bei einem Wert von über 8 kV kann jedoch das isolierende Substrat beschädigt werden. Entsprechend liegt der Wert für die an das Schaltungsmuster angelegte Spannung vorzugsweise im Bereich zwischen 1 kV und 8 kV.
  • Die 13B zeigt die Beziehung zwischen dem elektrischen Entladungsstrom und der Einsetzspannung für die elektrische Teilentladung. Bei einer Verringerung des Widerstandes der Schaltung und einem Erhöhen des elektrischen Entladungsstromes steigt der Effekt davon an. Bei einem übermäßigen Anstieg des elektrischen Entladungsstromes wird jedoch der Kriechstrombereich des Substrats durch die elektrische Entladung invers karbonisiert, so daß kein Effekt erhalten wird. Entsprechend liegt der Wert des in Reihe mit dem Schaltungsmuster liegenden Widerstandes vorzugsweise im Bereich zwischen 1 kΩ und 10 MΩ.
  • Die 13C zeigt die Beziehung zwischen der Behandlungszeit (der Spannungs-Anlegezeit) und den Auswirkungen davon. Wie in der 13C gezeigt, ist der Effekt um so größer, je länger die Behandlungszeit ist. Wenn die Behandlungszeit jedoch ein bestimmtes Maß übersteigt, sind die vorspringenden Formen 11a und 11b bereits verkleinert (das heißt geglättet), und der Effekt geht in die Sättigung. Bei längerer Behandlungszeit oxidiert außerdem die Oberfläche der Elektroden-Leiterbahn an Luft, und die Benetzbarkeit mit Lot verschlechtert sich. Die Behandlungszeit wird daher vorzugsweise auf 10 Minuten oder weniger festgelegt, am besten auf etwa 1 bis 5 Minuten. Bei Verwendung eines Inertgases braucht diese Regel nicht angewendet zu werden, da damit die Oxidation verhindert wird.
  • Zum Aufschmelzen des Endabschnitts der Elektroden-Leiterbahn kann zusätzlich zu der Verwendung der elektrischen Entladungsenergie ein Laserstrahl so eingestrahlt werden, daß der Endabschnitt der Elektroden-Leiterbahn durch die Energie davon schmilzt und sich anschließend wieder verfestigt. Als Laser kann ein Kohlendioxidgaslaser (CO2- Laser), ein YAG-Laser, ein Excimerlaser und dergleichen verwendet werden. Einige hundert Watt an Laser-Ausgangsleistung reichen aus, um nur den Endabschnitt der Elektroden-Leiterbahn aufzuschmelzen, und der Laser wird so auf den Endabschnitt der Elektroden-Leiterbahn eingestrahlt, daß die Energiedichte 105 W/cm2 oder weniger beträgt. Wenn die Energiedichte größer wird als 106 W/cm2, wird der aufgeschmolzene Leiter zerstäubt, was für das isolierende Substrat schlecht ist. Wenn das Schaltungsmuster durch das Aufschmelzen mit dem Laserstrahl stark oxidiert, ist es möglich, es durch ein Inertgas abzuschirmen, um die Oxidation zu verhindern.
  • Wie beschrieben ist es möglich, die vorstehenden Formen am Endabschnitt der Elektroden-Leiterbahn zu glätten und die Konzentration des elektrischen Feldes einzuschränken und so die Einsetzspannung für die elektrische Teilentladung heraufzusetzen, so daß eine isolierende Leiterplatte mit einer hohen Zuverlässigkeit der Isolierung und eine Leistungs-Halbleitervorrichtung unter Verwendung dieser Leiterplatte geschaffen wird. Wenn die Dicke des isolierenden Substrats und die Kriechstrecke größer zu machen sind, ist es möglich, die Spannungsfestigkeit weiter zu erhöhen.
  • Erfindungsgemäß ist es möglich, die vorstehenden Formen am Endabschnitt der Elektroden-Leiterbahn auf der isolierenden Leiterplatte zu glätten und die Konzentration des elektrischen Feldes einzuschränken und so die Einsetzspannung für die elektrische Teilentladung heraufzusetzen, so daß eine isolierende Leiterplatte mit einer hohen Zuverlässigkeit der Isolierung und eine Leistungs-Halbleitervorrichtung unter Verwendung dieser Leiterplatte erhalten werden kann.

Claims (17)

  1. Verfahren zum Herstellen einer isolierenden Leiterplatte, wobei an ein Schaltungsmuster bei atmosphärischem oder reduziertem Gasdruck eine Spannung so angelegt wird, daß an einem Leiterbahn-Endabschnitt (11a, 11b) des Schaltungsmusters zum Schmelzen und Wiederverfestigen des Leiterbahn-Endabschnitts (11a, 11b) des Schaltungsmusters eine elektrische Entladung erfolgt.
  2. Verfahren nach Anspruch 1, wobei eine Elektroden-Leiterbahn (3) über ein Verbindungselement (2) so mit der Oberfläche eines isolierenden Substrats (1) verbunden wird, daß auf der Oberfläche des isolierenden Substrats (1) das Schaltungsmuster ausgebildet wird, und wobei an das Schaltungsmuster bei atmosphärischem oder reduziertem Gasdruck eine Spannung so angelegt wird, daß an einem Leiterbahn-Endabschnitt (11a, 11b) des Schaltungsmusters zum Schmelzen und Wiederverfestigen des Leiterbahn-Endabschnitts (11a, 11b) des Schaltungsmusters eine elektrische Entladung erfolgt.
  3. Verfahren nach Anspruch 2, wobei der Leiterbahn-Endabschnitt (11a) sich derart wieder verfestigt, daß er im Querschnitt der isolierenden Leiterplatte einen Krümmungsradius (r) von 3 μm oder mehr aufweist.
  4. Verfahren nach Anspruch 2, wobei der Leiterbahn-Endabschnitt (11b) sich derart wieder verfestigt, daß er in der Aufsicht auf die isolierende Leiterplatte zwischen einem Vorsprung und einer Vertiefung des Leiterbahn-Endabschnitts (11b) einen Abstand (d) von 50 μm oder weniger aufweist.
  5. Verfahren nach Anspruch 2, wobei an das Schaltungsmuster bei der Erzeugung einer elektrischen Entladung am Leiterbahn-Endabschnitt (11a, 11b) eine Wechsel- oder Gleichspannung angelegt wird, die kleiner ist als eine Prüfspannung.
  6. Verfahren nach Anspruch 2, wobei an das Schaltungsmuster eine Wechselspannung so angelegt wird, daß am Leiterbahn-Endabschnitt (11a, 11b) im wesentlichen in jedem Zyklus eine elektrische Entladung erzeugt wird.
  7. Verfahren nach Anspruch 2, wobei an das Schaltungsmuster eine Gleichspannung so angelegt wird, daß am Leiterbahn-Endabschnitt (11a, 11b) ein- oder mehrmals pro Sekunde eine elektrische Entladung erzeugt wird.
  8. Verfahren nach Anspruch 2, wobei unter Verwendung einer Schaltung mit einem mit dem Schaltungsmuster in Serie liegenden Widerstand (9) eine Wechsel- oder Gleich spannung so an das Schaltungsmuster angelegt wird, daß am Leiterbahn-Endabschnitt (11a, 11b) eine elektrische Entladung erzeugt wird.
  9. Verfahren nach Anspruch 8, wobei der Wert des an das Schaltungsmuster in Serie angeschlossenen Widerstandes (9) im Bereich zwischen 1 kΩ und 10 MΩ liegt.
  10. Verfahren nach Anspruch 2, wobei die Größe der an das Schaltungsmuster angelegten Spannung im Bereich zwischen 1 kV und 8 kV liegt.
  11. Verfahren zum Herstellen einer isolierenden Leiterplatte, mit den Schritten des Verbindens einer Elektroden-Leiterbahn (3) mit der Oberfläche eines isolierenden Substrats (1) über ein Verbindungselement (2) derart, daß auf der Oberfläche des isolierenden Substrats (1) ein Schaltungsmuster ausgebildet wird, und des Einstrahlens eines Laserstrahls auf das Schaltungsmuster, um einen Leiterbahn-Endabschnitt (11a, 11b) des Schaltungsmusters aufzuschmelzen und wieder zu verfestigen.
  12. Verfahren nach Anspruch 11, wobei der Leiterbahn-Endabschnitt (11a) sich derart wieder verfestigt, daß er im Querschnitt der isolierenden Leiterplatte einen Krümmungsradius (r) von 3 μm oder mehr aufweist.
  13. Verfahren nach Anspruch 11, wobei der Leiterbahn-Endabschnitt (11b) sich derart wieder verfestigt, daß er in der Aufsicht auf die isolierende Leiterplatte zwischen einem Vorsprung und einer Vertiefung des Leiterbahn-Endabschnitts (11b) einen Abstand (d) von 50 μm oder weniger aufweist.
  14. Isolierende Leiterplatte mit einem isolierenden Substrat (1); einer mit der Oberfläche des isolierenden Substrats (1) über ein Verbindungselement (2) verbundenen Elektroden-Leiterbahn (3); und mit einer die Elektroden-Leiterbahn (3) und das Verbindungselement (2) so bedeckenden Metallisierung (6), daß auf der Oberfläche des isolierenden Substrats (1) ein Schaltungsmuster entsteht, wobei ein Endabschnitt (11a) der Metallisierung (6) im Querschnitt der isolierenden Leiterplatte einen Krümmungsradius (r) von 3 μm oder mehr aufweist.
  15. Isolierende Leiterplatte mit einem isolierenden Substrat (1), einer Elektroden-Leiterbahn (3), die zur Ausbildung eines Schaltungsmusters auf der Oberfläche des isolierenden Substrats (1) über ein Verbindungselement (2) mit der Oberfläche des isolierenden Substrats (1) verbunden ist, wobei ein Leiterbahn-Endabschnitt (11b) des Schaltungsmusters in der Aufsicht auf die isolierende Leiterplatte zwischen einem Vorsprung und einer Vertiefung des Leiterbahn-Endabschnitts (11b) einen Abstand (d) von 50 μm oder weniger aufweist.
  16. Leistungs-Halbleitervorrichtung unter Verwendung der isolierenden Leiterplatte nach Anspruch 14.
  17. Leistungs-Halbleitervorrichtung unter Verwendung der isolierenden Leiterplatte nach Anspruch 15.
DE60012868T 1999-12-20 2000-09-04 Schaltungsplatte für Hochspannungseinsatz Expired - Fee Related DE60012868T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP36035799 1999-12-20
JP36035799A JP3849381B2 (ja) 1999-12-20 1999-12-20 絶縁回路基板の製造方法

Publications (2)

Publication Number Publication Date
DE60012868D1 DE60012868D1 (de) 2004-09-16
DE60012868T2 true DE60012868T2 (de) 2005-08-18

Family

ID=18469062

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60012868T Expired - Fee Related DE60012868T2 (de) 1999-12-20 2000-09-04 Schaltungsplatte für Hochspannungseinsatz

Country Status (5)

Country Link
US (1) US6504110B1 (de)
EP (1) EP1111970B1 (de)
JP (1) JP3849381B2 (de)
DE (1) DE60012868T2 (de)
RU (1) RU2199794C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018211826B4 (de) 2017-11-29 2024-07-11 Mitsubishi Electric Corporation Halbleitermodul und Leistungswandlervorrichtung

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10158185B4 (de) * 2000-12-20 2005-08-11 Semikron Elektronik Gmbh Leistungshalbleitermodul mit hoher Isolationsfestigkeit
JP4391391B2 (ja) * 2004-11-12 2009-12-24 大日本印刷株式会社 放射線検出器の製造方法
JP5542399B2 (ja) 2009-09-30 2014-07-09 株式会社日立製作所 絶縁回路基板およびそれを用いたパワー半導体装置、又はインバータモジュール
JP5829139B2 (ja) 2012-02-03 2015-12-09 日東電工株式会社 配線回路基板およびその製造方法ならびに接続端子
JP2014120728A (ja) * 2012-12-19 2014-06-30 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP6152681B2 (ja) * 2013-03-28 2017-06-28 三菱マテリアル株式会社 パワーモジュール用基板およびその製造方法
US9586279B2 (en) 2013-09-17 2017-03-07 Kangmin Hsia Method and system of surface polishing
JP6500565B2 (ja) * 2015-04-01 2019-04-17 富士電機株式会社 半導体モジュール
JP6898203B2 (ja) * 2017-10-27 2021-07-07 株式会社 日立パワーデバイス パワー半導体モジュール
JP7283038B2 (ja) * 2018-08-03 2023-05-30 富士電機株式会社 積層基板の製造方法、半導体モジュールの製造方法、並びに、積層基板、半導体モジュール
DE102020132808B4 (de) * 2020-12-09 2023-03-09 Schweizer Electronic Aktiengesellschaft Leiterplattenmodul, Leiterplatte, Kühlkörper und Wärmeleitelement
DE102021000469A1 (de) * 2021-01-30 2022-08-04 Rolls-Royce Deutschland Ltd & Co Kg Elektronische Vorrichtung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4129243A (en) * 1975-07-30 1978-12-12 General Electric Company Double side cooled, pressure mounted semiconductor package and process for the manufacture thereof
US4630355A (en) * 1985-03-08 1986-12-23 Energy Conversion Devices, Inc. Electric circuits having repairable circuit lines and method of making the same
JPH0777989B2 (ja) * 1989-01-25 1995-08-23 同和鉱業株式会社 セラミックスと金属の接合体の製造法
US5340617A (en) * 1992-08-18 1994-08-23 International Business Machines Corporation Electrostatic patterning of multi-layer module lamina
JP3491414B2 (ja) * 1995-11-08 2004-01-26 三菱電機株式会社 回路基板
US5834321A (en) * 1995-12-18 1998-11-10 General Electric Company Low noise address line repair method for thin film imager devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018211826B4 (de) 2017-11-29 2024-07-11 Mitsubishi Electric Corporation Halbleitermodul und Leistungswandlervorrichtung

Also Published As

Publication number Publication date
EP1111970A3 (de) 2003-03-12
RU2199794C2 (ru) 2003-02-27
EP1111970A2 (de) 2001-06-27
DE60012868D1 (de) 2004-09-16
US6504110B1 (en) 2003-01-07
JP3849381B2 (ja) 2006-11-22
EP1111970B1 (de) 2004-08-11
JP2001177054A (ja) 2001-06-29

Similar Documents

Publication Publication Date Title
DE60012868T2 (de) Schaltungsplatte für Hochspannungseinsatz
DE2037553C3 (de) Rücklötbare Anschlußverbindung
DE69312196T2 (de) Verfahren zur Vorbereitung der Montage eines Chips auf einem Substrat
DE4432191C1 (de) Verfahren zum Anschweißen von Bauteilanschlüssen an die Kontakte einer Leiterplatte und unter Anwendung dieses Verfahrens hergestellte Baugruppe
DE19720432A1 (de) Elektronisches Teil und Verfahren zur Herstellung desselben
DE2632049A1 (de) Erhabene kontaktflecken bei halbleiterbauelementen und verfahren zur herstellung
DE69905229T2 (de) Verfahren zum Löten eines D-pak Bauteiles auf einer gedruckten Schaltungsplatte
EP1680949B1 (de) Verfahren zur Herstellung einer Lötstoppbarriere
DE4318463C2 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE19824225B4 (de) Verfahren zur Herstellung einer gedruckten Schaltungsplatte
DE1590695A1 (de) Verfahren zur Erzeugung elektrisch leitender Anschluesse in Halbleiterkoerpern und dabei erhaeltliche Halbleitervorrichtungen
DE102015102657B4 (de) Verfahren zur Herstellung eines Kupfer-Keramik-Verbundsubstrats
DE102022126374A1 (de) Verfahren zum herstellen eines bauelements und bauelement
DE3931551A1 (de) Verfahren zum herstellen eines mehrschichtigen, kupfer- und keramikschichten aufweisenden substrates
EP0124712A1 (de) Plattenhalterung, insbesondere für RF-Leiterplatten, sowie ein Verfahren zu deren Herstellung
DE102021203077A1 (de) Elektronisches Bauelement sowie Verfahren und Gerät zur Herstellung eines elektronischen Bauelements
DE10223203B4 (de) Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
DE3313456A1 (de) Impuls-loetverfahren
DE2610539A1 (de) Halbleiterbauelement mit elektrischen kontakten und verfahren zur herstellung solcher kontakte
DE102021117573B4 (de) Verfahren zur Herstellung einer elektrischen Verbindung zu einem elektronischen Bauteil und einer Chip-Baugruppe
DE102023110340B3 (de) Verfahren zur Herstellung eines SMD-Leistungshalbleiterbauelementmoduls sowie SMD-Leistungshalbleiterbauelementmodul
DE112017001206B4 (de) Elektrodenverbindungsstruktur und Leiterrahmen
EP3547360A1 (de) Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
DE2049163B2 (de) Verfahren zur herstellung elektrischer schaltungen mit wenigstens einer elektrisch isolierten ueberkreuzung
DE102021203076A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee