DE60002501T2 - Vorrichtung und verfahren zur fehlertoleranten interaktive konvergenz verwendenden uhrtaktsynchronisierung - Google Patents

Vorrichtung und verfahren zur fehlertoleranten interaktive konvergenz verwendenden uhrtaktsynchronisierung Download PDF

Info

Publication number
DE60002501T2
DE60002501T2 DE60002501T DE60002501T DE60002501T2 DE 60002501 T2 DE60002501 T2 DE 60002501T2 DE 60002501 T DE60002501 T DE 60002501T DE 60002501 T DE60002501 T DE 60002501T DE 60002501 T2 DE60002501 T2 DE 60002501T2
Authority
DE
Germany
Prior art keywords
clock
nodes
node
network
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60002501T
Other languages
English (en)
Other versions
DE60002501D1 (de
Inventor
Gilbert Thomas RODEN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
AlliedSignal Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AlliedSignal Inc filed Critical AlliedSignal Inc
Application granted granted Critical
Publication of DE60002501D1 publication Critical patent/DE60002501D1/de
Publication of DE60002501T2 publication Critical patent/DE60002501T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Small-Scale Networks (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Computer And Data Communications (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)
  • Alarm Systems (AREA)

Description

  • Erfindungsgebiet
  • Die vorliegende Erfindung betrifft das Gebiet der Computersynchronisierung und insbesondere ein System und Verfahren zum Synchronisieren von mehreren Knoten an einem Netz, bei dem ein Konvergenzverfahren benutzt wird.
  • Hintergrund der Erfindung
  • Bei jedem Netzsystem ist die Synchronisierung jedes Knotens im Netz von Bedeutung, um sicherzustellen, daß das Netz einwandfrei funktioniert. Nicht synchronisierte Knoten können Störungen im Netz verursachen, da zwischen den Knoten Fehlkommunikation eintreten kann.
  • Jede Implementierung von Synchronisation muß so zuverlässig wie möglich sein. Je zuverlässiger eine Synchronisationsimplementierung jedoch ist, desto komplizierter wird auch die Implementierung dieses Verfahrens gewöhnlich sein.
  • Beispielsweise beruhten bisherige Synchronisierungsalgorithmen auf dem Konzept der interaktiven Konvergenz durch örtliche Zeitmarkierung rundgesendeter Nachrichten. Um einen entschiedenen und global übereinstimmenden Takt zu erreichen, mußte der Wert des Takts des entfernten Knotens vom Synchronisierungsalgorithmus abgeleitet werden. Obwohl sich dieser Ansatz als fehlertolerant erwiesen hat, ist er naturgemäß kompliziert und ressourcenintensiv.
  • Zusätzlich werden durch die Implementierung eines Synchronisierungsalgorithmus hauptsächlich durch Software auf dem Prozessor des Knotens der Hardware des Knotens selbst Erfordernisse auferlegt. Zur Implementierung der Synchronisierungssoftware könnte auf dem Knoten hochwertige Hardware erforderlich sein, um einen hohen Zuverlässigkeitsgrad des Synchronisierungsverfahrens aufrechtzuerhalten. Durch dieses Erfordernis hoher Güte werden die Gesamtkosten der Implementierung sehr gesteigert und sie ist in manchen Fällen zur Durchführung der beabsichtigten Funktionen des Netzes unnötig.
  • Es besteht daher ein Bedarf nach einem Synchronisierungsverfahren zur Synchronisierung der Knoten eines Netzes, das genügend Merkmale aufweist, um eine zuverlässige Synchronisierung sicherzustellen und dabei die Kompliziertheit der Implementierung zu verringern und die Standards für hohe Güte der Hardware herabzusetzen.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung benutzt eine vom Netzknoten getrennte Hardwareimplementierung zum Synchronisieren jedes Netzknotens. Die Synchronisation des Netzes wird in einem Redundanzverwaltungssystem (RMS – Redundancy Management System) implementiert, das an gebräuchliche Kommunikationsverfahren im Netz angekoppelt werden kann, in Verbindung mit einer frei programmierbaren Logikanordnung (FPGA – Field Programmable Gate Array) zum Implementieren des Synchronisierungsalgorithmus. Auch nutzt die Erfindung die Fähigkeit einige Kommunikationsprotokolle wie beispielsweise IEEE 1394 zum periodischen Rundsenden ihrer örtlichen Takte, Bilden einer verteilten globalen Datenbank und Vereinfachen des Synchronisierungsvorgangs. Um einen global übereinstimmenden Takt zu erreichen, benutzt der Algorithmus interaktive Konvergenzverfahren.
  • Nach der Erfindung entspricht ein Verfahren zum Synchronisieren von Knoten in einem Netz dem Anspruch 1.
  • Nach der Erfindung entspricht ein System zum Synchronisieren von Knoten in einem Netz dem Anspruch 6.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Diagramm eines Netzes des Standes der Technik, bei dem eine Ausführungsform der vorliegenden Erfindung benutzt wird.
  • 2 ist ein Diagramm der Funktionsteile einer beispielhaften Ausführungsform der vorliegenden Erfindung.
  • 3 ist ein Flußdiagramm, das den Synchronisierungsvorgang gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
  • Beschreibung der Erfindung
  • 1 zeigt ein typisches Netzsystem, in dem die vorliegende Erfindung benutzt wird. Die Netzknoten 101 sind über Kommunikationsbusse 103 miteinander verbunden, um das Netzsystem zu bilden. Jedem Netzknoten ist ein Redundanzverwaltungssystem (RMS – Redundancy Management System) 105 zugeordnet, das viele fehlertolerante Funktionen einschließlich der Sychronisierung der Knoten 101 im Netz durchführt. Das RMS 105 kann Logikgatter verwenden, um gewisse Synchronisierungsfunktionen über eine freiprogrammierbare Logikanordnung (FGPA – Field Programmable Gate Array) zu implementieren.
  • Auf den Kommunikationsbussen 103 zwischen den Knoten können Kommunikationsprotokolle wie beispielsweise IEEE 1394 benutzt werden, die in der vorliegenden Erfindung benutzt werden können. IEEE 1394 ist ein Hardware- und Softwarestandard zum Transportieren von Daten mit 100, 200 oder 400 Megabit pro Sekunde (Mbps). Ein nützliches Merkmal des Kommunikationsprotokolls IEEE 1394 ist die Fähigkeit, den lokalen Takt der Knoten periodisch rundzusenden.
  • 2 zeigt die Funktionsteile einer beispielhaften Ausführungsform eines Systems 201 entsprechend der vorliegenden Erfindung und mit einem Teil des in 1 dargestellten Redundanzverwaltungssystems 105. Entsprechend der vorliegenden Erfindung werden alle Strukturelemente des Systems 201 durch eine freiprogrammierbare Logikanordnung implementiert.
  • Das System 201 weist ein Taktempfängermodul 203 auf, das von anderen Knoten im Netz rundgesendete Taktwerte aufnimmt. Das Taktempfängermodul 203 speichert jeden Taktwert in einem Zeitgeber, der diesem Knoten entspricht. Das Taktempfängermodul 203 unterhält eine Gruppe von Taktzeitgebern 204 für alle Knoten im Netz. Nach seiner Speicherung wird jeder Taktwert entsprechend der internen Tickfrequenz dieses Knotens erhöht.
  • Das System 201 weist auch ein Entscheidungsmodul 205 auf, das den von allen Knoten im Netz zu benutzenden richtigen Taktwert bestimmt. Vom Entscheidungsmodul 205 wird ein Entscheidungsalgorithmus an die Taktzeitgeber in der Gruppe angelegt, um den entschiedenen Taktwert zu erreichen. Von jedem Knoten wird bei dieser Bestimmung derselbe Algorithmus angewendet. Da jeder Knoten dieselben Taktwerte von den anderen Knoten im Netz erhält und denselben Algorithmus anwendet, erzielt jedes Entscheidungsmodul 205 denselben entschiedenen Taktwert.
  • Der verwendete Entscheidungsalgorithmus ist ein fehlertoleranter Algorithmus zum Auswählen des Mittelwertes. Der entschiedene Takt ist der Mittelwert der Extremwerte der Menge Xf entsprechend der folgenden Gleichung:
    Figure 00040001
  • Die Menge Xf umfaßt nicht unbedingt alle Taktwerte in der Gruppe. In Abhängigkeit von dem Zeitpunkt der Entscheidung kann die Menge von Taktwerten auf diejenigen Taktwerte beschränkt sein, die sich auf mit einem anderen Knoten synchronisierte Knoten beziehen. In der anfänglichen Synchronisierungsrunde können potentiell alle Knoten in der Menge enthalten sein. Sobald bestimmt worden ist, daß einige Knoten im Netz synchronisiert sind, werden nur diese Knoten im Entscheidungsalgorithmus in Betracht gezogen.
  • Darüberhinaus können fehlerhafte Werte aus der Arbeitsmenge ausgeschlossen werden. Die folgende Gleichnung beschreibt die Bildung der Menge von zu benutzenden Taktwerten. ∀ |X| ≥ max(2, 3f) Xf = reduce(X)
  • Die Menge X weist eine Mindestzahl von Taktwerten größer gleich dem Höchstwert von entweder zwei Taltwerten oder dem dreifachen der Anzahl von fehlerhaften Taktwerten in der Menge auf. Fehlerhafte Werte sind Taktwerte von Knoten, die Fehldarstellungen ihres Taktwertes sind und eine große Abweichung von den anderen Taktwerten aufweisen. Durch Verwerfen der fehlerhaften Extremwerte aus der Menge X wird die reduzierte Menge Xf gebildet.
  • Das System 201 weist ein Takteinstellmodul 207 auf, das direkt mit dem Takt des Knotens in Wechselwirkung steht. Das Takteinstellmodul 207 ist in der Lage, den Taktwert des Knotens zu erhalten und den Taktwert an die anderen Knoten rundzusenden. Auch kann das Takteinstellmodul 207 den lokalen Takt des Knotens auf den entschiedenen Taktwert einstellen.
  • Ein Synchronisation-Erkennungsmodul 209 ist ebenfalls Teil des Systems 201. Das Synchronisation-Erkennungsmodul 209 vergleicht die Taktwerte zum Bestimmen des Synchronisationszustandes und verwaltet die Flaggen, die anzeigen, ob ein Knoten mit anderen Knoten synchronisiert ist.
  • Synchronisierung beruht auf dem Konzept einer aus einer endlichen Anzahl von unteilbaren Ticks bestehenden Atomperiode. Die Atomperiode bestimmt das Synchronisationsintervall und die Anzahl von Ticks bestimmt die Genauigkeit der Synchronisation. Die kleinste durchführbare Takteinstellung ist ein Tick und daher bestimmt die Anzahl von Ticks in einer Atomperiode letztlich den Synchronisationsjitter.
  • Es gibt pro Atomperiode einen Synchronisationszyklus und daher eine Takteinstellung. Synchronisationsjitter wird im wesentlichen durch die Genauigkeit des die lokalen Zeitgeber antreibenden Quarzoszillators und durch die rundgesendete Taktlatenzzeit bestimmt.
  • Wenn das Synchronisation-Erkennungsmodul 209 für einen Knoten bestimmt, daß es mit mindestens einem anderen Knoten synchronisiert ist, wird der Takt für diesen Knoten auf einen Anfangs-Taktwert (typischerweise 0) rückgesetzt und das Synchronisation-Erkennungsmodul 209 setzt seine Flagge „IN_SYNC" auf wahr. Ein Knoten ist mit einem anderen Knoten synchronisiert, wenn der in Hardware-Zeitgeberticks gemessene Unterschied zwischen seinem Takt und dem Takt des anderen Knotens weniger als eine anwendungsabhängige Ticktoleranz beträgt.
  • 3 zeigt ein Flußdiagramm, das die Funktionsweise des erfundenen Systems beim Synchronisieren der einzelnen Knoten des Netzes beschreibt. Im ersten Schritt 301 wird von jedem Knoten sein Taktwert zu allen andren Knoten rundgesendet. Während des Schritts 301 empfängt jeder Knoten die Taktwerte der anderen Knoten.
  • Rundsenden des Taktwertes zu anderen Knoten tritt periodisch nach Ablauf eines bestimmten Zeitintervalls ein. Dieses Zeitintervall sollte groß genug sein, um das Rundsenden und den Empfang von Taktwerten von allen Knoten zu ermöglichen. Das erfindungsgemäße System benutzt die Fähigkeit des Protokolls IEEE 1394, den lokalen Takt der Knoten periodisch rundzusenden. Obwohl der lokale Takt nach einem vorbestimmten Zeitintervall gemäß dem Protokoll IEEE 1394 rundgesendet wird, wird der Zeitpunkt seiner Rundsendung durch das erfindungsgemäße System gesteuert, da es den lokalen Takt der Knoten einstellt, der die Rundsendung triggert. Zusammen mit jedem rundgesendeten Taktwert wird von jedem Knoten seine Synchronisiert-Flagge rundgesendet. Wenn Synchronisation zum ersten Mal eintritt, wird der Wert der Synchronisiert-Flaggen auf Falsch gesetzt.
  • Nach Empfang der Taktwerte und des Synchronisiert-Zustandes von den anderen Knoten ist der nächste Schritt 303 die Berechnung des entschiedenen Taktwertes. Die Entscheidung wird gewöhnlich in der Nähe der Mitte jeder Atomperiode durchgeführt. Von jedem Knoten wird dann im Schritt 305 sein Taktwert auf diesen entschiedenen Taktwert rückgesetzt.
  • Im Schritt 307 vergleicht jeder Knoten die Taktwerte von allen Knoten im Netz, um den Synchronisiert-Zustand zu bestimmen. Die zu vergleichenden Taktwerte sind die Werte, die in den entsprechenden Zeitgebern gespeichert worden sind und nicht die Taktwerte, die im Schritt 305 neu eingestellt worden sind. Durch Vergleichen dieser gespeicherten Werte kann jeder Knoten bestimmen, welche Knoten des Netzes synchronisierte Taktticker aufweisen.
  • Die in 3 umrissenen Schritte werden fortlaufend wiederholt, um Synchronisation sicherzustellen. Durch Beschränken der Menge von Taktwerten, von denen der entschiedene Taktwert bestimmt wird, auf diejenigen Knoten, die miteinander synchronisiert sind, wird jede Wiederholung der Schritte den entschiedenen Takt auf einen mit den meisten Knoten übereinstimmenden Wert bringen.
  • Die in 3 aufgeführten Schritte können über eine FPGA in Hardware implementiert werden. Dadurch, daß zum Implementieren des Synchronisierungsvorganges ein getrenntes Hardwaresystem zur Verfügung steht, sind die Güteerfordernisse an die Prozessoren jeden Knotens nicht so hoch und können auf das zur Durchführung der Hauptzwecke des Netzes genügende Niveau eingestellt werden.
  • Implementierung des Synchronisierungsvorganges auf einer FPGA kann durch Kodierung der folgenden Funktion in die Logikanordnung erreicht werden.
  • Figure 00080001
  • Figure 00090001
  • Figure 00100001
  • Figure 00110001
  • Der Code ist als Pseudosprache mit Blockstruktur mit folgenden Konventionen dargestellt:
    • – Schlüsselworte und Vergleichsoperatoren der Sprache sind in GROSSBUCHSTABEN und im SCHRIFTBILD COURIER fett dargestellt.
    • – Konstanten sind in GROSSBUCHSTABEN und SCHRIFTBILD COURIER dargestellt.
    • – Kommentare beginnen mit einem doppelten Schrägstrich (//), fahren zum Ende der Zeile fort und sind in Kursivschriftbild courier kursiv dargestellt.
    • – Globalen Variablen ist ein g_ wie bei g_local_clk vorangestellt.
    • – Flußkontrollanweisungen sind zur Lesbarkeit mit einem in geschweifte Klammern eingeschlossenen numerischen Wert kommentiert (d. h. IF {1} (Ausdruck) beginnt eine IF-Flußkontrollanweisung und END IF {1} beendet die Anweisung).
    • – Die Operatoren der Sprache sind folgende:
  • SORT (array) Sortiert Gruppe und ergibt array [n] ≤ array [n + 1] ...
    REMAINDER (A, B) Ergibt den Rest von A ÷ B
    ABSOLUTE VALUE (A) Ergibt den ganzzahligen Absolutwert von A
    INCREMENT (A) Erhöht A, d. h. A = A + 1
    A.EQ.B Gleichwertigkeit, ergibt wahr wenn A = B
    A.NE.B Nicht gleich, ergibt wahr wenn A ≠ B
    A.LT.B Weniger als, ergibt wahr wenn A < B
    A.GT.B Größer als, ergibt wahr wenn A > B
    A.LE.B Weniger gleich, ergibt wahr wenn A ≤ B
    A.GE.B Größer gleich, ergibt wahr wenn A ≥ B
    A.AND.B Logisch UND, ergibt wahr wenn A A B
    A.OR.B Logisch ODER, ergibt wahr wenn A ⋎ B
  • Der erste Abschnitt des Pseudocodes definiert Konstanten, Sondertypen und globale variable Erklärungen. Die Kommentare in diesem Abschnitt beschreiben den Zweck jeder Erklärung.
    CONSTANTTRUE = 1; // boolescher Wert wahr
    CONSTANTFALSE = 0; // boolescher Wert falsch
    CONSTANTSYN_PREC = 1000; // Ticks pro Atomperiode
    CONSTANTPERIOD_START = 0; // Tickzählung an einer Atomperioden// Grenze
    CONSTANT // Takt-Beginnwert für
    STARTINGCLOCK VALUE = 0;_ anfängliche // Arbeitsmenge
    CONSTANTSYNC RUN = SYNC_PREC* 0.10; // Sync-Funktion-verzögerung in einer // Atomperiode
    CONSTANTNUM_NODES = 4; // Anzahl von Knoten im System
    CONSTANTLISTEN_TIME = 2; // Abhörzeit bei Anfahren in // Atomperioden
  • CONSTANT OWN_NID = HDWR_SETTING; // Einstellen durch Hardwarekoppelung
    EQUIVALENCE WAS RCVD TRUE; // WAS RCVD ist boolesch wahr
    EQUIVALENCE NOT RCVD FALSE; // NOT RCVD ist boolesch falsch
    EQUIVALENCE IN_SYNC TRUE; // IN SYNC ist boolesch wahr
    EQUIVALENCE NO_SYNC FALSE; // NO_SYNC ist boolesch falsch
    TYPE SYNC TIME IS INTEGER 32 BITS; // Die Taktart (32 Bit)
    TYPE BOOLEANV_FLAG IS UNSIGNED : 1 BIT; // Eine boolesche Flagge
    TYPE COUNT IS INTEGER : 32 BITS; // Eine ganzahlige Zählung (32 Bit)
    SYNC_TIME g_local_clk = 0; // Der lokale Zeitgeber des Knoten
    SYNC_TIME g_global_clks [λNUM_NODES]; // Die Taktdatenbank
    BOOLEAN_FLAG g_first_to_sync = FALSE; // Zeigt an, daß dieser Knoten ein // Mitglied der ersten Arbeits// menge ist
    BOOLEAN_FLAG g_in_sync_flag = FALSE; // Dieser Knoten ist synchronisiert
    BOOLEAN_FLAG g_next_sync_flag = FALSE; // Dieser Knoten wird an der Grenze // der nächsten Atomperiode synchronisiert sein
    BOOLEAN_FLAG g_rcvd[NUM_NODES] = FALSE; // Zeigt an, daß eine Taktnachricht // von einem Knoten empfangen wurde
    COUNT g_nodes_in_sync = 0; // Die Anzahl von Knoten, von denen dieser // Knoten glaubt, daß sie synchronisiert sind
    COUNT glisten = 0; //Anlaufverzögerungszähler
  • Die vorliegende Erfindung soll durch die in der Beschreibung beschriebenen bevorzugten Ausführungsformen nicht als in ihrem Umfang begrenzt erachtet werden.

Claims (7)

  1. Verfahren zum Synchronisieren von Knoten in einem Netz mit folgenden Schritten: – Rundsenden des Taktwertes jedes Knotens am Netz zu den anderen Knoten am Netz; – Bestimmen durch einen Entscheidungsalgorithmus an jedem Knoten eines entschiedenen Taktwertes auf Grundlage einer Menge dieser Taktwerte, die zu diesem Knoten rundgesendet wurden; – Vergleichen des Taktwertes jedes Knotens um zu bestimmen, welche Knoten miteinander synchronisiert sind; – Rücksetzen des Takts jedes Knotens auf den entschiedenen Taktwert; und – Setzen von Flaggen zum Anzeigen, welche Knoten synchronisiert sind, wobei jeder Knoten im Netz getrennt die Schritte des Rundsendens, Bestimmens, Rücksetzens, Vergleichens und Setzens durchführt.
  2. Verfahren nach Anspruch 1, wobei die Menge von Taktwerten Knoten umfaßt, von denen die Flaggen anzeigen, daß sie synchronisiert sind.
  3. Verfahren nach Anspruch 1, wobei der Schritt des Rundsendens, der Schritt des Vergleichens und der Schritt des Setzens jeweils in einer freiprogrammierbaren Logikanordnung implementiert sind.
  4. Verfahren nach Anspruch 1, wobei die Schritte des Rundsendes, Bestimmens, Rücksetzens, Vergleichens und Setzens ständig wiederholt werden.
  5. Verfahren nach Anspruch 1, wobei der Entscheidungsalgorithmus ein fehlertoleranter Algorithmus zum Auswählen des Mittelwertes ist.
  6. System (201) zum Synchronisieren von Knoten in einem Netz, wobei jeder dieser Knoten (101) folgendes umfaßt: – eine Taktrundsendeeinheit (207) zum Rundsenden des Taktwertes jedes Knotens an alle anderen Knoten im Netz; – eine Taktentscheidungseinheit (205) zum Bestimmen eines entschiedenen Taktwertes durch einen Entscheidungsalgorithmus auf Grundlage einer Menge von Taktwerten, die von den Knoten im Netz aus rundgesendet wurden; – eine Takteinstelleinheit (207) zum Einstellen des Taktwertes des Knotens auf den entschiedenen Taktwert; – eine Gruppe von Taktzeitgebern (204), um jeden der rundgesendeten Taktwerte zu speichern; und – einen Taktvergleicher und Synchronisationsanzeiger (209) zum Feststellen der synchronisierten Knoten auf Grundlage der in der Gruppe gespeicherten Taktwerte und zum Bezeichnen der synchronisierten Knoten.
  7. System nach Anspruch 6, wobei der Entscheidungsalgorithmus ein fehlertoleranter Algorithmus zum Auswählen des Mittelwertes ist.
DE60002501T 1999-10-08 2000-10-03 Vorrichtung und verfahren zur fehlertoleranten interaktive konvergenz verwendenden uhrtaktsynchronisierung Expired - Lifetime DE60002501T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US15847199P 1999-10-08 1999-10-08
US158471P 1999-10-08
US677155P 2000-10-02
US09/677,155 US6801951B1 (en) 1999-10-08 2000-10-02 System and method for fault-tolerant clock synchronization using interactive convergence
PCT/US2000/027193 WO2001027726A1 (en) 1999-10-08 2000-10-03 System and method for fault-tolerant clock synchronization using interactive convergence

Publications (2)

Publication Number Publication Date
DE60002501D1 DE60002501D1 (de) 2003-06-05
DE60002501T2 true DE60002501T2 (de) 2004-03-25

Family

ID=22568288

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60002501T Expired - Lifetime DE60002501T2 (de) 1999-10-08 2000-10-03 Vorrichtung und verfahren zur fehlertoleranten interaktive konvergenz verwendenden uhrtaktsynchronisierung

Country Status (10)

Country Link
US (1) US6801951B1 (de)
EP (1) EP1228412B1 (de)
JP (1) JP2003527667A (de)
CN (1) CN1409837A (de)
AT (1) ATE239245T1 (de)
AU (1) AU7848700A (de)
CA (1) CA2387056A1 (de)
DE (1) DE60002501T2 (de)
PT (1) PT1228412E (de)
WO (1) WO2001027726A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60041470D1 (de) * 1999-05-11 2009-03-19 Canon Kk Verfahren und Vorrichtung zur Synchronisierung zwischen zwei Netzwerken
US7457320B1 (en) * 2001-09-05 2008-11-25 Predrag Filipovic Synchronization using multicasting
DE10296438D2 (de) * 2002-01-24 2004-12-02 Siemens Ag Parameterwahlverfahren - Abstimmungsverfahren zur Parameter-Auswahl in Protokollen (z. B. TandemFreeOperation TFO)
US7191353B2 (en) * 2002-06-14 2007-03-13 Intel Corporation Coordination of multiple multi-speed devices
US20040019777A1 (en) * 2002-06-14 2004-01-29 Wygant Laurance F. Sharing data using a configuration register
US7103072B1 (en) * 2002-12-19 2006-09-05 Occam Networks System and method for synchronization of devices across a packet network
JP4135679B2 (ja) * 2004-05-27 2008-08-20 沖電気工業株式会社 通信タイミング制御装置、通信タイミング制御方法、ノード及び通信システム
US8315274B2 (en) * 2006-03-29 2012-11-20 Honeywell International Inc. System and method for supporting synchronous system communications and operations
US7800412B2 (en) * 2008-02-12 2010-09-21 Honeywell International Inc. Fault detection and isolation of redundant signals
CN101782862B (zh) * 2009-01-16 2013-03-13 鸿富锦精密工业(深圳)有限公司 处理器分配控制系统及其控制方法
CN101625669B (zh) * 2009-08-20 2011-04-13 上海交通大学 基于现场可编程门阵列的IEEE1394b数据传输处理系统
US9867180B2 (en) 2015-12-17 2018-01-09 Honeywell International Inc. Cognitive allocation of TDMA resources in the presence of a radio altimeter
US10177868B2 (en) * 2015-12-17 2019-01-08 Honeywell International Inc. Systems and methods to synchronize wireless devices in the presence of a FMCW radio altimeter
US10725170B2 (en) 2015-12-17 2020-07-28 Honeywell International Inc. Frequency modulated continuous wave radio altimeter spectral monitoring
FR3055984B1 (fr) * 2016-09-15 2018-10-05 Alstom Transp Tech Procede de synchronisation d'un systeme par determination d'un intervalle de temps local commun
CN106301953B (zh) * 2016-09-20 2019-05-14 中国科学院计算技术研究所 适用于时间触发以太网的分布式容错时钟同步方法及系统
US10299266B2 (en) 2017-03-20 2019-05-21 Honeywell International Inc. Delay calculation in wireless systems

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816989A (en) 1987-04-15 1989-03-28 Allied-Signal Inc. Synchronizer for a fault tolerant multiple node processing system
JPH0797328B2 (ja) 1988-10-25 1995-10-18 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン フオールト・トレラント同期システム
US5327468A (en) * 1992-06-19 1994-07-05 Westinghouse Electric Corp. Synchronization of time-of-day clocks in a distributed processing network system
JP3168487B2 (ja) * 1993-03-15 2001-05-21 富士通株式会社 同期確立チェック方法及び伝送装置
US5537583A (en) * 1994-10-11 1996-07-16 The Boeing Company Method and apparatus for a fault tolerant clock with dynamic reconfiguration
JP2982731B2 (ja) * 1997-01-10 1999-11-29 日本電気株式会社 同期信号検出方式
US5875320A (en) * 1997-03-24 1999-02-23 International Business Machines Corporation System and method for synchronizing plural processor clocks in a multiprocessor system
US5903717A (en) * 1997-04-02 1999-05-11 General Dynamics Information Systems, Inc. Fault tolerant computer system
US6128318A (en) 1998-01-23 2000-10-03 Philips Electronics North America Corporation Method for synchronizing a cycle master node to a cycle slave node using synchronization information from an external network or sub-network which is supplied to the cycle slave node
US6665316B1 (en) * 1998-09-29 2003-12-16 Agilent Technologies, Inc. Organization of time synchronization in a distributed system

Also Published As

Publication number Publication date
JP2003527667A (ja) 2003-09-16
ATE239245T1 (de) 2003-05-15
EP1228412B1 (de) 2003-05-02
DE60002501D1 (de) 2003-06-05
WO2001027726A1 (en) 2001-04-19
AU7848700A (en) 2001-04-23
US6801951B1 (en) 2004-10-05
PT1228412E (pt) 2003-08-29
CN1409837A (zh) 2003-04-09
CA2387056A1 (en) 2001-04-19
EP1228412A1 (de) 2002-08-07

Similar Documents

Publication Publication Date Title
DE60002501T2 (de) Vorrichtung und verfahren zur fehlertoleranten interaktive konvergenz verwendenden uhrtaktsynchronisierung
EP1875641A1 (de) Verfahren und vorrichtung zur synchronisation zweier bussysteme sowie anordnung aus zwei bussystemen
CH617053A5 (de)
DE102019207423A1 (de) Verfahren und System zur Erfassung eingekoppelter Nachrichtenanomalien
CH637255A5 (de) Verfahren und vorrichtung zur extrahierung von taktsignalen aus einem synchronisierzeichen eines pcm-signals.
DE2924922C2 (de)
EP2619935A1 (de) Vorrichtung und verfahren zur bereitstellung einer globalen zeitinformation in ereignisgesteuerter buskommunikation
DE3780406T2 (de) Verfahren und anordnung zur kodierung und dekodierung binaerer information.
DE10327548B4 (de) Verfahren und Vorrichtung zum Austausch von Daten über ein Bussystem
EP1198911A1 (de) Synchronisierungsverfahren und -system für taktquellen bei insbesondere paketvermittelnden kommunikationssystemen
EP1220104A2 (de) Verfahren und Kommunikationssystem zum Austausch von Daten zwischen mindestens zwei Teilnehmern über ein Bussystem
DE2461091C3 (de) Gerät zur Erfassung und Weitergabe der Anzahl von ein bestimmtes Ereignis repräsentierenden Signalen
DE112018007743T5 (de) Kommunikationsgerät, Kommunikationssystem und Synchronisationssteuerungsverfahren
DE60104336T2 (de) Fehlertolerante synchronisationseinrichtung für ein echtzeit-computernetzwerk
DE69421899T2 (de) Vorrichtung und verfahren zur erzeugung periodischer synchronisationsreferenzen zur bildung eines synchronisationssignals
DE3905669A1 (de) Schaltungsanordnung zur ableitung von synchronisierinformation aus einem digitalen videosignal
DE69210158T2 (de) Verriegelungsdetektor eines digitalen Phasenregelkreises
DE2228320A1 (de) Rundsteuerempfaenger
EP1754128B1 (de) Dezentrale zeitintervallsynchronisation in verteilten netzwerken
DE1291767C2 (de) Schaltungsanordnung zur synchronisationsueberwachung in datenuebermittlungssystemen
WO2022084176A1 (de) Datenverarbeitungsnetzwerk zur datenverarbeitung
DE3103574C2 (de) Schaltungsanordnung zum Herstellen und Aufrechterhalten des Gleichlaufs zwischen von örtlich erzeugten Bittaktimpulsen abgeleiteten Envelopetaktimpulsen und in Envelopes eines binärcodierten Signals enthaltenen Synchronisierbits
DE68918676T2 (de) Sende-Empfangssynchronisationsvorrichtung einer Station eines Kommunikationsnetzes, insbesondere für ein Kraftfahrzeug.
DE69221818T2 (de) Verfahren und Einrichtung zum Steuern der Wirkungsweise eines digitalen Phasenregelkreises
DE102009000581A1 (de) Synchronisierung zweier Kommunikationsnetzwerke eines elektronischen Datenverarbeitungssystems

Legal Events

Date Code Title Description
8364 No opposition during term of opposition