DE592351T1 - Bilddekodierer. - Google Patents

Bilddekodierer.

Info

Publication number
DE592351T1
DE592351T1 DE0592351T DE93630073T DE592351T1 DE 592351 T1 DE592351 T1 DE 592351T1 DE 0592351 T DE0592351 T DE 0592351T DE 93630073 T DE93630073 T DE 93630073T DE 592351 T1 DE592351 T1 DE 592351T1
Authority
DE
Germany
Prior art keywords
pairs
video signals
phase
read
multiplexers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE0592351T
Other languages
English (en)
Other versions
DE69330073D1 (de
DE69330073T2 (de
Inventor
Dong Ho C/O Goldstar Co. Ltd. Seoul Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
Gold Star Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gold Star Co Ltd filed Critical Gold Star Co Ltd
Publication of DE592351T1 publication Critical patent/DE592351T1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Claims (9)

93 630 073.0 Patentansprüche
1. Bilddecoder mit:
einem Demultiplexer zum Unterteilen eines Videosignals für ein Teilbild in vier Phasen mit einem 8x8 Block;
mehreren Invers-Quantisier- und Invers-diskret-Cosinus-Transformationseinrichtungen zur inversen Quantisierung und inversen diskreten Cosinus-Transformation der unterteilten Videosignale des 8x8 Blockes;
einer Phasenkompensiereinrichtung zum Anpassen jeder der Phasen von bewegungskompensierten Videosignalen;
einer Abtastumwandlungseinrichtung zum Anpassen der Abtastreihenfolgeh der invers-quantisierten und invers-diskret-cosinus-transformierten Videosignale und des bewegungskompensierten Videosignals;
einem Addierer zum Addieren des abtastumgewandelten Videosignals zu dem bewegungskompensierten Videosignal;
einer Phasenunterteileinrichtung zum Unterteilen des Videosignals für ein Teilbild aus dem Addierer in vier Phasen auf der X-Achse;
einer Datenumschalteinrichtung zum Steuern der Reihenfolgen von Lese- und Schreibtakten der Videosignale, die der Phasenkompensiereinrichtung zu liefern sind, und der Videosignale, die von der Phasenunterteileinrichtung geliefert werden;
mehreren Paaren von Teilbildspeichern zum abwechselnden Lesen und Schreiben der Videosignale aus der Datenumschalteinrichtung in vier Phasen;
einer Adreßumschalteinrichtung zum Steuern der Reihenfolgen der Lese- und Schreibadressen der mehreren Paare von Teilbildspeichern, so daß diese abwechselnd geliefert werden; und
einer Adreßerzeugungseinrichtung zum Erzeugen der Lese- und Schreibadressen der mehreren Paare von Teilbildspeichern durch die Adreßumschalteinrichtung.
2. Bilddecoder nach Anspruch 1, bei dem die Abtastumwandlungseinrichtung aufweist:
mehrere Paare von Tristate-Speichergliedern zum Steuern der Reihenfolgen von Lese- und Schreibtakten der Videosignale aus den mehreren Invers-Quantisier- und Invers-diskret-Cosinus-Transformationseinrichtungen, unterteilt in die vier Phasen des 8x8 Blockes in der Blockeinheit;
mehrere Paare von Speichern zum abwechselnden Lesen und Schreiben der Videosignale unter der Steuerung des betreffenden Tristate-Speicherglieds unter den mehreren Paaren von Tristate-Speichergliedern;
ein erstes Paar Multiplexer zum abwechselnden Abgeben der Lese- und Schreibadressen an die betreffenden Speicherpaare;
eine erste Anzahl von Zählern zum Liefern der Lese- und Schreibadressen der betreffenden Speicherpaare über das erste Paar Multiplexer;
eine zweite Anzahl von Multiplexern zum Umschalten der von den mehreren Speicherpaaren abgegebenen Videosignale, um abwechselnd die umgeschalteten Signale zu liefern;
einen dritten Multiplexer zum Multiplexieren der Ausgangssignale der zweiten Anzahl von Multiplexern gemäß der Reihenfolge des phasenkompensierten Videosignals; und
einen zweiten Zähler zum Liefern der Auswählsteuersignale des dritten Multiplexers.
3. Bilddecoder nach Anspruch 1, bei dem die Phasenkompensiereinrichtung einen Multiplexer aufweist zum Liefern des Videosignals, phasenkompensiert durch Betrachten von zwei niedrigen Bits des Bewegungsvektors entsprechend der X-Achse als Steuereingangssignale, so daß es der Abtastreihenfolge angepaßt ist.
4. Bilddecoder nach Anspruch 1, wobei die Phasenunterteileinrichtung einen Demultiplexer aufweist zum Unterteilen des Ausgangssignals des Addierers in vier Phasen, so daß es der Anzahl von Paaren von Teilbildspeichern angepaßt ist.
5. Bilddecoder nach Anspruch 1, bei dem die Datenumschalteinrichtung aufweist:
einen Multiplexer zum Auswählen der zu lesenden Ausgangssignale der Teilbildspeicher unter den betreffenden Paaren von Teilbildspeichern für jede Phase;
ein Paar Tristate-Speicherglieder zum Auswählen der Eingangsleitungen von Teilbildspeichern, in die unter den betreffenden Paaren von Teilbildspeichern für jede Phase eingeschrieben werden soll; und
einen Inverter zum Umwandeln der Operationen der Tristate-Speicherglieder .
6. Bilddecoder mit:
einem Demultiplexer zum Unterteilen eines Videosignals für ein Teilbild in vier Phasen mit einem 8x8 Block;
einer Anzahl von Invers-Quantisier- und Invers-diskret-Cosinus-Transformationseinrichtungen zur inversen Quantisierung und inversen diskreten Cosinus-Transformation der unterteilten Videosignale des 8x8 Blockes;
einer Phasenkompensiereinrichtung zum Anpassen jeder der Phasen der bewegungskompensierten Videosignale;
einer Abtastumwandlungseinrichtung zum Anpassen der Abtastreihenfolgen der invers-quantisierten und invers-diskret-cosinus-transformierten Videosignale und des bewegungskompensierten Videosignals;
einer Anzahl von Addierern zum Addieren der abtastumgewandelten Videosignale zu den bewegungskompensierten Videosignalen für jede Phase;
einem Multiplexer zum Multiplexieren der Videosignale, die von der Anzahl von Addierern in der Teilbildeinheit abgegeben werden;
einer Datenumschalteinrichtung zum Steuern der Reihenfolgen von Lese- und Schreibtakten der Videosignale, die der Phasenkompensiereinrichtung zu liefern sind, und der Videosignale, die von der Anzahl von Addierern geliefert werden und dem Multiplexer zuzuführen sind;
einer Anzahl von Paaren von Teilbildspeichern zum abwechselnden Lesen und Schreiben der Videosignale aus der Datenumschalteinrichtung in vier Phasen;
einer Adreßumschalteinrichtung zum Steuern der Reihenfolgen der Lese- und Schreibadressen der Anzahl von Paaren von Teilbildspeichern, so daß diese abwechselnd geliefert werden; und
einer Adreßerzeugungseinrichtung zum Erzeugen der Lese- und Schreibadressen der Anzahl von Paaren von Teilbildspeichern durch die Adreßumschalteinrichtung.
7. Bilddecoder nach Anspruch 6, bei dem die Abtastumwandlungseinrichtung aufweist:
eine erste Anzahl von Demultiplexern und eine zweite Anzahl von Multiplexern zum Unterteilen der Videosignale, die von der Anzahl von Invers-Quantisier- und Invers-diskret-Cosinus-Transformationsabschnitten abgegeben werden, so daß sie den entsprechenden Videosignalen angepaßt sind, die von der Phasenkompensiereinrichtung für jede Phase abgegeben werden;
eine Anzahl von Paaren von Tristate-Speichergliedern zum Steuern der Videosignale, die von der zweiten Anzahl von Multiplexern abgegeben werden, so daß sie abwechselnd mit einer Periode eines 16 &khgr; 16 Blockes gelesen und geschrieben werden;
eine Anzahl von Paaren von Speichern zum abwechselnden Lesen und Schreiben der Videosignale unter der Steuerung des betreffenden Tristate-Speicherglieds unter der Anzahl von Paaren von Tristate-Speichergliedern ;
ein drittes Paar Multiplexer zum abwechselnden Abgeben der Lese- und Schreibadressen an die betreffenden Speicherpaare;
einen Zähler zum Liefern der Lese- und Schreibadressen der betreffenden Speicherpaare;
ein Speicherglied zur Verzögerungskompensation;
einen programmierbaren Festwertspeicher (PROM) und einen PROM-Adreßzähler zum Abgeben der Leseadressen der betreffenden Speicherpaare an das dritte Paar Multiplexer, um die Reihenfolgen eines gespeicherten Videosignals und des von der Phasenkompensiereinrichtung abgegebenen Videosignals anzupassen; und
eine vierte Anzahl von Multiplexern zum abwechselnden Umschalten der von den betreffenden Speicherpaaren abgegebenen Videosignale, so daß die umgeschalteten Signale an die mehreren Addierer für jede Phase abgegeben werden.
8. Bilddecoder nach Anspruch 6, wobei die Phasenkompensiereinrichtung aufweist:
eine Anzahl von Multiplexern zum Abgeben der phasenkompensierten Videosignale an die Anzahl von Addierern, so daß sie für die Abtastreihenfolge jeder Phase angepaßt sind; und
eine Steuersignalerzeugungseinrichtung zum Steuern der Anzahl von Multiplexern durch Betrachten von zwei niedrigen Bits des Bewegungsvektors entsprechend der X-Achse als Eingangssteuersignale .
9. Bilddecoder nach Anspruch 6, wobei die Datenumschalteinrichtung aufweist:
einen Multiplexer zum Auswählen der Ausgangssignale der Teilbildspeicher, die unter den betreffenden Paaren von Teilbildspeichern für jede Phase zu lesen sind;
ein Paar Tristate-Speicherglieder zum Auswählen der Eingangsleitungen von Teilbildspeichern, in die unter den betreffenden Paaren von Teilbildspeichern für jede Phase einzuschreiben ist; und
einen Inverter zum Umwandeln der Operationen des Paares von Tristate-Speichergliedern.
DE0592351T 1992-09-30 1993-09-30 Bilddekodierer. Pending DE592351T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920017866A KR950005621B1 (ko) 1992-09-30 1992-09-30 영상 디코더

Publications (1)

Publication Number Publication Date
DE592351T1 true DE592351T1 (de) 1994-08-18

Family

ID=19340349

Family Applications (2)

Application Number Title Priority Date Filing Date
DE0592351T Pending DE592351T1 (de) 1992-09-30 1993-09-30 Bilddekodierer.
DE69323948T Expired - Fee Related DE69323948T2 (de) 1992-09-30 1993-09-30 Bilddekodierer

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69323948T Expired - Fee Related DE69323948T2 (de) 1992-09-30 1993-09-30 Bilddekodierer

Country Status (4)

Country Link
US (1) US5357282A (de)
EP (1) EP0592351B1 (de)
KR (1) KR950005621B1 (de)
DE (2) DE592351T1 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905534A (en) * 1993-07-12 1999-05-18 Sony Corporation Picture decoding and encoding method and apparatus for controlling processing speeds
EP0637889B1 (de) * 1993-08-06 2001-01-17 Lg Electronics Inc. Einrichtung zur Umsetzung der Vollbildfrequenz
US6104751A (en) * 1993-10-29 2000-08-15 Sgs-Thomson Microelectronics S.A. Apparatus and method for decompressing high definition pictures
KR0128881B1 (ko) * 1994-04-30 1998-04-10 배순훈 디지틀화상복호화장치
KR0134483B1 (ko) * 1994-06-14 1998-05-15 배순훈 디코더에 있어서 어드레스 보정 회로(address correction circuit of the decoder)
EP0714212A3 (de) * 1994-11-21 1999-03-31 SICAN, GESELLSCHAFT FÜR SILIZIUM-ANWENDUNGEN UND CAD/CAT NIEDERSACHSEN mbH Bilddekodierer mit konkurrierender Verarbeitung und Verteilung von Verarbeitungseinheiten
US5864637A (en) * 1995-04-18 1999-01-26 Advanced Micro Devices, Inc. Method and apparatus for improved video decompression by selective reduction of spatial resolution
US5774600A (en) * 1995-04-18 1998-06-30 Advanced Micro Devices, Inc. Method of pixel averaging in a video processing apparatus
US6002801A (en) * 1995-04-18 1999-12-14 Advanced Micro Devices, Inc. Method and apparatus for improved video decompression by selection of IDCT method based on image characteristics
US5784494A (en) * 1995-04-18 1998-07-21 Advanced Micro Devices, Inc. Method and apparatus for prestoring dequantization information for DCT VLC decoding
US5872866A (en) * 1995-04-18 1999-02-16 Advanced Micro Devices, Inc. Method and apparatus for improved video decompression by predetermination of IDCT results based on image characteristics
WO1996033558A1 (en) * 1995-04-18 1996-10-24 Advanced Micro Devices, Inc. Method and apparatus for hybrid vlc bitstream decoding
US5903313A (en) * 1995-04-18 1999-05-11 Advanced Micro Devices, Inc. Method and apparatus for adaptively performing motion compensation in a video processing apparatus
US5953457A (en) * 1995-04-18 1999-09-14 Advanced Micro Devices, Inc. Method and apparatus for improved video decompression by prescaling of pixel and error terms to merging
US5680482A (en) * 1995-05-17 1997-10-21 Advanced Micro Devices, Inc. Method and apparatus for improved video decompression by adaptive selection of video input buffer parameters
KR0157570B1 (ko) * 1995-11-24 1999-02-18 김광호 복수경로를 통해 mpeg2 비트열을 복호하는 복호화장치
US5767797A (en) * 1996-06-18 1998-06-16 Kabushiki Kaisha Toshiba High definition video decoding using multiple partition decoders
JP3235555B2 (ja) * 1997-05-14 2001-12-04 日本電気株式会社 信号復号装置及び信号復号方法並びに信号復号処理をコンピュータに行わせるためのプログラムを記録した記録媒体
US6728313B1 (en) * 1998-01-08 2004-04-27 Intel Corporation Method and apparatus for performing MPEG II dequantization and IDCT
JP3937599B2 (ja) * 1998-07-23 2007-06-27 ソニー株式会社 画像復号装置及び画像復号方法
JP4051772B2 (ja) * 1998-07-23 2008-02-27 ソニー株式会社 画像復号装置及び画像復号方法
JP2002247593A (ja) * 2001-02-16 2002-08-30 Olympus Optical Co Ltd 画像処理装置
US6999514B2 (en) * 2001-10-26 2006-02-14 Selliah Rathnam Motion compensation with subblock scanning
FR2880718A1 (fr) * 2005-01-10 2006-07-14 St Microelectronics Sa Procede et dispositif de reduction des artefacts d'une image numerique

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717956A (en) * 1985-08-20 1988-01-05 North Carolina State University Image-sequence compression using a motion-compensation technique
JPH07114369B2 (ja) * 1985-08-30 1995-12-06 富士通株式会社 並列処理型平面予測回路
DE3719496A1 (de) * 1987-06-11 1988-12-29 Bosch Gmbh Robert Speicheranordnung fuer ein digitales videobandgeraet
US4953023A (en) * 1988-09-29 1990-08-28 Sony Corporation Coding apparatus for encoding and compressing video data
US5130797A (en) * 1989-02-27 1992-07-14 Mitsubishi Denki Kabushiki Kaisha Digital signal processing system for parallel processing of subsampled data
JPH02248161A (ja) * 1989-03-20 1990-10-03 Fujitsu Ltd データ伝送方式
GB2231743B (en) * 1989-04-27 1993-10-20 Sony Corp Motion dependent video signal processing
EP0424026B1 (de) * 1989-10-14 1997-07-23 Sony Corporation Anordnung und Verfahren zum Übertragen eines Videosignals
WO1991010314A1 (en) * 1989-12-22 1991-07-11 Eastman Kodak Company High speed compression of imagery data
GB2240231B (en) * 1990-01-19 1994-03-30 British Broadcasting Corp High definition television coder/decoder
JPH03252287A (ja) * 1990-02-28 1991-11-11 Victor Co Of Japan Ltd 動画像圧縮装置
JPH04139986A (ja) * 1990-09-29 1992-05-13 Victor Co Of Japan Ltd 画像信号の動き補償予測符号化／復号化装置
JPH04207353A (ja) * 1990-11-30 1992-07-29 Hitachi Commun Syst Inc 画像予測符号化装置
US5144423A (en) * 1990-12-11 1992-09-01 At&T Bell Laboratories Hdtv encoder with forward estimation and constant rate motion vectors
US5134477A (en) * 1990-12-11 1992-07-28 At&T Bell Laboratories Hdtv receiver

Also Published As

Publication number Publication date
EP0592351B1 (de) 1999-03-17
US5357282A (en) 1994-10-18
KR950005621B1 (ko) 1995-05-27
DE69323948D1 (de) 1999-04-22
KR940008481A (ko) 1994-04-29
EP0592351A3 (de) 1994-11-17
EP0592351A2 (de) 1994-04-13
DE69323948T2 (de) 1999-07-22

Similar Documents

Publication Publication Date Title
DE592351T1 (de) Bilddekodierer.
DE3789750T2 (de) Speicher zur Bildtransformation.
US4437121A (en) Video picture processing apparatus and method
DE2725362C3 (de) Verfahren zum Verarbeiten von Farbfernsehsignalen
DE69421103T2 (de) Programmgesteuertes Prozessor
DE69214566T2 (de) Bildprediktor
DE3850117T2 (de) Für einen videosignalprozessor geeignete pixelinterpolationsschaltung.
DE639032T1 (de) Struktur und Verfahren für einen Mehrnormen-Bildkodierer/-dekodierer.
JPS61230571A (ja) 画像走査装置
DE69127110T2 (de) Schaltung zur Erzeugung des Seitenblätterneffektes
DE503956T1 (de) Videosignaldekompression.
DE2907992A1 (de) Verfahren zur behandlung von videodaten
DE644698T1 (de) B-Bild Verarbeitungsvorrichtung mit halbpixel Bewegungskompensation für einen Bildkodierer.
KR100333420B1 (ko) 영상데이타기억장치및방법
KR0126657B1 (ko) 디지탈 영상 복원을 위한 움직임 보상장치
DE69128665T2 (de) Datenmischendes Gerät
DE69031317T2 (de) Bearbeitung von einem zweidimensionalen Teilchen eines digitalen Bildsignals
DE69519276T2 (de) Digitale videokamera
EP0298394A2 (de) Verfahren und Vorrichtung zur Verminderung der Sichtbarkeit der Zeilenstruktur eines Fernsehbildes
DE69628269T2 (de) Konversionsverfahren einer Ausgangsdatenfolge in Invers-DCT und Schaltung davon
EP0786738B1 (de) Bildverarbeitungssystem und Bildverarbeitungsverfahren
US20050147315A1 (en) Mean filter device and filtering method
DE60022282T2 (de) Vorrichtung zur Bewegungskompensation für digitale Videoformat-Abwärtskonvertierung
DE69413459T2 (de) Speicherschaltung für parallelen Datenausgang
DE69313899T2 (de) Videosignalgenerator mit niedriger Taktrate