DE60022282T2 - Vorrichtung zur Bewegungskompensation für digitale Videoformat-Abwärtskonvertierung - Google Patents

Vorrichtung zur Bewegungskompensation für digitale Videoformat-Abwärtskonvertierung Download PDF

Info

Publication number
DE60022282T2
DE60022282T2 DE2000622282 DE60022282T DE60022282T2 DE 60022282 T2 DE60022282 T2 DE 60022282T2 DE 2000622282 DE2000622282 DE 2000622282 DE 60022282 T DE60022282 T DE 60022282T DE 60022282 T2 DE60022282 T2 DE 60022282T2
Authority
DE
Germany
Prior art keywords
coefficient
sequence
pixels
operation display
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2000622282
Other languages
English (en)
Other versions
DE60022282D1 (de
Inventor
Michael Bl Mi
Peter Kiew Kwong Ming
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE60022282D1 publication Critical patent/DE60022282D1/de
Application granted granted Critical
Publication of DE60022282T2 publication Critical patent/DE60022282T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/48—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using compressed domain processing techniques other than decoding, e.g. modification of transform coefficients, variable length coding [VLC] data or run-length data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/0137—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes dependent on presence/absence of motion, e.g. of motion zones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Image Processing (AREA)

Description

  • Eine Anwendung der Erfindung liegt in der Umsetzung einer Abwärtskonvertierung eines digitalen Videoformats in einem digitalen Videodecorder. Typische Anwendungen der Erfindung sind HDTV-Decodierung, Videokonferenzen und Bild-in-Bild-Systeme.
  • Digitale Videodecoder mit niedriger Auflösung haben kürzlich im akademischen und industriellen Bereich eine bemerkenswerte Aufmerksamkeit erfahren. In einem digitalen Videodecodiersystem kann die Format-Abwärtskonvertierung durch Dezimation der decodierten Videosequenzen bei voller Auflösung bzw. Vollauflösung erreicht werden. Durch Anwendung dieses Verfahrens ist es möglich ein rekonstruiertes Video mit guter Qualität zu erhalten. Die Dezimation von decodierten Videosequenzen erhöht jedoch den Aufwand der Videodecodierung bei Vollauflösung. Um den Rechenaufwand, die Speichergröße und andere Randbedingungen, wie beispielsweise Speicherbandbreite und Taktraten, die bei diesem Ansatz auftreten, zu reduzieren, muss die Bilddezimation in einer vorhergehenden Stufe des Decoders realisiert werden, beispielsweise in einer Decodierschleife.
  • In der Europäischen Patentanmeldung EP 0 707 426 A wird ein digitaler Videodecoder offenbart, der eine Format-Abwärtskonvertierung mit Bewegungskompensation bereitstellt. Die Bewegungskompensation wird erreicht, indem zuerst interpoliert, anschließend eine Bewegungskompensation bei Vollauflösung durchgeführt und abschließend die kompensierten Ausgabe dezimiert wird.
  • Die Europäische Patentanmeldung EP 0 786 902 A diskutiert ein Verfahren zur Veränderung der Bildauflösung unter Anwendung einer diskreten Kosinustransformations-(DCT)-zuordnung, wobei DCT-Koeffizientenwerte einer ursprünglichen Auflösung konvertierten Koeffizientenwerten einer neuen Auflösung zugeordnet werden, ohne dass die ursprünglichen DCT-Koeffizientenwerte zuerst in Pixel konvertiert werden müssen.
  • Ein leistungsfähiges Verfahren zur digitalen Abwärtskonvertierung eines Videoformats wurde erfunden und am 8. Juni 1999 in Japan mit dem Titel "A generalized orthogonal transform method for low-resolution video decoding" unter dem Aktenzeichen Nr. H11-160876 angemeldet und als der Matsushita Electric Industrial Co. Ltd zugeordnete JP 2000-350207 veröffentlicht. 1 zeigt ein Blockdiagramm dieses Videoformat-Abwärtskonvertierungsverfahrens. Die Einzelheiten der Funktion des Systems und der orthogonalen Kerne werden in der oben genannten Anmeldung diskutiert. Bei diesem Aufbau werden die im Bildzwischenspeicher gespeicherten Pixel bei niedriger Auflösung interpoliert und unter Verwendung von orthogonalen Transformationsgrundfunktionen vor und nach der vollaufgelösten Bewegungskompensation dezimiert. Die Interpolations- und Dezimationsfilter spielen bei der Kontrolle der Ausbreitung von durch die Bilddezimation des Format-Abwärtskonvertierungssystems des digitalen Videos eingebrachten Fehlern eine sehr wichtige Rolle. Bei dem in der 1 gezeigten Format-Abwärtskonvertierungssystem des digitalen Videos sind diese Filter durch Verwendung einer Anzahl von orthogonalen Transformationskernen realisiert. In 2 ist ein Beispiel für die orthogonalen Transformationskerne, die zur Video-Abwärtskonvertierung mit dem Dezimationsverhältnis von 8:3, dargestellt. Der Aufbau für die direkte Berechnung der auf diesen Kernen basierenden Operationen zur Interpolations- und Dezimationsfilterung ist in 3 gezeigt. Da die Koeffizienten der Kerne relativ einfach sind, ist die Umsetzung des Systems im Vergleich zu den herkömmlichen digitalen Videoformat-Abwärtskonvertierungsverfahren relativ einfach. Simulationsergebnisse zeigen, dass dieses Verfahren auch bei der Kontrolle der Ausbreitung von Fehlern sehr effektiv ist.
  • Das digitale Videoformat-Abwärtskonvertierungsverfahren, welches die im Stand der Technik beschriebene orthogonale Transformation verwendet, erzeugt ein qualitativ hochwertiges abwärtskonvertiertes Video. Obwohl die Transformationskerne aus einfachen Koeffizienten bestehen, wird ein leistungsfähigeres Umsetzungsverfahren zum leistungsfähigen Berechnen der orthogonalen Transformationen weiterhin für das System benötigt, um eine Videodecodierung bei einer hohen Bitrate, wie beispielsweise dem Decodieren von HDTV, durchzuführen. Das zu lösende Problem der vorliegenden Erfindung besteht darin, eine leistungsfähige Berechnungsarchitektur für die Interpolations- und Dezimationsfilterprozesse aufzubauen, um eine leistungsfähige Bewegungskompensation für das im Stand der Technik erwähnte digitale Videoformat-Abwärtskonvertierungssystem zu erreichen.
  • US 4,768,159 offenbart ein leistungsfähiges Berechnungsverfahren für eine diskrete Fouriertransformation.
  • Um das oben beschriebene Problem zu lösen, wurde eine leistungsfähige Berechnungsarchitektur zur Realisierung der Interpolations- und Dezimationsfilter, die von einem digitalen Videoformat-Abwärtskonvertierungssystem verwendet werden, erfunden. Die Erfindung wird durch den Anspruch 1 definiert. Die Berechnungsarchitektur weist einen Frequenzkomponenten-Berechnungsteil, einen Koeffizienten-Gewichtungsteil und einen Pixel-Rekonstruktionsteil auf. Im Vergleich zu der im Stand, der Technik beschriebenen direkten Umsetzung der orthogonalen Transformationskerne werden weniger Berechnungsoperationen benötigt.
  • Der Frequenzkomponenten-Berechnungsteil wird verwendet, um die Eingabe zur Erzeugung der Transformationskoeffizienten in den Frequenzbereich zu transformieren. Der Koeffizienten-Gewichtungsteil wird zum Empfangen der Transformationskoeffizienten und Erzeugen gewichteter Transformationskoeffizienten verwendet. Die gewichteten Transformationskoeffizienten werden schließlich in den Ortsbereich transformiert, um die gefilterten Pixel zu erzeugen, die gegenüber den Originalpixeln eine verschiedene Auflösung besitzen.
  • Im Folgenden wird die Funktion der Berechnungsarchitektur für die Interpolations- und Dezimationsfilterungsprozesse erklärt. Die Originalpixel werden mittels des Frequenzkomponenten-Berechnungsteils in den Frequenzbereich transformiert, um die Transformationskoeffizienten zu erzeugen. Die Transformationskoeffizienten werden mit einem Satz vorbestimmter Konstanten mittels des Koeffizienten-Gewichtungsteils multipliziert, um die gewichteten Transformationskoeffizienten zu erzeugen. Die gewichteten Transformationskoeffizienten werden mittels des Pixel-Rekonstruktionsteils vom Frequenzbereich in den Ortsbereich transformiert, um gefilterte Pixel bereitzustellen, die gegenüber den Originalpixeln eine verschiedene Auflösung besitzen.
  • Im Folgenden werden die Funktionen des Frequenzkomponenten-Berechnungsteils erläutert. Eine umgekehrte Reihenfolge eines Blocks von Originalpixeln wird mit umgekehrter Reihenfolge in der oberen und unteren Adresse erzeugt. Ein Paar von ausgewählten Pixelfolgen wird mittels des Pixel-Auswahlteils ausgewählt von der Pixelfolge, der umgekehrten Folge, den Transformationskoeffizienten und der Bit-verschobenen Koeffizientenfolge. Eine Operationsanzeigefolge wird durch den Pixel-Auswahlteil erzeugt, um die Additions- oder Subtraktionsoperation anzuzeigen. Die Summe oder Differenz des Paares von ausgewählten Pixelfolgen wird basierend auf der Operationsanzeigefolge berechnet, um die Transformationskoeffizienten zu erzeugen. Jeder Transformationskoeffizient wird um ein oder mehrere Bits verschoben, um die Bitverschobene Koeffizientenfolge zu erzeugen.
  • Der Frequenzkomponenten-Berechnungsteil kann auch mittels eines anderen hier beschriebenen Verfahrens betrieben werden. Der Adressdaten-Umkehrteil stellt einen umgekehrten Datensatz mit einem Block mit Originalpixeln mit umgekehrter Reihenfolge in der unteren oder oberen Adresse bereit. Ein Daten-Auswahlteil empfängt die Originalpixel und den umgekehrten Datensatz, um den Operationsanzeigesatz und zwei ausgewählte Datensätze bereitzustellen. Der Rechner berechnet die Summe oder Differenz von jedem Paar von ausgewählten Daten, um die bearbeiteten Daten zu erzeugen. Ein oder mehrere mehrstufige arithmetische Einheiten empfangen die bearbeiteten Daten, manipulieren diese algebraisch, um die Transformationskoeffizienten bereitzustellen.
  • Im Folgenden werden die Funktionen des Koeffizienten-Gewichtungsteils erläutert. Jeder Transformationskoeffizient wird mit einem der im Koeffizientenspeicher gespeicherten vorbestimmten Konstantwerten multipliziert. Die Ausgabe des Multiplikationsteils oder die Transformationskoeffizienten werden basierend auf einem Koeffizienten-Bypass-Steuerungssignal geschaltet, um die gewichteten Transformationskoeffizienten bereitzustellen. Das Koeffizienten-Bypass-Steuerungssignal wird basierend auf den Transformationskernen bestimmt, die für das Format-Abwärtskonvertierungssystem eines digitalen Videos verwendet werden.
  • Die Funktionen des Pixel-Rekonstruktionsteils werden im Folgenden erläutert. Die gewichteten Transformationskoeffizienten werden um ein oder mehrere Bits verschoben, um den Bit-verschobenen Vektor zu erzeugen. Ein Paar von ausgewählten Koeffizientenvektoren wird mittels eines Koeffizienten-Auswahlteils ausgewählt von dem Koeffizientenvektor, dem Bit-verschobenen Vektor, den gefilterten Pixeln und dem umgekehrten Pixelvektor. Ein Operationsanzeigevektor wird mittels des Koeffizienten-Auswahlteils erzeugt, um die Addierungs- oder Subtrahierungsoperation anzuzeigen. Die Summe oder Differenz des Paares der ausgewählten Koeffizienten wird basierend auf dem Operationsanzeigevektor berechnet, um die gefilterten Pixel zu erzeugen. Der umgekehrte Pixelvektor eines Blocks von gefilterten Koeffizienten wird durch ein Adress-Umkehrteil mit umgekehrter Reihenfolge in der oberen oder unteren Adresse erzeugt.
  • Der Pixel-Rekonstruktionsteil kann auch durch Verwendung von einer oder mehreren mehrstufigen arithmetischen Einheiten realisiert werden. Die Funktionen der arithmetischen Einheiten, die für den Frequenzkomponenten-Berechnungsteil und den Pixel-Rekonstruktionsteil verwendet werden, werden im Folgenden erläutert. Die Schiebevorrichtung verschiebt die Eingabedaten um ein oder mehrere Bits, um einen Bit-verschobenen Datensatz zu erzeugen. Die Daten-Auswahlvorrichtung empfängt die Eingabedaten und den Bit-verschobenen Datensatz, um einen Operationsanzeigesatz und zwei ausgewählte Datensätze bereitzustellen. Ein Rechner addiert oder subtrahiert basierend auf dem Operationsanzeige zwei ausgewählte Datensätze.
  • Der Eingangsanschluss des Frequenzkomponenten-Berechnungsteils kann mit dem Ausgangsanschluss des Bildzwischenspeichers verbunden sein und der Ausgangsanschluss des Pixel-Rekonstruktionsteils kann die interpolierten Pixel dem Bewegungs-Kompensationsteil zur Verfügung stellen.
  • Der Eingangsanschluss des Frequenzkomponenten-Berechnungsteils kann mit dem Ausgangsanschluss des Bewegungs-Kompensationsteils verbunden sein und der Ausgangsanschluss des Pixel-Rekonstruktionsteils kann dem Additionsteil die dezimierten Pixel zur Verfügung stellen.
  • Diese und andere Aufgaben und Merkmale der vorliegenden Erfindung werden anhand der folgenden Beschreibung deutlicher werden, die in Verbindung mit deren bevorzugten Ausführungsbeispielen unter Bezugnahme auf die begleitenden Zeichnungen herangezogen wird, in denen gleiche Teile durch gleiche Bezugszeichen gekennzeichnet sind und in denen:
  • 1 ein Blockdiagramm für einen im Stand der Technik beschriebenen Videodecoder mit niedriger Auflösung darstellt;
  • 2 die Kerne für den Interpolations- und Dezimationsteil zur Videodecodierung mit dem Abwärtskonvertierungsverhältnis von 8:3 darstellt;
  • 3 die direkte Berechnungsarchitektur der Transformationskerne für die 8:3 digitale Videoabwärtskonvertierung darstellt, wobei 3(a) die Berechnungsarchitektur für die Interpolationsfilterung und 3(b) die Berechnungsarchitektur für die Dezimationsfilterung zeigt;
  • 4 ein Blockdiagramm einer leistungsfähigen Bewegungskompensationsvorrichtung für ein Videoformat-Abwärtskonvertierungssystem mit niedriger Auflösung darstellt;
  • 5 ein Blockdiagramm für die Interpolations- und Dezimationsfilterungsprozesse darstellt;
  • 6 ein Blockdiagramm eines Frequenzkomponenten-Berechnungsteils darstellt;
  • 7 ein Blockdiagramm eines Koeffizienten-Gewichtungsteils darstellt;
  • 8 ein Blockdiagramm des Pixel-Rekonstruktionsteils darstellt;
  • 9 ein Blockdiagramm für die Interpolations- und Dezimationsfilterungsverarbeitung darstellt, wobei mehrstufige arithmetische Einheiten verwendet werden;
  • 10 ein Blockdiagramm des Vorverarbeitungsteils darstellt;
  • 11 ein Blockdiagramm mehrstufiger arithmetischer Einheiten darstellt; und
  • 12 die Berechnungsarchitekturen darstellt, wobei 12(a) ein Interpolationsfilter zeigt und wobei 12(b) einen Dezimationsfilter zeigt, der für eine digitale Videoformat-Abwärtskonvertierung mit einem Verhältnis von 8:3 verwendet wird.
  • Ein in 4 gezeigtes Ausführungsbeispiel stellt ein Blockdiagramm eines leistungsfähigen Bewegungskompensationssystems zur Abwärtskonvertierung eines digitalen Videoformats dar. Das System weist einen Syntaxparser und einen Decodierteil 210 mit variabler Länge, ein Interpolationsteil 220, einen inversen Bewegungs-Kompensationsteil 230, einen Dezimationsteil 240 und einen Bildzwischenspeicher 250 auf. Der Interpolationsteil 220 und der Dezimationsteil 240 werden vor und nach dem inversen Bewegungs-Kompensationsteil 230 verwendet.
  • Der Videobitstrom 201 wird zuerst durch den Syntaxparser und den Decodierteil 210 mit variabler Länge decodiert, um die decodierten Bewegungsparameter 211 zu erhalten. Der Bildzwischenspeicher 250 speichert Videobilder mit niedriger Auflösung. Die Referenzpixel 251 mit niedriger Auflösung werden von dem Bildzwischenspeicher 250 durch den Interpolationsteil 220 erhalten und interpoliert, um die interpolierten Pixel 221 für den inversen Bewegungs-Kompensationsteil 230 zu erzeugen. Der inverse Bewegungs-Kompensationsteil 230 führt eine Halbpixel-Bewegungskompensation basierend auf den interpolierten Pixeln 221 und den decodierten Bewegungsparametern 211 durch, um die bewegungskompensierten Pixel 231 zu erhalten. Die bewegungskompensierten Pixel 231 werden anschließend durch den Dezimationsteil 240 dezimiert, um dezimierte Pixel 241 zu erzeugen.
  • Die Wirkung dieses Ausführungsbeispiels besteht darin, dass die Genauigkeit der inversen Bewegungskompensation durch Einfügung des Interpolationsteils und des Dezimationsteils für ein abwärtskonvertiertes Video verbessert werden kann. Da die Format-Abwärtskonvertierungsverarbeitung jedes Videobilds Fehler einfügt, ist es äußerst wichtig, die Ausbreitung von Decodierfehlern zu kontrollieren. Der sorgfältig entworfene Interpolationsteil und Dezimationsteil sind leistungsfähige Fehlerkontrollmaschinen zur Minimierung des Fehlers jedes decodierten Bilds.
  • Ein anderes in der 5 gezeigtes Ausführungsbeispiel erklärt das Verfahren, welches im Interpolations- und Dezimationsteil, die in 4 dargestellt sind, zur Anwendung kommt. Es weist ein Frequenzkomponenten-Berechnungsteil 300, ein Koeffizienten-Gewichtungsteil 310 und ein Pixel-Rekonstruktionsteil 320 auf.
  • Die Funktion dieses Ausführungsbeispiels wird im Folgenden erklärt. Die Originalpixel 301, welche von dem Bildzwischenspeicher 270 erhalten wurden, werden in Transformationskoeffizienten 302 durch das Frequenzkomponenten-Berechnungsteil 300 transformiert. Die Transformationskoeffizienten 302 werden mit vorherbestimmten Werten multipliziert, um gewichtete Transformationskoeffizienten 311 zu erzeugen, wobei das Koeffizienten-Gewichtungsteil 310 zur Anwendung kommt. Die gewichteten Transformationskoeffizienten 311 werden mittels des Pixel-Rekonstruktionsteils 320 in den Ortsbereich transformiert, um die gefilterten Pixel 321, die eine unterschiedliche Auflösung gegenüber den Originalpixeln 311 besitzen, zu erzeugen.
  • Ein anderes in 6 gezeigtes Ausführungsbeispiel erklärt die Umsetzung des in 5 dargestellten Frequenzkomponenten-Berechnungsteils 300. Diese Vorrichtung weist ein Adressumkehrteil 400, ein Pixel-Auswahlteil 410, einen Rechner 420, der als Addierer und/oder Subtrahierer arbeitet, um eine Summe/Differenz zu erzeugen, und ein Bit-Schiebeteil 430 auf.
  • Die Funktion dieses Ausführungsbeispiels wird im Folgenden erläutert. Die umgekehrte Folge 402 eines Blocks von den Originalpixeln 401 wird durch das Adressumkehrteil 400 mit umgekehrter Reihenfolge in der oberen oder unteren Adresse erzeugt. Ein Paar von ausgewählten Pixelfolgen 412, 413 wird durch ein Pixel-Auswahlteil 410 ausgewählt von den Originalpixeln 401, der umgekehrten Folge 402, den Transformationskoeffizienten 421 und der Bit-verschobenen Koeffizientenfolge 431. Außerdem wird eine Operationsanzeigefolge 411 durch das Pixel-Auswahlteil 410 erzeugt, um die Addierungs- oder Subtrahierungsoperation anzuzeigen. Die Summe oder Differenz des Paares von ausgewählten Pixelfolgen 412, 413 wird basierend auf der Operationsanzeigefolge 411 berechnet, um die Transformationskoeffizienten 421 zu erzeugen. Jeder Transformationskoeffizient 421 wird um ein oder mehrere Bits durch das Bit-Schiebeteil 430 verschoben, um die Bit-verschobene Koeffizientenfolge 431 zu erzeugen.
  • Ein anderes in 7 gezeigtes Ausführungsbeispiel erklärt die Einzelheiten des Koeffizientengewichtungsteils 310, der in 5 gezeigt ist. Diese Vorrichtung weist einen Koeffizientenspeicher 500, ein Multiplikationsteil 510 und einen Multiplexer 520 auf.
  • Die Funktion dieses Ausführungsbeispiels wird nun erläutert. Jeder Transformationskoeffizient 511 wird mit einem der vorherbestimmten konstanten Werte, die im Koeffizientenspeicher 500 gespeichert sind, multipliziert. Die Ausgabe des Multiplikationsteils 510 und die Transformationskoeffizienten 511 werden multipliziert basierend auf einem Koeffizienten-Bypass-Steuerungssignal 522, um die gewichteten Transformationskoeffizienten 521 bereitzustellen. Das Koeffizienten-Bypass-Steuerungssignal wird bestimmt basierend auf den Transformationskernen, die für das Format-Abwärtskonvertierungssystem des digitalen Videos verwendet werden.
  • Ein anderes in 8 gezeigtes Ausführungsbeispiel erklärt die Einzelheiten des in 5 gezeigten Pixel-Rekonstruktionsteils 320. Diese Vorrichtung weist ein Bit-Schiebeteil 600, ein Koeffizienten-Schiebeteil 610, einen Rechner 620, der als Addierer und/oder Subtrahierer dient, und ein Adressumkehrteil 630 auf.
  • Die Funktion dieses Ausführungsbeispiels wird im Folgenden erklärt. Die gewichteten Transformationskoeffizienten 601 werden um ein oder mehrere Bits durch das Bit-Schiebeteil 600 verschoben, um den Bit-verschobenen Vektor 602 zu erzeugen. Ein Paar von ausgewählten Koeffizientenvektoren 612, 613 wird durch das Signal-Auswahlteil 610 ausgewählt von den gewichteten Transformationsko effizienten 601, dem Bit-verschobenen Vektor 602 und den gefilterten Pixeln 621. Außerdem wird ein Operationsanzeigevektor 611 von dem Koeffizienten-Auswahlteil 610 erzeugt, um die Addierungs- oder Subtrahierungsoperation anzuzeigen. Die Summe oder Differenz der ausgewählten Koeffizientenvektoren 612, 613 wird basierend auf dem Operationsanzeigevektor 611 berechnet, um die gefilterten Pixel 621 zu erzeugen.
  • Die unmittelbare Wirkung des in den 5 bis 8 gezeigten Ausführungsbeispiels besteht darin, dass unter Verwendung einer leistungsfähigen Berechnungsarchitektur eine Bildinterpolations- und Dezimationsvorrichtung realisiert werden kann, die gemäß den Eigenschaften einer verallgemeinerten orthogonalen Transformation abgeleitet ist. Die gleiche Vorrichtung kann sowohl für Interpolations- als auch Dezimationsfilterungsprozesse verwendet werden, die basierend auf orthogonalen Transformationen abgeleitet werden. Die unmittelbaren Berechnungsergebnisse werden an ein Signal-Auswahlteil zur weiteren Verarbeitung unter Verwendung der gleichen Schaltung zurückgeführt. Damit besteht eine andere Wirkung des in den 5 bis 8 gezeigten Ausführungsbeispiels in der Möglichkeit, die Abmessungen der Schaltungen, die für das Format-Abwärtskonvertierungssystem für digitales Video benötigt werden, zu reduzieren.
  • Das in der 9 gezeigte Ausführungsbeispiel erläutert eine andere Vorrichtung zur Umsetzung der Interpolations- und Dezimationsfilterungsprozesse. Diese Vorrichtung weist ein Vorverarbeitungsteil 710, zwei Sätze von mehrstufigen arithmetischen Einheiten 720, 740 und ein Koeffizienten-Gewichtungsteil 730 auf.
  • Die Funktion dieses Ausführungsbeispiels wird im Folgenden erläutert. Die Originalpixel 701 werden durch das Vorverarbeitungsteil 710 verarbeitet, um verarbeitete Daten 711 zu erzeugen. Die verarbeiteten Daten 711 werden weiter durch einen. Satz der mehrstufigen arithmetischen Einheiten 720 verarbeitet, um die Transformationskoeffizienten 721 zu erzeugen, die dieselben wie die in 5 gezeigten Transformationskoeffizienten 302 sind. Das Koeffizienten-Gewichtungsteil 730 führt auf den Transformationskoeffizienten 721 die gleiche Operation durch, die im in der 5 gezeigten Ausführungsbeispiel beschrieben sind, und stellt die gewichteten Transformationskoeffizienten 731 zur Verfügung. Ein anderes Set von mehrstufigen arithmetischen Einheiten empfängt die ge wichteten Transformationskoeffizienten 731 und verarbeitet diese, um die gefilterten Pixel 741 zu erzeugen.
  • Das in der 10 gezeigte Ausführungsbeispiel erläutert die Einzelheiten des Vorverarbeitungsteils, das im in der 9 dargestellten Ausführungsbeispiel verwendet wird. Es weist einen Datenauswahlvorrichtung 810, ein Adressdaten-Umkehrteil 820 und einen Rechner 830 zum Addieren und Subtrahieren auf.
  • Die Funktion dieses Ausführungsbeispiels wird im Folgenden erläutert. Der umgekehrte Datensatz 821 eines Blocks von Originalpixeln 801 wird durch das Adressdaten-Umkehrteil 820 mit umgekehrter Reihenfolge in der unteren oder oberen Adresse erzeugt. Die Datenauswahlvorrichtung 810 wählt ein Paar von Daten 812, 813 der Originalpixel 801 und den umgekehrten Datensatz 821 aus und erzeugt ein Operationsanzeigedatum 811. Das Operationsanzeigedatum 811 ist ein binäres Datum mit einem Wert zur Anzeige der Addierungsoperation und einem anderen Wert zur Anzeige der Subtrahierungsoperation. Der Rechner 830 berechnet die Summe oder Differenz des ausgewählten Paars von Daten 812, 813 basierend auf der Operationsanzeige 811, um die verarbeiteten Daten 831 zu erzeugen.
  • Ein anderes in der 11 gezeigtes Ausführungsbeispiel erläutert die Einzelheiten der mehrstufigen arithmetischen Einheiten. Die erste arithmetische Einheit 900 bis zu der n-ten arithmetischen Einheit 910, n ≥ 1, sind miteinander mehrstufig verschaltet. Die n-te arithmetische Einheit 910 weist einen Schiebevorrichtung 920, eine Datenauswahlvorrichtung 930 und einen Rechner 940 zum Addieren und Subtrahieren auf.
  • Die Funktion der n-ten (n ≥ 1) arithmetischen Einheit 910 wird nun erläutert. Die Eingabe rn–1 die die Ausgabe der (n – 1)-ten arithmetischen Einheit (oder die Ausgabe des Vorverarbeitungsteils 710, falls n = 1) ist, wird um ein oder mehrere Bits durch einen Schiebevorrichtung 920 verschoben, um die Bit-verschobenen Daten Sn zu erzeugen. Der Datenauswahlvorrichtung 930 wählt ein Paar von Daten (d1n und d2n) von rn–1 und Sn und einen Operationsanzeige (opn) aus. Der Operationsanzeige (opn) ist ein binäres Datum mit einem Wert zur Anzeige der Addierungsoperation und einem anderen zur Anzeige der Subtrahierungsopera tion. Der Rechner 940 berechnet die Summe oder Differenz von d1n und d2n basierend auf dem Wert von opn, um die Ausgabe rn der n-ten arithmetischen Einheit 910 zu erzeugen.
  • Die Wirkung des in den 9 bis 11 gezeigten Ausführungsbeispiels besteht darin, dass es einen alternativen Weg bereitstellt, um die Interpolations- und Dezimationsfilterungsverarbeitung umzusetzen. Ähnlich zu den in den 5 bis 8 gezeigten Ausführungsbeispielen kann die gleiche Architektur sowohl für die Interpolations- als auch für die Dezimationsfilterungsverarbeitung verwendet werden, die basierend auf orthogonalen Transformationen abgeleitet sind. Jedoch ist in keinem Ausführungsbeispiel eine Rückkopplungsschleife vorhanden. Daher kann die durch die Interpolations- und Dezimationsschaltkreise eingefügte Wartezeit zu Lasten von höheren Hardwareanforderungen minimiert werden. In 12 ist eine Berechnungsarchitektur dargestellt, die auf der Vorrichtung aus den in den 9 bis 11 gezeigten Ausführungsbeispielen für den Zweck der Videoformat-Abwärtskonvertierung unter Verwendung der in der 2 dargestellten orthogonalen Transformationskerne basiert. In 2 wird K0 für eine inverse orthogonale Transformation verwendet. K1 und K2 werden für die Interpolationsverarbeitung verwendet, während K3 und K4 für die Dezimationsverarbeitung verwendet werden. Es ist klar, dass im Vergleich zur direkten Umsetzung der Interpolations- und Dezimationsfilter mittels der im Stand der Technik (siehe 3) dargestellten orthogonalen Transformation die Anzahl der Schiebe- und Additionsoperationen um 46% bzw. 21% reduziert werden kann.
  • Diese Erfindung bietet eine qualitativ hochwertige Lösung für die Videoformat-Abwärtskonvertierung. Die Berechnungsanforderungen der Erfindung erfordern viel weniger Aufwand als die der herkömmlichen Videodecodierverfahren bei niedriger Auflösung oder der direkten Umsetzung eines im Stand der Technik erwähnten digitalen Videoformat-Abwärtskonvertierungsverfahrens. Die Vorrichtungen, die für den Interpolationsfilter und den Dezimationsfilter entworfen sind, weisen den gleichen Aufbau bzw. die gleiche Architektur auf. Die Anzahl der Schiebe- und Additionsoperationen, die für die Interpolation und Dezimation benötigt werden, kann für die Videoformat-Abwärtskonvertierung bei dem Abwärtskonvertierungsverhältnis von 8:3 um 46% bzw. 21% reduziert werden.
  • Obgleich die vorliegende Erfindung in Verbindung mit ihren bevorzugten Ausführungsbeispielen unter Bezugnahme auf die begleitenden Zeichnungsfiguren vollständig beschrieben worden ist, sei angemerkt, dass für den Fachmann verschiedene Veränderungen und Modifikationen offensichtlich sind. Solche Veränderungen und Modifikationen sollen als vom Umfang der vorliegenden Erfindung, wie er durch die angehängten Ansprüche definiert wird, eingeschlossen verstanden werden, ohne dass sie von diesen abweichen.

Claims (19)

  1. Vorrichtung zum Durchführen einer leistungsfähigen Interpolations- und Dezimationsberechnung zur Bewegungskompensation bei der Abwärtskonvertierung eines digitalen Videoformates, mit: einem Frequenzkomponenten-Berechnungsteil (300) mit einem Eingangsanschluss zum Empfangen eines Blockes mit Originalpixeln (301), Transformieren der Originalpixel in den Frequenzbereich und Bereitstellen von Transformationskoeffizienten (302, 721); einem Koeffizienten-Gewichtungsteil (310, 730) zum Empfangen der Transformationskoeffizienten (302, 721) und Multiplizieren jedes der Transformationskoeffizienten mit einem von einem Satz vorbestimmter konstanter Werte, um einen gewichteten Transformationskoeffizienten (311, 731) zu erzeugen; und einem Pixel-Rekonstruktionsteil (320) mit einem Eingangsanschluss zum Empfangen des gewichteten Transformationskoeffizienten (311, 731) und einem Ausgangsanschluss zum Erzeugen von gefilterten Pixeln (321, 741), die eine von den Originalpixeln (301) verschiedene Auflösungen besitzen, gekennzeichnet dadurch, dass die Transformationskoeffizienten in Übereinstimmung mit einer verallgemeinerten orthogonalen Transformation bereit gestellt werden, welche Kerne aufweist, die wie folgt definiert sind:
    Figure 00150001
  2. Vorrichtung gemäß Anspruch 1, wobei der Eingangsanschluss des Frequenzkomponenten-Berechnungsteils (300) mit einem Ausgangsanschluss eines Bildzwischenspeichers (250, 270) verbunden ist und der Ausgangsanschluss des Pixel-Rekonstruktionsteils (320) einem inversen Bewegungs-Kompensationsteil (230) interpolierte Pixel (221) bereitstellt.
  3. Vorrichtung gemäß Anspruch 1, wobei der Eingangsanschluss des Frequenzkomponenten-Berechnungsteils (300) mit einem Ausgangsanschluss eines inversen Bewegungs-Kompensationsteils (230) verbunden ist und der Ausgangsanschluss des Pixel-Rekonstruktionsteils (320) dezimierte Pixel (241) bereitstellt.
  4. Vorrichtung gemäß Anspruch 1, wobei der Frequenzkomponenten-Berechnungsteil (300) weiter aufweist: einen Adressumkehrteil (400) zum Bereitstellen einer umgekehrten Folge (402) eines Blocks von Originalpixeln (401) mit umgekehrter Reihenfolge in der oberen Adresse; ein Bit-Schiebeteil (430) zum Schieben jedes der Transformationskoeffizienten (421, 312) um ein oder mehrere Bits, um eine Bit-verschobene Koeffizientenfolge (431) zu erzeugen; einen Pixel-Auswahlteil (410) zum Empfangen der Originalpixel (401), der umgekehrten Folge (402), der Transformationskoeffizienten (421, 302) und der Bit-verschobenen Koeffizientenfolge (431) und zum Bereitstellen einer Operationsanzeigefolge (411), einer ersten ausgewählten Pixelfolge (412) und einer zweiten ausgewählten Pixelfolge (413); und einen Rechner (420) zum Empfangen der Operationsanzeigefolge (411), der ersten ausgewählten Pixelfolge (412) und der zweiten ausgewählten Pixelfolge (413), und zum Berechnen zumindest eines von einer Summe und einer Differenz von jedem Paar einer Pixelauswahl, einem aus der ersten ausgewählten Pixelfolge (412) und dem anderen aus der zweiten ausgewählten Pixelfolge (413), basierend auf der Operationsanzeigefolge (411), um die Transformationskoeffizienten (421, 302) zu erzeugen.
  5. Vorrichtung gemäß Anspruch 1, wobei der Frequenzkomponenten-Berechnungsteil (300) weiter aufweist: einen Adressumkehrteil (400) zum Bereitstellen einer umgekehrten Folge (402) eines Blocks von Originalpixeln (401) mit umgekehrter Reihenfolge in der unteren Adresse; einen Bit-Schiebeteil (430) zum Schieben jeder der Transformationskoeffizienten (421, 312) um ein oder mehrere Bits, um eine Bit-verschobene Koeffizientenfolge (431) zu erzeugen; einen Pixel-Auswahlteil (410) zum Empfangen der Originalpixel (401), einer umgekehrten Folge (402), den Transformationskoeffizienten (421, 302) und der Bit-verschobenen Koeffizientenfolge (431) und zum Bereitstellen einer Operationsanzeigefolge (411), einer ersten ausgewählten Pixelfolge (412) und einer zweiten ausgewählten Pixelfolge (413); einen Rechner (420) zum Empfangen der Operationsanzeigefolge (411), der ersten ausgewählten Pixelfolge (412) und der zweiten ausgewählten Pixelfolge (413); und zum Berechnen zumindest eines von einer Summe und einer Differenz von jedem Paar einer Pixelauswahl, einem aus der ersten ausgewählten Pixelfolge (412) und der anderen aus der zweiten ausgewählten Pixelfolge (413), basierend auf der Operationsanzeigefolge (411), um die Transformationskoeffizienten (421, 302) zu erzeugen.
  6. Vorrichtung gemäß Anspruch 1, wobei der Koeffizienten-Gewichtungsteil (310) weiter aufweist: einen Koeffizientenspeicher (500) zum Speichern vorbestimmter konstanter Werte; einen Multiplikationsteil (510) mit einem Eingabeanschluss zum Empfangen der Transformationskoeffizienten (511, 302) und zum Multiplizieren von einem der Transformationskoeffizienten mit einem von den vorbestimmten konstant Werten, die in dem Koeffizientenspeicher (500) gespeichert sind; und einen Multiplexer (520) zum Auswählen entweder der Ausgabe des Multiplikationsteils (510) oder der Transformationskoeffizienten (511, 302), basierend auf einem Koeffizienten-Bypass-Steuerungssignal (522), um die gewichteten Transformationskoeffizienten (521, 311) bereitzustellen.
  7. Vorrichtung gemäß Anspruch 1, wobei der Pixel-Rekonstruktionsteil (320) weiter aufweist: ein Bit-Schiebeteil (600) zum Schieben jedes der gewichteten Transformationskoeffizienten (601, 311) um ein oder mehrere Bits, um einen Bitverschobenen Vektor (602) zu erzeugen; einen Koeffizienten-Auswahlteil (610) zum Empfangen der gewichteten Transformationskoeffizienten (601, 311), des Bit-verschobenen Vektors (602) und der gefilterten Pixel (321) und zum Bereitstellen eines Operationsanzeigevektors (611), eines ersten ausgewählten Koeffizientenvektors (612) und eines zweiten ausgewählten Koeffizientenvektors (613); und einen Rechner (620) zum Empfangen des Operationsanzeigevektors (611), des ersten ausgewählten Koeffizientenvektors (612) und des zweiten ausgewählten Koeffizientenvektors (613); und zum Berechnen zumindest eines von einer Summe und einer Differenz von jedem Paar einer Koeffizientenauswahl, wobei einer von dem ersten ausgewählten Koeffizientenvektor (612) und der andere von dem zweiten ausgewählten Koeffizientenvektor (613) ausgewählt ist, basieren auf dem Operationsanzeigevektor (611), um die gefilterten Pixel (621, 321) zu erzeugen.
  8. Vorrichtung gemäß Anspruch 1, wobei der Frequenzkomponenten-Berechnungsteil (300) aufweist: ein Vorverarbeitungsteil (710) zum Empfangen der Originalpixel (701, 301), zum Verändern dieser in algebraischer Weise, um verarbeitete Daten (711) bereitzustellen; und einen oder mehrere mehrstufige arithmetische Einheiten (720, 740) die einen Eingangsanschluss und einen Ausgangsanschluss aufweisen.
  9. Vorrichtung gemäß Anspruch 8, wobei der Eingangsanschluss von der ersten mehrstufigen arithmetischen Einheit (720) mit dem Vorverarbeitungsteil (710) verschaltet ist.
  10. Vorrichtung gemäß Anspruch 8, wobei der Eingangsanschluss der m-ten (m > 1) mehrstufigen arithmetischen Einheit (740) mit dem Ausgangsanschluss von der (m – 1)-ten mehrstufigen arithmetischen Einheit (720) verschaltet ist.
  11. Vorrichtung gemäß Anspruch 8, wobei der Ausgangsanschluss der letzten mehrstufigen arithmetischen Einheit (740) dem Koeffizienten-Gewichtungsteil (730) die Transformationskoeffizienten (721) bereitstellt.
  12. Vorrichtung gemäß Anspruch 8, wobei der Vorverarbeitungsteil (710) weiter aufweist: einen Adressdaten-Umkehrteil (820) zum Bereitstellen eines umgekehrten Datensatzes (821) mit einem Block mit Originalpixeln (801, 301) mit umgekehrter Reihenfolge in der oberen Adresse; einen Daten-Auswahlteil (801) zum Empfangen der Originalpixel (801, 301) und des umgekehrten Datensatzes (821) und zum Bereitstellen eines Operationsanzeigesatzes (811), eines ersten ausgewählten Datensatzes (812) und eines zweiten ausgewählten Datensatzes (813); und einen Rechner (830) zum Empfangen des Operationsanzeigesatzes (811); des ersten ausgewählten Datensatzes (812) und des zweiten ausgewählten Datensatzes (813), und zum Berechnen einer Summe/Differenz jedes Datenpaars, eines aus dem ersten ausgewählten Datensatz (812) und das andere aus dem zweiten ausgewählten Datensatz (813), basierend auf dem Operationsanzeigesatz (810), um die verarbeiteten Daten (711) zu erzeugen.
  13. Vorrichtung gemäß Anspruch 8, wobei der Vorverarbeitungsteil (710) weiter aufweist: einen Adressdaten-Umkehrteil (820) zum Bereitstellen eines umgekehrten Datensatzes (821) aus einem Block mit Originalpixeln (801, 301) mit umgekehrter Reihenfolge in der niedrigen Adresse; einen Daten-Auswahlteil (801) zum Empfangen der Originalpixel (801, 301) und des umgekehrten Datensatzes (821) und zum Bereitstellen eines Operationsanzeigesatzes (811), eines ersten ausgewählten Datensatzes (812) und eines zweiten ausgewählten Datensatzes (813); und einen Rechner (830) zum Empfangen des Operationsanzeigesatzes (811), des ersten ausgewählten Datensatzes (812) und des zweiten ausgewählten Datensatzes (813), und zum Berechnen einer Summe/Differenz jedes Datenpaars, eines aus dem ersten ausgewählten Datensatz (812) und das andere aus dem zweiten ausgewählten Datensatz (813), basierend auf dem Operationsanzeigesatz (811), um die verarbeiteten Daten (711) zu erzeugen.
  14. Vorrichtung gemäß Anspruch 1, wobei der Pixel-Rekonstruktionsteil (320) weiter eine oder mehrere hintereinandergeschaltete arithmetische Einheiten aufweist, die einen Eingangsanschluss und einen Ausgangsanschluss besitzen.
  15. Vorrichtung gemäß Anspruch 14, wobei der Eingangsanschluss von der ersten mehrstufigen arithmetischen Einheit mit dem Koeffizienten-Gewichtungsteil verschaltet ist.
  16. Vorrichtung gemäß Anspruch 14, wobei der Eingangsanschluss der m-ten (m > 1) mehrstufigen arithmetischen Einheit mit dem Ausgangsanschluss der (m – 1)-ten mehrstufigen Einheit verschaltet ist.
  17. Vorrichtung gemäß Anspruch 14, wobei der Ausgangsanschluss der letzten mehrstufigen arithmetischen Einheit die gefilterten Pixel bereitstellt.
  18. Vorrichtung gemäß Anspruch 8 oder Anspruch 14, wobei die n-te (n ≥ 1) mehrstufige arithmetischen Einheit (910) aufweist: eine Schiebevorrichtung (920) zum Schieben der Eingangsdaten (rn–1) um ein oder mehrere Bits, um einen Bit-verschobenen Datensatz (Sn) zu erzeugen; eine Daten-Auswahlvorrichtung (930) zum Empfangen der Eingangsdaten (rn–1) und des Bit-verschobenen Datensatzes (Sn) und Bereitstellen eines Operationsanzeigesatzes (opn), eines ersten ausgewählten Datensatzes und eines zweiten ausgewählten Datensatzes; und einen Rechner (940) zum Empfangen des Operationsanzeigesatzes (opn), des ersten ausgewählten Datensatzes und des zweiten ausgewählten Datensatzes, und zum Addieren/Subtrahieren von zwei der ausgewählten Datensätzen (d1nd2n), wobei basierend auf dem Operationsanzeigesatz (opn) einer aus dem ersten ausgewählten Datensatz und der andere aus dem zweiten ausgewählten Datensatz ausgewählt ist, und zum Bereitstellen der Ausgabe der mehrstufigen arithmetischen Einheit (rn).
  19. Vorrichtung zum Durchführen einer leistungsfähigen Bewegungskompensation für eine Abwärtswandlung eines digitalen Videoformates, wobei eine verallgemeinerte orthogonale Transformation verwendet wird, mit: einem Syntaxparser und einem Decodierteil mit variabler Länge (210) zum Decodieren eines Videobitstroms (201), der einem Ausgangsanschluss zum Bereitstellen decodierter Bewegungsparameter (211) besitzt; einem Bildzwischenspeicher (250) zum Speichern rekonstruierter niedrigaufgelöster Bilder und aufweisend einen Ausgangsanschluss zum Bereitstellen niedrigaufgelöster Bezugspixel (251); einem Interpolationsteil (220) zum Abbilden aus dem Bildzwischenspeicher (250) abgerufener niedrigaufgelöster Bezugspixel (251) auf einen hochaufgelösten Raum und zum Bereitstellen interpolierter Pixel (221) zur Verwendung in der inversen Bewegungskompensation; einem inversen Bewegungs-Kompensationsteil (230) zum Durchführen einer Halbpixel-Bewegungskompensation und aufweisend einen ersten Eingangsanschluss zum Empfangen der interpolierten Pixeln (221), einem zweiten Eingangsanschluss zum Empfangen decodierter Bewegungsparameter (211), die von dem Syntaxparser und dem Decodierteil (210) mit variabler Länge bereitgestellt wurden, und einem Ausgangsanschluss zum Bereitstellen hochaufgelöster bewegungskompensierter Pixel (231); und einem Dezimationsteil (240) zum Abbilden der hochaufgelösten bewegungskompensierten Pixel (231) auf einen niedrig aufgelösten Raum und zum Bereitstellen dezimierter Pixel (241), wobei zumindest einer von dem Interpolationsteil (220) und dem Dezimationsteil (240) eine Vorrichtung gemäß einem der vorhergehenden Ansprüche aufweist.
DE2000622282 1999-10-01 2000-09-27 Vorrichtung zur Bewegungskompensation für digitale Videoformat-Abwärtskonvertierung Expired - Lifetime DE60022282T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28137399 1999-10-01
JP28137399A JP2001103482A (ja) 1999-10-01 1999-10-01 直交変換を用いたデジタルビデオ・ダウンコンバータ用の動き補償装置

Publications (2)

Publication Number Publication Date
DE60022282D1 DE60022282D1 (de) 2005-10-06
DE60022282T2 true DE60022282T2 (de) 2006-06-29

Family

ID=17638233

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000622282 Expired - Lifetime DE60022282T2 (de) 1999-10-01 2000-09-27 Vorrichtung zur Bewegungskompensation für digitale Videoformat-Abwärtskonvertierung

Country Status (4)

Country Link
US (1) US6724822B1 (de)
EP (1) EP1089563B1 (de)
JP (1) JP2001103482A (de)
DE (1) DE60022282T2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0026846D0 (en) * 2000-11-03 2000-12-20 Clayton John C Motion compensation of images
US20050094899A1 (en) * 2003-10-29 2005-05-05 Changick Kim Adaptive image upscaling method and apparatus
US9326004B2 (en) * 2008-06-03 2016-04-26 Broadcom Corporation Reduced memory mode video decode
US20100226437A1 (en) * 2009-03-06 2010-09-09 Sony Corporation, A Japanese Corporation Reduced-resolution decoding of avc bit streams for transcoding or display at lower resolution
CN107222704B (zh) * 2017-06-21 2019-09-17 浙江大华技术股份有限公司 一种视频制式切换方法及装置
US11132296B1 (en) * 2018-07-12 2021-09-28 Xilinx, Inc. Linear interpolator of tabulated functions

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768159A (en) 1984-11-26 1988-08-30 Trw Inc. Squared-radix discrete Fourier transform
US5614952A (en) 1994-10-11 1997-03-25 Hitachi America, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
US5737019A (en) 1996-01-29 1998-04-07 Matsushita Electric Corporation Of America Method and apparatus for changing resolution by direct DCT mapping
JP3575508B2 (ja) 1996-03-04 2004-10-13 Ｋｄｄｉ株式会社 符号化動画像再生装置
JP2001506099A (ja) 1997-03-12 2001-05-08 松下電器産業株式会社 Ｈｄｔｖダウン変換システム
US6539120B1 (en) * 1997-03-12 2003-03-25 Matsushita Electric Industrial Co., Ltd. MPEG decoder providing multiple standard output signals
US6452969B1 (en) * 1998-09-28 2002-09-17 Thomson Licensing S.A. Transform domain inverse motion compensation having fractional pel accuracy
JP2000350207A (ja) 1999-06-08 2000-12-15 Matsushita Electric Ind Co Ltd 低解像度ビデオ復号化のための一般化直交変換方法および装置
US6456663B1 (en) * 2000-03-29 2002-09-24 Matsushita Electric Industrial Co., Ltd. DCT domain down conversion system that compensates for IDCT mismatch
JP3490045B2 (ja) * 2000-04-26 2004-01-26 Ｎｅｃマイクロシステム株式会社 ローノイズバッファ回路

Also Published As

Publication number Publication date
US6724822B1 (en) 2004-04-20
DE60022282D1 (de) 2005-10-06
JP2001103482A (ja) 2001-04-13
EP1089563A1 (de) 2001-04-04
EP1089563B1 (de) 2005-08-31

Similar Documents

Publication Publication Date Title
DE3854337T2 (de) Bewegungskompensierte Interpolation von digitalen Fernsehbildern.
DE69632622T2 (de) Universaler MPEG-Dekoder mit skalierbarer Bildgrösse
DE69428987T2 (de) Digital/Digital-Abtastratenumsetzer
DE69411470T2 (de) Methode und Vorrichtung zur Verbesserung der Schärfe einer einem kontinuierlichem Zoom unterworfenen Bildfolge
DE69525127T2 (de) Gerät und Verfahren zur Kodierung und Dekodierung von Bildern unter Verwendung einer Kantensynthese und einer Wavelet-Rücktransformation
DE69406306T2 (de) Verfahren zur bildskalierung und zum filtern mit diskreter cosinustransformation
DE69523703T2 (de) Videobildkomprimierung unter Verwendung einer hierarchischen Vektorquantisierung von gewichteten Wellenstückchen
DE69822060T2 (de) Aufwärtsabtasterfilter und halbbildelementgenerator für abwärtsumsetzungssystem für hochauflösungsfernsehen
DE69425847T2 (de) Rechner für die inverse diskrete Cosinus-Transformation
DE3788997T2 (de) Interpolation von Zeilen eines Videosignals.
DE69906031T2 (de) System und Verfahren zur massstäblichen Umformung von Bildern
DE3853554T2 (de) Bewegungsvektorabschätzung in Fernsehbildern.
DE69405740T2 (de) Verfahren und anordnung für bewegungskompensierende interpolation
DE3851718T2 (de) Fernsehnormwandler.
DE69031865T2 (de) Ein SIMD-Prozessor als digitales Filter
DE69708841T2 (de) Abtastratenumwandlung
DE69323948T2 (de) Bilddekodierer
DE69221840T2 (de) Abtastratenwandlungsschaltung für Bilddaten
DE10129926A1 (de) Abtastratenwandlungsapparat und Verfahren dazu
DE2617884A1 (de) Normwandler fuer fernsehsignale
DE69419167T2 (de) Digitale vorrichtung zur änderung der grösse eines bildes und verwendungsmethode desgleichen
DE2629326B2 (de) Verfahren zur reduktion des numerischen bzw. digitalen uebertragungsdurchsatzes bei der uebertragung von videosignalen
DE68905214T2 (de) Einrichtung zur kodierung von signalen, die eine folge von bildern darstellen und uebertragungssystem von fernsehbildern mit hoher aufloesung mit einer solchen einrichtung.
DE60022282T2 (de) Vorrichtung zur Bewegungskompensation für digitale Videoformat-Abwärtskonvertierung
DE19518891C2 (de) Verfahren und Vorrichtung zur Durchführung einer programmierbaren Videotransformation

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP