JP2001103482A - 直交変換を用いたデジタルビデオ・ダウンコンバータ用の動き補償装置 - Google Patents
直交変換を用いたデジタルビデオ・ダウンコンバータ用の動き補償装置Info
- Publication number
- JP2001103482A JP2001103482A JP28137399A JP28137399A JP2001103482A JP 2001103482 A JP2001103482 A JP 2001103482A JP 28137399 A JP28137399 A JP 28137399A JP 28137399 A JP28137399 A JP 28137399A JP 2001103482 A JP2001103482 A JP 2001103482A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- coefficient
- output terminal
- input terminal
- data set
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/48—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using compressed domain processing techniques other than decoding, e.g. modification of transform coefficients, variable length coding [VLC] data or run-length data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
- H04N7/0137—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes dependent on presence/absence of motion, e.g. of motion zones
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Television Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【課題】 デジタルビデオフォーマットダウンコンバー
ジョン用の効率的な動き補償装置を提供する。 【解決手段】 本発明の装置は、補間およびデシメーシ
ョンフィルターが効率的な計算構造を用いて実行される
ことを特徴とする。計算構造は、周波数成分計算手段、
係数重み手段、および画素再構成手段を含む。補間フィ
ルター処理とデシメーションフィルター処理の両方に関
する簡単な構造が、発明されている。これにより、シフ
ト演算および加算／減算の演算が劇的に減り、デジタル
ビデオシステムのビデオフォーマットダウンコンバージ
ョンのＬＳＩ化が容易となる。
ジョン用の効率的な動き補償装置を提供する。 【解決手段】 本発明の装置は、補間およびデシメーシ
ョンフィルターが効率的な計算構造を用いて実行される
ことを特徴とする。計算構造は、周波数成分計算手段、
係数重み手段、および画素再構成手段を含む。補間フィ
ルター処理とデシメーションフィルター処理の両方に関
する簡単な構造が、発明されている。これにより、シフ
ト演算および加算／減算の演算が劇的に減り、デジタル
ビデオシステムのビデオフォーマットダウンコンバージ
ョンのＬＳＩ化が容易となる。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタルビデオデ
コーダーにおいて使用するためのデジタルビデオフォー
マットダウンコンバージョン装置に適用できる。本発明
の典型的な応用例は、ＨＤＴＶ復号化、ビデオ会議、ピ
クチャー−イン−ピクチャーシステム(picture-in-pict
ure system)を含む。
コーダーにおいて使用するためのデジタルビデオフォー
マットダウンコンバージョン装置に適用できる。本発明
の典型的な応用例は、ＨＤＴＶ復号化、ビデオ会議、ピ
クチャー−イン−ピクチャーシステム(picture-in-pict
ure system)を含む。
【０００２】
【従来の技術】低解像度デジタルビデオデコーダーは、
最近学問や産業においてかなり注目を集めている。デジ
タルビデオ復号化システムにおいて、フォーマットダウ
ンコンバージョンは、復号化されたフル解像度ビデオシ
ーケンスをデシメーションすることによって達成するこ
とが可能である。本発明を使用することによって、優れ
た品質を有する再構成したビデオを得ることは可能であ
る。しかしながら、復号化されたビデオシーケンスのデ
シメーションは、フル解像度ビデオ復号化を複雑にす
る。計算量、メモリーの大きさ、およびこのアプローチ
によって影響を受けるメモリー帯域幅とクロックレート
のようなその他の制約を減らすために、例えば復号化ル
ープ内で、イメージデシメーションを復号器の早期の段
階において実現しなければならない。
最近学問や産業においてかなり注目を集めている。デジ
タルビデオ復号化システムにおいて、フォーマットダウ
ンコンバージョンは、復号化されたフル解像度ビデオシ
ーケンスをデシメーションすることによって達成するこ
とが可能である。本発明を使用することによって、優れ
た品質を有する再構成したビデオを得ることは可能であ
る。しかしながら、復号化されたビデオシーケンスのデ
シメーションは、フル解像度ビデオ復号化を複雑にす
る。計算量、メモリーの大きさ、およびこのアプローチ
によって影響を受けるメモリー帯域幅とクロックレート
のようなその他の制約を減らすために、例えば復号化ル
ープ内で、イメージデシメーションを復号器の早期の段
階において実現しなければならない。
【０００３】デジタルビデオフォーマットダウンコンバ
ージョン用の効果的な方法は、最近発明された（松下電
器産業株式会社出願の特願平１１−１６０８７６の明細
書「低解像度ビデオ復号化のための一般化直交変換方
法」参照）。図１は、ビデオフォーマットダウンコンバ
ージョン方法のブロック図を示す。システムの操作と直
交核の詳細は、上記記載の特許明細書において議論され
ている。この構造において、フレームバッファーにおい
て格納される低解像度画素は、直交変換基底関数を使用
して補間およびデシメーションが行われる。それはフル
解像度の動き補償の前でも後でも可能である。補間フィ
ルターおよびデシメーションフィルターは、誤差伝搬を
制御することにおいて非常に重要な役割を果たしてい
る。誤差伝搬は、デジタルビデオのフォーマットダウン
コンバージョンシステムの画像デシメーションによって
もたらされる。図１において図示されているデジタルビ
デオのフォーマットダウンコンバージョンシステムにお
いて、これらのフィルターは、複数の直交変換核を用い
て得られる。８：３のデシメーション比を有するビデオ
ダウンコンバージョンのために使用される直交変換核に
ついての一例は、図２において表されている。これらの
核に基づく補間およびデシメーションフィルタリング操
作の直接的な計算構造は、図３において示されている。
核の係数は簡単なので、システムの補間は従来のデジタ
ルフォーマットダウンコンバージョン方法と比べて比較
的容易である。シミュレーション結果は、この方法が誤
差伝搬制御においても非常に効果的であることを示して
いる。
ージョン用の効果的な方法は、最近発明された（松下電
器産業株式会社出願の特願平１１−１６０８７６の明細
書「低解像度ビデオ復号化のための一般化直交変換方
法」参照）。図１は、ビデオフォーマットダウンコンバ
ージョン方法のブロック図を示す。システムの操作と直
交核の詳細は、上記記載の特許明細書において議論され
ている。この構造において、フレームバッファーにおい
て格納される低解像度画素は、直交変換基底関数を使用
して補間およびデシメーションが行われる。それはフル
解像度の動き補償の前でも後でも可能である。補間フィ
ルターおよびデシメーションフィルターは、誤差伝搬を
制御することにおいて非常に重要な役割を果たしてい
る。誤差伝搬は、デジタルビデオのフォーマットダウン
コンバージョンシステムの画像デシメーションによって
もたらされる。図１において図示されているデジタルビ
デオのフォーマットダウンコンバージョンシステムにお
いて、これらのフィルターは、複数の直交変換核を用い
て得られる。８：３のデシメーション比を有するビデオ
ダウンコンバージョンのために使用される直交変換核に
ついての一例は、図２において表されている。これらの
核に基づく補間およびデシメーションフィルタリング操
作の直接的な計算構造は、図３において示されている。
核の係数は簡単なので、システムの補間は従来のデジタ
ルフォーマットダウンコンバージョン方法と比べて比較
的容易である。シミュレーション結果は、この方法が誤
差伝搬制御においても非常に効果的であることを示して
いる。
【０００４】
【発明が解決しようとする課題】先行技術において開示
されている直交変換を用いるデジタルビデオフォーマッ
トダウンコンバージョン方法によって、高品質のダウン
コンバートされたビデオが作成される。変換核は簡単な
係数で構成されているが、直交変換の効率的な計算のた
めにより効果的な計算方法は、システムがＨＤＴＶ復号
化のような高速ビットレートビデオ復号化を処理するた
めに依然として必要とされている。本発明によって解決
される問題は、補間およびデシメーションフィルタリン
グ処理用の効率的な計算構造を確立して、先行技術にお
いて開示されているデジタルビデオフォーマットダウン
コンバージョンシステム用の効率的な動き補償を行うこ
とである。
されている直交変換を用いるデジタルビデオフォーマッ
トダウンコンバージョン方法によって、高品質のダウン
コンバートされたビデオが作成される。変換核は簡単な
係数で構成されているが、直交変換の効率的な計算のた
めにより効果的な計算方法は、システムがＨＤＴＶ復号
化のような高速ビットレートビデオ復号化を処理するた
めに依然として必要とされている。本発明によって解決
される問題は、補間およびデシメーションフィルタリン
グ処理用の効率的な計算構造を確立して、先行技術にお
いて開示されているデジタルビデオフォーマットダウン
コンバージョンシステム用の効率的な動き補償を行うこ
とである。
【０００５】
【課題を解決するための手段】上記記載の問題を解決す
るために、デジタルビデオフォーマットダウンコンバー
ジョンシステムによって使用される補間およびデシメー
ションフィルターを実行するための効率的な計算構造が
発明されている。この計算構造は、３つの装置、すなわ
ち周波数成分計算手段と、係数重み手段と、画素再構成
手段とを含む。先行技術において開示されている直交変
換核の直接実行と比較して、これは必要とされる計算操
作が少ない。
るために、デジタルビデオフォーマットダウンコンバー
ジョンシステムによって使用される補間およびデシメー
ションフィルターを実行するための効率的な計算構造が
発明されている。この計算構造は、３つの装置、すなわ
ち周波数成分計算手段と、係数重み手段と、画素再構成
手段とを含む。先行技術において開示されている直交変
換核の直接実行と比較して、これは必要とされる計算操
作が少ない。
【０００６】前記周波数成分計算手段は、入力を周波数
ドメインに変換して変換係数を生成するために使用され
る。係数重み手段は、変換係数を受け取り、重みつき変
換係数を生成するために使用される。重みつき変換係数
は、最終的に空間ドメインに変換されて、原画素と異な
る解像度を有する、フィルターをかけられた画素にな
る。
ドメインに変換して変換係数を生成するために使用され
る。係数重み手段は、変換係数を受け取り、重みつき変
換係数を生成するために使用される。重みつき変換係数
は、最終的に空間ドメインに変換されて、原画素と異な
る解像度を有する、フィルターをかけられた画素にな
る。
【０００７】補間およびデシメーションフィルター処理
に関する前記計算構造の実施について、ここで説明す
る。原画素は、前記周波数成分計算手段によって、周波
数ドメインに変換されて、変換係数になる。前記変換係
数は、前記係数重み手段によって所定の定数を掛けられ
て、重みつき変換係数になる。重みつき変換係数は、前
記画素再構成手段によって周波数ドメインから空間ドメ
インへ変換されて、前記原画素と異なる解像度を有す
る、フィルターをかけられた画素になる。
に関する前記計算構造の実施について、ここで説明す
る。原画素は、前記周波数成分計算手段によって、周波
数ドメインに変換されて、変換係数になる。前記変換係
数は、前記係数重み手段によって所定の定数を掛けられ
て、重みつき変換係数になる。重みつき変換係数は、前
記画素再構成手段によって周波数ドメインから空間ドメ
インへ変換されて、前記原画素と異なる解像度を有す
る、フィルターをかけられた画素になる。
【０００８】前記周波数成分計算手段の演算について、
ここで説明する。１ブロックの原画素の反転されたシー
ケンスは、上部／下部アドレスの順番が逆になった状態
で生成される。１組の選択画素シーケンスは、画素選択
手段によって前記画素シーケンス、前記反転されたシー
ケンス、前記変換係数および前記ビットシフトされた係
数シーケンスから選択される。演算指示シーケンスは、
前記画素選択手段によって生成されて、加算または減算
の演算を指示する。１組の選択された前記画素シーケン
スの和または差は、前記演算指示シーケンスに基づいて
計算されて、前記変換係数になる。それぞれの変換係数
は、１ビットまたは複数ビットだけシフトされて、前記
ビットシフトされた係数シーケンスになる。
ここで説明する。１ブロックの原画素の反転されたシー
ケンスは、上部／下部アドレスの順番が逆になった状態
で生成される。１組の選択画素シーケンスは、画素選択
手段によって前記画素シーケンス、前記反転されたシー
ケンス、前記変換係数および前記ビットシフトされた係
数シーケンスから選択される。演算指示シーケンスは、
前記画素選択手段によって生成されて、加算または減算
の演算を指示する。１組の選択された前記画素シーケン
スの和または差は、前記演算指示シーケンスに基づいて
計算されて、前記変換係数になる。それぞれの変換係数
は、１ビットまたは複数ビットだけシフトされて、前記
ビットシフトされた係数シーケンスになる。
【０００９】前記周波数成分計算手段は、ここに記載さ
れるその他の方法を使用して実行することもできる。デ
ータアドレス反転手段は、上部／下部アドレスの順番が
逆になっている、１ブロックの前記原画素の反転された
データセットを提供する。データ選択手段は、前記原画
素および前記反転されたデータセットを受け取って、演
算指示セットおよび２つの選択データセットを提供す
る。加算器／減算器は、それぞれの組の前記選択された
データの和／差を計算して処理済みデータを生成する。
１つまたは複数の縦続(cascaded)演算装置は、前記処理
済みデータを受け取りさらに代数的に処理して、前記変
換係数を提供する。
れるその他の方法を使用して実行することもできる。デ
ータアドレス反転手段は、上部／下部アドレスの順番が
逆になっている、１ブロックの前記原画素の反転された
データセットを提供する。データ選択手段は、前記原画
素および前記反転されたデータセットを受け取って、演
算指示セットおよび２つの選択データセットを提供す
る。加算器／減算器は、それぞれの組の前記選択された
データの和／差を計算して処理済みデータを生成する。
１つまたは複数の縦続(cascaded)演算装置は、前記処理
済みデータを受け取りさらに代数的に処理して、前記変
換係数を提供する。
【００１０】前記係数重み手段の演算について、ここで
説明する。それぞれの変換係数は、前記係数メモリーに
格納されている前記所定の定数値を掛けられる。前記乗
算手段の出力または前記変換係数は、係数バイパス制御
信号に基づいて切り換えられて、前記重みつき変換係数
になる。前記係数バイパス制御信号は、デジタルビデオ
のフォーマットダウンコンバージョン用に使用される変
換核に基づいて決定される。
説明する。それぞれの変換係数は、前記係数メモリーに
格納されている前記所定の定数値を掛けられる。前記乗
算手段の出力または前記変換係数は、係数バイパス制御
信号に基づいて切り換えられて、前記重みつき変換係数
になる。前記係数バイパス制御信号は、デジタルビデオ
のフォーマットダウンコンバージョン用に使用される変
換核に基づいて決定される。
【００１１】前記画素再構成手段の演算について、ここ
で説明する。前記重みつき変換係数は、１ビットまたは
複数ビットだけシフトされて、ビットシフトされたベク
トルになる。１組の選択係数ベクトルは、係数選択手段
によって、前記係数ベクトル、前記ビットシフトされた
ベクトル、フィルターをかけられた画素および反転され
た画素ベクトルから選択される。演算指示ベクトルは前
記係数選択手段によって生成されて、加算または減算の
演算を指示する。１組の前記係数サンプルの和または差
は、前記演算指示ベクトルに基づいて計算されて、前記
フィルターをかけられた画素になる。１ブロックのフィ
ルターをかけられた係数の反転された画素ベクトルは、
アドレス反転手段によって上部／下部アドレスの順番が
逆になった状態で生成される。
で説明する。前記重みつき変換係数は、１ビットまたは
複数ビットだけシフトされて、ビットシフトされたベク
トルになる。１組の選択係数ベクトルは、係数選択手段
によって、前記係数ベクトル、前記ビットシフトされた
ベクトル、フィルターをかけられた画素および反転され
た画素ベクトルから選択される。演算指示ベクトルは前
記係数選択手段によって生成されて、加算または減算の
演算を指示する。１組の前記係数サンプルの和または差
は、前記演算指示ベクトルに基づいて計算されて、前記
フィルターをかけられた画素になる。１ブロックのフィ
ルターをかけられた係数の反転された画素ベクトルは、
アドレス反転手段によって上部／下部アドレスの順番が
逆になった状態で生成される。
【００１２】前記画素再構成手段は、１つまたは複数の
縦続演算装置を用いて得られることも可能である。前記
周波数成分計算手段および画素再構成手段のために使用
される演算手段の演算について、ここで説明する。シフ
ターは、１ビットまたは複数ビットだけ入力データをシ
フトして、ビットシフトされたデータセットを生成す
る。データセレクターは、前記入力データと前記ビット
シフトされたデータセットを受けとって、演算指示セッ
トと２つの選択されたデータセットを提供する。加算器
／減算器は、２つの選択されたデータセットを前記演算
指示に基づいて加算／減算する。
縦続演算装置を用いて得られることも可能である。前記
周波数成分計算手段および画素再構成手段のために使用
される演算手段の演算について、ここで説明する。シフ
ターは、１ビットまたは複数ビットだけ入力データをシ
フトして、ビットシフトされたデータセットを生成す
る。データセレクターは、前記入力データと前記ビット
シフトされたデータセットを受けとって、演算指示セッ
トと２つの選択されたデータセットを提供する。加算器
／減算器は、２つの選択されたデータセットを前記演算
指示に基づいて加算／減算する。
【００１３】前記周波数成分計算手段の入力端子は、フ
レームバッファーの出力端子と接続され、前記画素再構
成手段の出力端子は、補間された画素を動き補償手段に
提供することも可能である。
レームバッファーの出力端子と接続され、前記画素再構
成手段の出力端子は、補間された画素を動き補償手段に
提供することも可能である。
【００１４】また前記周波数成分計算手段の入力端子
は、動き補償手段の出力端子と接続され、前記画素再構
成手段の出力端子は、デシメーションされた画素を加算
手段に提供することも可能である。
は、動き補償手段の出力端子と接続され、前記画素再構
成手段の出力端子は、デシメーションされた画素を加算
手段に提供することも可能である。
【００１５】
【発明の実施の形態】図４において図示されている実施
の形態は、デジタルビデオフォーマットダウンコンバー
ジョン用の効率的な動き補償装置のブロック図を説明し
ている。システムは、シンタックスパーサー・可変長復
号化手段２１０、補間手段２２０、逆動き補償手段２３
０、デシメーション手段２４０、およびフレームバッフ
ァー２５０を含む。補間手段２２０は、逆動き補償手段
２３０の前に使用され、デシメーション手段２４０は、
逆動き補償手段２３０の後に使用される。
の形態は、デジタルビデオフォーマットダウンコンバー
ジョン用の効率的な動き補償装置のブロック図を説明し
ている。システムは、シンタックスパーサー・可変長復
号化手段２１０、補間手段２２０、逆動き補償手段２３
０、デシメーション手段２４０、およびフレームバッフ
ァー２５０を含む。補間手段２２０は、逆動き補償手段
２３０の前に使用され、デシメーション手段２４０は、
逆動き補償手段２３０の後に使用される。
【００１６】ビデオビットストリーム２０１は、最初に
シンタックスパーサー・可変長復号化手段２１０によっ
て復号化されて、復号化された動きパラメーター２１１
を得る。フレームバッファー２５０は、低解像度ビデオ
画像を格納する。低解像度参照画素２５１は補間手段２
２０によってフレームバッファー２５０から引き出さ
れ、逆動き補償手段２３０用の補間された画素２２１を
生成するために補間される。逆動き補償手段２３０は、
補間された画素２２１と復号化された動きパラメーター
２１１とに基づいてハーフ画素(half-pel)動き補償を実
行して、動き補償された画素２３１を得る。動き補償さ
れた画素２３１は、次にデシメーション手段２４０によ
ってデシメーションされて、デシメーションされた画素
２４１になる。
シンタックスパーサー・可変長復号化手段２１０によっ
て復号化されて、復号化された動きパラメーター２１１
を得る。フレームバッファー２５０は、低解像度ビデオ
画像を格納する。低解像度参照画素２５１は補間手段２
２０によってフレームバッファー２５０から引き出さ
れ、逆動き補償手段２３０用の補間された画素２２１を
生成するために補間される。逆動き補償手段２３０は、
補間された画素２２１と復号化された動きパラメーター
２１１とに基づいてハーフ画素(half-pel)動き補償を実
行して、動き補償された画素２３１を得る。動き補償さ
れた画素２３１は、次にデシメーション手段２４０によ
ってデシメーションされて、デシメーションされた画素
２４１になる。
【００１７】本実施の形態の利点は、補間およびデシメ
ーション手段の導入によって、ダウンコンバージョンさ
れたビデオ用の逆動き補償の正確さを改良できることで
ある。それぞれのビデオフレームのフォーマットダウン
コンバージョン処理は誤差をもたらすので、復号化誤差
伝搬を制御することは極めて重要である。適切に設計さ
れた補間およびデシメーション手段は、それぞれの復号
化されたフレームの誤差を最小にするための効率的な誤
差制御エンジンである。
ーション手段の導入によって、ダウンコンバージョンさ
れたビデオ用の逆動き補償の正確さを改良できることで
ある。それぞれのビデオフレームのフォーマットダウン
コンバージョン処理は誤差をもたらすので、復号化誤差
伝搬を制御することは極めて重要である。適切に設計さ
れた補間およびデシメーション手段は、それぞれの復号
化されたフレームの誤差を最小にするための効率的な誤
差制御エンジンである。
【００１８】図５において図示されている他の実施の形
態は、図４において説明されている補間およびデシメー
ション手段において使用されている方法を説明してい
る。図５に関する実施の形態には、３つの構成要素、す
なわち、周波数成分計算手段３００、係数重み手段３１
０、および画素再構成手段３２０が含まれる。
態は、図４において説明されている補間およびデシメー
ション手段において使用されている方法を説明してい
る。図５に関する実施の形態には、３つの構成要素、す
なわち、周波数成分計算手段３００、係数重み手段３１
０、および画素再構成手段３２０が含まれる。
【００１９】本実施の形態の演算について、ここで説明
する。フレームバッファー２５０から引き出される原画
素３０１は、周波数成分計算手段３００によって変換係
数３０２に変換される。変換係数３０２は、係数重み手
段３１０を用いて所定の値を掛けられて、重みつき変換
係数３１１になる。重みつき変換係数３１１は、画素再
構成手段３２０によって空間ドメインに変換されて、原
画素３０１と異なる解像度を有する、フィルターをかけ
られた画素３２１になる。
する。フレームバッファー２５０から引き出される原画
素３０１は、周波数成分計算手段３００によって変換係
数３０２に変換される。変換係数３０２は、係数重み手
段３１０を用いて所定の値を掛けられて、重みつき変換
係数３１１になる。重みつき変換係数３１１は、画素再
構成手段３２０によって空間ドメインに変換されて、原
画素３０１と異なる解像度を有する、フィルターをかけ
られた画素３２１になる。
【００２０】図６において図示されている別の実施の形
態は、図５において表されている周波数成分計算手段３
００の実施について説明している。この装置は、アドレ
ス反転手段４００、画素選択手段４１０、加算器／減算
器４２０、およびビットシフト手段４３０を含む。
態は、図５において表されている周波数成分計算手段３
００の実施について説明している。この装置は、アドレ
ス反転手段４００、画素選択手段４１０、加算器／減算
器４２０、およびビットシフト手段４３０を含む。
【００２１】本実施の形態の演算について、ここで説明
する。１ブロックの原画素４０１の反転されたシーケン
ス４０２は、アドレス反転手段４００によって上部／下
部アドレスの順番が逆になった状態で生成される。１組
の選択画素シーケンス４１２、４１３は、画素選択手段
４１０によって、原画素４０１、反転されたシーケンス
４０２、変換係数４２１、およびビットシフトされた係
数シーケンス４３１から選択される。演算指示シーケン
ス４１１も、画素選択手段４１０によって生成されて、
加算または減算の演算を指示する。１組の選択された画
素シーケンス４１２、４１３の和または差は、演算指示
シーケンス４１１に基づいて計算されて、変換係数４２
１になる。それぞれの変換係数４２１は、ビットシフト
手段４３０によって１ビットまたは複数ビットだけシフ
トされて、ビットシフトされた係数シーケンス４３１に
なる。
する。１ブロックの原画素４０１の反転されたシーケン
ス４０２は、アドレス反転手段４００によって上部／下
部アドレスの順番が逆になった状態で生成される。１組
の選択画素シーケンス４１２、４１３は、画素選択手段
４１０によって、原画素４０１、反転されたシーケンス
４０２、変換係数４２１、およびビットシフトされた係
数シーケンス４３１から選択される。演算指示シーケン
ス４１１も、画素選択手段４１０によって生成されて、
加算または減算の演算を指示する。１組の選択された画
素シーケンス４１２、４１３の和または差は、演算指示
シーケンス４１１に基づいて計算されて、変換係数４２
１になる。それぞれの変換係数４２１は、ビットシフト
手段４３０によって１ビットまたは複数ビットだけシフ
トされて、ビットシフトされた係数シーケンス４３１に
なる。
【００２２】図７において図示されているその他の実施
の形態は、図５において図示されている係数重み手段３
１０の詳細について説明している。この装置は、係数メ
モリー５００、乗算手段５１０、およびマルチプレクサ
ー５２０を含む。
の形態は、図５において図示されている係数重み手段３
１０の詳細について説明している。この装置は、係数メ
モリー５００、乗算手段５１０、およびマルチプレクサ
ー５２０を含む。
【００２３】本実施の形態の演算について、ここで説明
する。それぞれの変換係数５１１は、係数メモリー５０
０において格納される所定の定数値の１つを掛けられ
る。乗算手段５１０の出力と変換係数５１１は、係数バ
イパス制御信号５２２を用いて乗算されることによっ
て、重みつき変換係数５２１を提供する。係数バイパス
制御信号は、デジタルビデオのフォーマットダウンコン
バージョンシステム用に使用される変換核に基づいて決
定される。
する。それぞれの変換係数５１１は、係数メモリー５０
０において格納される所定の定数値の１つを掛けられ
る。乗算手段５１０の出力と変換係数５１１は、係数バ
イパス制御信号５２２を用いて乗算されることによっ
て、重みつき変換係数５２１を提供する。係数バイパス
制御信号は、デジタルビデオのフォーマットダウンコン
バージョンシステム用に使用される変換核に基づいて決
定される。
【００２４】図８において図示されるその他の実施の形
態は、図５において図示される画素再構成手段３２０の
詳細を説明している。この装置は、ビットシフト手段６
００、係数選択手段６１０、加算器／減算器６２０、お
よびアドレス反転手段６３０を含む。
態は、図５において図示される画素再構成手段３２０の
詳細を説明している。この装置は、ビットシフト手段６
００、係数選択手段６１０、加算器／減算器６２０、お
よびアドレス反転手段６３０を含む。
【００２５】本実施の形態の演算について、ここで説明
する。重みつき変換係数６０１は、ビットシフト手段６
００によって１ビットまたは複数ビットだけシフトされ
て、ビットシフトされたベクトル６０２になる。１組の
選択係数ベクトル６１２、６１３は、信号選択手段６１
０によって、重みつき変換係数６０１、ビットシフトさ
れたベクトル６０２、フィルターをかけられた画素６２
１から選択される。演算指示ベクトル６１１も、係数選
択手段６１０によって生成されて、加算または減算の演
算を指示する。選択された係数ベクトル６１２、６１３
の和または差は、演算指示ベクトル６１１に基づいて計
算されて、フィルターをかけられた画素６２１になる。
する。重みつき変換係数６０１は、ビットシフト手段６
００によって１ビットまたは複数ビットだけシフトされ
て、ビットシフトされたベクトル６０２になる。１組の
選択係数ベクトル６１２、６１３は、信号選択手段６１
０によって、重みつき変換係数６０１、ビットシフトさ
れたベクトル６０２、フィルターをかけられた画素６２
１から選択される。演算指示ベクトル６１１も、係数選
択手段６１０によって生成されて、加算または減算の演
算を指示する。選択された係数ベクトル６１２、６１３
の和または差は、演算指示ベクトル６１１に基づいて計
算されて、フィルターをかけられた画素６２１になる。
【００２６】図５から図８において図示されている実施
の形態の直接の効果は、イメージの補間およびデシメー
ション装置が、一般化直交変換の特性にしたがって導出
される効率的な計算構造を用いて得られることが可能な
ことである。直交変換に基づいて導出される補間フィル
ター処理およびデシメーションフィルター処理の両方の
ために、同じ装置を使用することができる。直接の計算
結果は、同じ回路を用いてさらに処理するために信号選
択手段にフィードバックされる。したがって、図５から
図８において図示されている実施の形態のその他の効果
は、デジタルビデオのフォーマットダウンコンバージョ
ンシステム用に必要とされる回路のスケールを減らすこ
とが可能なことである。
の形態の直接の効果は、イメージの補間およびデシメー
ション装置が、一般化直交変換の特性にしたがって導出
される効率的な計算構造を用いて得られることが可能な
ことである。直交変換に基づいて導出される補間フィル
ター処理およびデシメーションフィルター処理の両方の
ために、同じ装置を使用することができる。直接の計算
結果は、同じ回路を用いてさらに処理するために信号選
択手段にフィードバックされる。したがって、図５から
図８において図示されている実施の形態のその他の効果
は、デジタルビデオのフォーマットダウンコンバージョ
ンシステム用に必要とされる回路のスケールを減らすこ
とが可能なことである。
【００２７】図９において図示されている実施の形態
は、補間およびデシメーションフィルター処理を実行す
るためのその他の装置を説明している。この装置は、予
備処理手段７１０、２セットの縦続演算装置７２０、７
４０、および係数重み手段７３０を含む。
は、補間およびデシメーションフィルター処理を実行す
るためのその他の装置を説明している。この装置は、予
備処理手段７１０、２セットの縦続演算装置７２０、７
４０、および係数重み手段７３０を含む。
【００２８】本実施の形態の演算について、ここで説明
する。原画素７０１は、予備処理手段７１０によって処
理されて、処理済みデータ７１１になる。処理済みデー
タ７１１は、１セットの縦続演算装置７２０によってさ
らに処理されて、図５において図示されている変換係数
３０２と同一の変換係数７２１になる。係数重み手段７
３０は、変換係数７２１に関して図５に示されている実
施の形態において記載されている同じ演算を実行し、重
みつき変換係数７３１を生成する。別の縦続演算装置の
セットは、重みつき変換係数７３１を受けとって、それ
らを処理してフィルターをかけられた画素７４１を生成
する。
する。原画素７０１は、予備処理手段７１０によって処
理されて、処理済みデータ７１１になる。処理済みデー
タ７１１は、１セットの縦続演算装置７２０によってさ
らに処理されて、図５において図示されている変換係数
３０２と同一の変換係数７２１になる。係数重み手段７
３０は、変換係数７２１に関して図５に示されている実
施の形態において記載されている同じ演算を実行し、重
みつき変換係数７３１を生成する。別の縦続演算装置の
セットは、重みつき変換係数７３１を受けとって、それ
らを処理してフィルターをかけられた画素７４１を生成
する。
【００２９】図１０において図示されている実施の形態
は、図９で説明されている実施の形態において使用され
る予備処理手段の詳細について説明している。この手段
は、データセレクター８１０、データアドレス反転手段
８２０、および加算器／減算器８３０を含む。
は、図９で説明されている実施の形態において使用され
る予備処理手段の詳細について説明している。この手段
は、データセレクター８１０、データアドレス反転手段
８２０、および加算器／減算器８３０を含む。
【００３０】本実施の形態の演算について、ここで説明
する。１ブロックの原画素８０１の反転されたデータセ
ット８２１は、データアドレス反転手段８２０によって
上部／下部アドレスの順番が逆になった状態で生成され
る。データセレクター８１０は、原画素８０１および反
転されたデータセット８２１から１組のデータ８１２、
８１３を選択し、演算指示データ８１１を生成する。演
算指示データ８１１は、加算演算を示す１つの値と、減
算演算を示す別の値とを有する２進データである。加算
器／減算器８３０は、選択された１組のデータ８１２、
８１３の和／差を演算指示データ８１１に基づいて計算
して、処理済みデータ８３１を生成する。
する。１ブロックの原画素８０１の反転されたデータセ
ット８２１は、データアドレス反転手段８２０によって
上部／下部アドレスの順番が逆になった状態で生成され
る。データセレクター８１０は、原画素８０１および反
転されたデータセット８２１から１組のデータ８１２、
８１３を選択し、演算指示データ８１１を生成する。演
算指示データ８１１は、加算演算を示す１つの値と、減
算演算を示す別の値とを有する２進データである。加算
器／減算器８３０は、選択された１組のデータ８１２、
８１３の和／差を演算指示データ８１１に基づいて計算
して、処理済みデータ８３１を生成する。
【００３１】図１１において図示されている別の実施の
形態は、縦続演算装置の詳細について説明している。演
算装置１９００から演算装置Ｎ９１０（Ｎ≧１）まで
は、縦続的に互いに接続される。Ｎ番目の演算装置９１
０は、シフター９２０、データセレクター９３０、およ
び加算器／減算器９４０を含む。
形態は、縦続演算装置の詳細について説明している。演
算装置１９００から演算装置Ｎ９１０（Ｎ≧１）まで
は、縦続的に互いに接続される。Ｎ番目の演算装置９１
０は、シフター９２０、データセレクター９３０、およ
び加算器／減算器９４０を含む。
【００３２】Ｎ番目（Ｎ≧１）の演算装置９１０の演算
について、ここで説明する。（Ｎ−１）番目の演算装置
の出力（またはＮ＝１ならば、予備処理手段７１０の出
力）である入力ｒN-1は、シフター９２０によって１ビ
ットまたは複数ビットだけシフトされて、ビットシフト
されたデータＳNになる。データセレクター９３０は、
ｒN-1およびＳNから、１組のデータ（ｄ1Nおよびｄ2N）
と演算指示データｏｐ Nとを選択する。演算指示データ
ｏｐNは、加算演算を示す１つの値と、減算演算を示す
別の値とを有する２進データである。加算器／減算器９
４０は、ｏｐNの値に基づいてｄ1Nおよびｄ2Nの和／差
を計算して、Ｎ番目の演算装置９１０の出力ｒNを生成
する。
について、ここで説明する。（Ｎ−１）番目の演算装置
の出力（またはＮ＝１ならば、予備処理手段７１０の出
力）である入力ｒN-1は、シフター９２０によって１ビ
ットまたは複数ビットだけシフトされて、ビットシフト
されたデータＳNになる。データセレクター９３０は、
ｒN-1およびＳNから、１組のデータ（ｄ1Nおよびｄ2N）
と演算指示データｏｐ Nとを選択する。演算指示データ
ｏｐNは、加算演算を示す１つの値と、減算演算を示す
別の値とを有する２進データである。加算器／減算器９
４０は、ｏｐNの値に基づいてｄ1Nおよびｄ2Nの和／差
を計算して、Ｎ番目の演算装置９１０の出力ｒNを生成
する。
【００３３】図９から図１１において図示されている実
施の形態の利点は、補間フィルター処理およびデシメー
ションフィルター処理を実行する別の方法を提供するこ
とである。直交変換に基づいて導出される補間フィルタ
ー処理およびデシメーションフィルター処理の両方のた
めに、図５から図８において図示されている実施の形態
と同種の構造を使用することができる。しかしながら、
それぞれの実施の形態においてフィードバックループが
ない。さらに、ハードウェアにもっと費用をかけること
によって、補間およびデシメーション回路によってもた
らされる待ち時間を、最小限にすることが可能である。
図９から図１１に図示されている実施の形態において記
載されている装置に基づいて作成される計算構造は、本
明細書の図２において開示されている直交変換核を用い
るビデオダウンコンバージョンのために、図１２におい
て説明されている。先行技術（図３参照）において開示
されている直交変換を用いて得られる補間フィルターお
よびデシメーションフィルターの直接の実行と比較し
て、シフト演算および加算演算の数は、それぞれ４６
％、２１％だけ減らすことができる。
施の形態の利点は、補間フィルター処理およびデシメー
ションフィルター処理を実行する別の方法を提供するこ
とである。直交変換に基づいて導出される補間フィルタ
ー処理およびデシメーションフィルター処理の両方のた
めに、図５から図８において図示されている実施の形態
と同種の構造を使用することができる。しかしながら、
それぞれの実施の形態においてフィードバックループが
ない。さらに、ハードウェアにもっと費用をかけること
によって、補間およびデシメーション回路によってもた
らされる待ち時間を、最小限にすることが可能である。
図９から図１１に図示されている実施の形態において記
載されている装置に基づいて作成される計算構造は、本
明細書の図２において開示されている直交変換核を用い
るビデオダウンコンバージョンのために、図１２におい
て説明されている。先行技術（図３参照）において開示
されている直交変換を用いて得られる補間フィルターお
よびデシメーションフィルターの直接の実行と比較し
て、シフト演算および加算演算の数は、それぞれ４６
％、２１％だけ減らすことができる。
【００３４】
【発明の効果】本発明は、高品質ビデオフォーマットダ
ウンコンバージョンの解決方法を提供する。本発明にお
ける演算処理への必要条件は、従来の低解像度ビデオ復
号化方法のために、または先行技術において開示されて
いるデジタルビデオフォーマットダウンコンバージョン
方法の直接的な実行のために必要とされる条件と比べて
それほど厳しくない。補間フィルターデシメーションフ
ィルター用に設計された装置とデシメーションフィルタ
ー用に設計された装置は、同一構造である。補間および
デシメーションによって必要とされるシフト演算および
加算演算の数は、８：３のダウンコンバージョン比での
ビデオフォーマットダウンコンバージョンのために、そ
れぞれ４６％、２１％だけ減らすことができる。
ウンコンバージョンの解決方法を提供する。本発明にお
ける演算処理への必要条件は、従来の低解像度ビデオ復
号化方法のために、または先行技術において開示されて
いるデジタルビデオフォーマットダウンコンバージョン
方法の直接的な実行のために必要とされる条件と比べて
それほど厳しくない。補間フィルターデシメーションフ
ィルター用に設計された装置とデシメーションフィルタ
ー用に設計された装置は、同一構造である。補間および
デシメーションによって必要とされるシフト演算および
加算演算の数は、８：３のダウンコンバージョン比での
ビデオフォーマットダウンコンバージョンのために、そ
れぞれ４６％、２１％だけ減らすことができる。
【図１】 先行技術において開示されている低解像度ビ
デオデコーダー用のブロック図を表している。
デオデコーダー用のブロック図を表している。
【図２】 ８：３のダウンコンバージョン比を有するビ
デオ復号化用の補間およびデシメーション手段に関する
核を表している。Ｋ0は、逆直交変換のために使用され
る。Ｋ1およびＫ2は、補間処理のために使用され、それ
に対してＫ3およびＫ4は、デシメーション処理のために
使用される。
デオ復号化用の補間およびデシメーション手段に関する
核を表している。Ｋ0は、逆直交変換のために使用され
る。Ｋ1およびＫ2は、補間処理のために使用され、それ
に対してＫ3およびＫ4は、デシメーション処理のために
使用される。
【図３】 ８：３のデジタルビデオダウンコンバージョ
ン用の変換核の直接計算構造を表している。（ａ）は、
補間フィルタリング用の計算構造である。（ｂ）は、デ
シメーションフィルタリング用の計算構造である。
ン用の変換核の直接計算構造を表している。（ａ）は、
補間フィルタリング用の計算構造である。（ｂ）は、デ
シメーションフィルタリング用の計算構造である。
【図４】 低解像度デジタルビデオフォーマットダウン
コンバージョンシステム用の効率的な動き補償装置のブ
ロック図を表している。
コンバージョンシステム用の効率的な動き補償装置のブ
ロック図を表している。
【図５】 補間およびデシメーションフィルタリング処
理用のブロック図を表している。
理用のブロック図を表している。
【図６】 周波数成分計算手段のブロック図を表してい
る。
る。
【図７】 係数重み手段のブロック図を表している。
【図８】 画素再構成手段のブロック図を表している。
【図９】 縦続演算装置を用いる補間およびデシメーシ
ョンフィルタリング処理用のブロック図を表している。
ョンフィルタリング処理用のブロック図を表している。
【図１０】 予備処理手段のブロック図を表している。
【図１１】 縦続演算装置のブロック図を表している。
【図１２】 ８：３の比を有するデジタルビデオフォー
マットダウンコンバージョン用に使用される（ａ）補間
フィルターおよび（ｂ）デシメーションフィルターにつ
いての計算構造を表している。
マットダウンコンバージョン用に使用される（ａ）補間
フィルターおよび（ｂ）デシメーションフィルターにつ
いての計算構造を表している。
２０１…ビデオビットストリーム ２１０…シンタックスパーサー・可変長復号化手段 ２１１…復号化された動きパラメーター ２２０…補間手段 ２２１…補間された画素 ２３０…逆動き補償手段 ２３１…動き補償された画素 ２４０…デシメーション手段 ２４１…デシメーションされた画素 ２５０…フレームバッファー ２５１…低解像度参照画素 ２５２…復号化されたビデオ画素 ３００…周波数成分計算手段 ３０１…原画素 ３０２…変換係数 ３１０…係数重み手段 ３１１…重みつき変換係数 ３２０…画素再構成手段 ３２１…フィルターをかけられた画素 ４００…アドレス反転手段 ４０１…原画素 ４０２…反転されたシーケンス ４１０…画素選択手段 ４１１…演算指示シーケンス ４１２、４１３…選択された画素シーケンス ４２０…加算器／減算器 ４２１…変換係数 ４３０…ビットシフト手段 ４３１…ビットシフトされた係数シーケンス ５００…係数メモリー ５１０…乗算手段 ５１１…変換係数 ５２０…マルチプレクサー ５２１…重みつき変換係数 ５２２…係数バイパス制御信号 ６００…ビットシフト手段 ６０１…重みつき変換係数 ６０２…ビットシフトされたベクトル ６１０…係数選択手段 ６１１…演算指示ベクトル ６１２、６１３…選択された係数ベクトル ６２０…加算器／減算器 ６２１…フィルターをかけられた画素 ７０１…原画素 ７１０…予備処理手段 ７１１…処理済みデータ ７２０…縦続演算装置 ７２１…変換係数 ７３０…係数重み手段 ７３１…重みつき変換係数 ７４０…縦続演算装置 ７４１…フィルターをかけられた画素 ８０１…原画素 ８１０…データセレクター ８１１…演算指示データ ８１２、８１３…選択されたデータ ８２０…データアドレス反転手段 ８２１…反転されたデータセット ８３０…加算器／減算器 ８３１…処理済みデータ ９００…演算装置１ ９１０…演算装置Ｎ ９２０…シフター ９３０…データセレクター ９４０…加算器／減算器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ピータ・キュ・ウォン・ミン シンガポール534415シンガポール、タイ・ セン・アベニュー、ブロック1022、04− 3530番、タイ・セン・インダストリアル・ エステイト、パナソニック・シンガポール 研究所株式会社内 Ｆターム(参考） 5C059 KK15 LB18 MA21 MC00 ME01 NN01 SS03 SS07 UA05 UA11 UA34 UA36 5J064 AA02 BA09 BA16 BB04 BC01 BC11 BD03
Claims (17)
- 【請求項１】 一般化直交変換を用いたデジタルビデオ
フォーマットダウンコンバージョン用の効率的な動き補
償を実行するための装置であって、 復号化された動きパラメータを提供するための出力端子
を有する、復号化ビデオビットストリーム用のシンタッ
クスパーサー・可変長復号化手段と、 低解像度参照画素を提供するための出力端子を有する、
再構成された低解像度画像を格納するためのフレームバ
ッファーと、 前記フレームバッファーから引き出された前記低解像度
参照画素を高解像度空間へマッピングするために、直交
変換を用いて逆動き補間手段用の補間された画素を提供
する補間手段と、 ハーフ画素動き補償を行うための逆動き補償手段とを含
み、 前記逆動き補償手段は、前記の補間された画素を受け入
れるための第１入力端子を有し、前記シンタックスパー
サー・可変長復号化手段によって提供される復号化され
た動きパラメータを受け入れるための第２入力端子を有
し、高解像度の動き補償された画素を提供するための出
力端子を有し、 前記高解像度の動き補償された画素を低解像度空間へマ
ッピングするために、直交変換を用いてデシメーション
された画素を提供するデシメーション手段とを含むこと
を特徴とする装置。 - 【請求項２】 前記補間手段およびデシメーション手段
が、さらに原画素を受け取るための入力端子を有し、前
記原画素を周波数ドメインに変換し、変換係数を提供す
る周波数成分計算手段と、 前記変換係数を受け取り、それぞれの前記変換係数に所
定の定数値の１つを掛けて、重みつき変換係数を生成す
るための係数重み手段と、 前記重みつき変換係数を受け取るための入力端子を有
し、前記原画素と異なる解像度を有する、フィルターを
かけられた画素を生成するための出力端子を有する画素
再構成手段とを含むことを特徴とする、請求項１に係る
装置。 - 【請求項３】 前記周波数成分計算手段の前記入力端子
が、前記フレームバッファーの前記出力端子と接続さ
れ、前記画素再構成手段の前記出力端子が、前記補間さ
れた画素を前記動き補償手段に提供する、請求項２に係
る装置。 - 【請求項４】 前記周波数成分計算手段の前記入力端子
が、前記動き補償手段の前記出力端子と接続され、前記
画素再構成手段の前記出力端子が前記デシメーションさ
れた画素を前記加算手段に提供する、請求項２に係る装
置。 - 【請求項５】 前記周波数成分計算手段が、さらに上部
／下部アドレスの順番が逆になっている、１ブロックの
前記原画素の反転されたシーケンスを提供するためのア
ドレス反転手段と、 前記原画素、前記反転されたシーケンス、前記変換係
数、およびビットシフトされた係数シーケンスを受け取
り、演算指示シーケンスおよび２つの画素シーケンス、
すなわち選択された画素シーケンス１および選択された
画素シーケンス２を加算器／減算器へ提供するための画
素選択手段と、 前記選択された画素シーケンス１から１つの画素サンプ
ルと、前記選択された画素シーケンス２から別の画素サ
ンプルとのペアのぞれぞれについての和または差を、前
記演算指示シーケンスに基づいて計算して、前記変換係
数を生成するための加算器／減算器と、 前記変換係数のそれぞれを１ビットまたは複数ビットだ
けシフトして、前記ビットシフトされた係数シーケンス
を生成するためのビットシフト手段とを含むことを特徴
とする、請求項２に係る装置。 - 【請求項６】 前記係数重み手段が、さらに所定の定数
値を格納するための係数メモリーと、 前記変換係数を受け取るための入力端子を有し、前記変
換係数の１つを、前記係数メモリーに格納されている前
記所定の定数値の１つと掛ける乗算手段と、 係数バイパス制御信号に基づいて、前記乗算手段の出力
または前記変換係数のいずれかを選択して、前記重みつ
き変換係数を提供するためのマルチプレクサとを含むこ
とを特徴とする、請求項２に係る装置。 - 【請求項７】 前記画素再構成手段が、さらに前記重み
つき変換係数のそれぞれを１ビットまたは複数ビットだ
けシフトして、ビットシフトされたベクトルを生成する
ためのビットシフト手段と、 前記重みつき変換係数、前記ビットシフトされたベクト
ル、および前記フィルターをかけられた画素を受け取
り、演算指示ベクトルおよび２つの選択された係数ベク
トル、すなわち選択された係数ベクトル１および選択さ
れた係数ベクトル２を、前記加算器／減算器に提供する
ための係数選択手段と、 前記選択された係数ベクトル１から１つの係数サンプル
と、前記選択された係数ベクトル２から別の係数サンプ
ルとのペアのぞれぞれについての和または差を、前記演
算指示ベクトルに基づいて計算して、前記フィルターを
かけられた画素を生成するための加算器／減算器とを含
む、請求項２に係る装置。 - 【請求項８】 前記周波数成分計算手段が、 前記原画素を受け取り、代数的に操作して処理済みデー
タを提供する予備処理手段と、 入力端子および出力端子を有する１つまたは複数の縦続
演算装置とを含む、請求項２に係る装置。 - 【請求項９】 １番目の縦続演算装置の前記入力端子
は、前記予備処理手段に接続される、請求項８に係る装
置。 - 【請求項１０】 ｍ番目（ｍ＞１）の縦続演算装置の前
記入力端子は、（ｍ−１）番目の縦続演算装置の前記出
力端子に接続される、請求項８に係る装置。 - 【請求項１１】 最後の縦続演算装置の前記出力端子
は、前記変換係数を前記係数重み手段へ提供する、請求
項８に係る装置。 - 【請求項１２】 前記予備処理手段は、さらに上部／下
部アドレスの順番が逆になっている、１ブロックの前記
原画素の反転されたデータセットを提供するためのデー
タアドレス反転手段と、 前記原画素と前記反転されたデータセットとを受け取
り、演算指示セットと、２つの選択されたデータセッ
ト、すなわち選択されたデータセットｄ10と選択された
データセットｄ20とを、前記加算器／減算器、すなわち
ＡＤＤＳＵＢ０に提供するためのデータ選択手段と、 前記選択されたデータセットｄ10からのデータと、前記
選択された画素シーケンスｄ20からのデータとのそれぞ
れのペアの和／差を、前記演算指示セットに基づいて計
算して、前記処理済みデータを生成するための加算器／
減算器、つまりＡＤＤＳＵＢ０とを含むことを特徴とす
る、請求項８に係る装置。 - 【請求項１３】 前記画素再構成手段は、入力端子と出
力端子とを有する１つまたは複数の縦続演算装置をさら
に含む、請求項２に係る装置。 - 【請求項１４】 １番目の縦続演算装置の前記入力端子
は、前記係数重み手段に接続される、請求項１３に係る
装置。 - 【請求項１５】 ｍ番目（ｍ＞１）の縦続演算装置の前
記入力端子は、（ｍ−１）番目の縦続演算装置の前記出
力端子に接続される、請求項１３に係る装置。 - 【請求項１６】 最後の縦続演算ユニットの前記出力端
子は前記フィルターをかけられた画素を提供する、請求
項１３に係る装置。 - 【請求項１７】 ｎ番目（ｎ≧１）の前記縦続演算装置
は、 入力データを１ビットまたは複数ビットだけシフトし
て、ビットシフトされたデータセットを生成するための
シフターと、 前記入力データと前記ビットシフトされたデータセット
とを受け取り、演算指示セットと、２つの選択されたデ
ータセット、すなわち選択されたデータセットｄ1nと選
択されたデータセットｄ2nとを、加算器／減算器、すな
わちＡＤＤＳＵＢｎに提供するためのデータセレクター
と、 前記選択されたデータセットｄ1nからの前記選択された
データセットと、前記選択されたデータセットｄ2nから
の前記選択されたデータセットとのそれぞれのペアの和
または差を前記演算指示セットに基づいて計算し、前記
縦続演算装置の出力を提供するための加算器／減算器、
ＡＤＤＳＵＢｎとを含むことを特徴とする、請求項８ま
たは請求項１３に係る装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28137399A JP2001103482A (ja) | 1999-10-01 | 1999-10-01 | 直交変換を用いたデジタルビデオ・ダウンコンバータ用の動き補償装置 |
| US09/668,379 US6724822B1 (en) | 1999-10-01 | 2000-09-25 | Efficient motion compensation apparatus for digital video format down-conversion using generalized orthogonal transformation |
| DE2000622282 DE60022282T2 (de) | 1999-10-01 | 2000-09-27 | Vorrichtung zur Bewegungskompensation für digitale Videoformat-Abwärtskonvertierung |
| EP20000308454 EP1089563B1 (en) | 1999-10-01 | 2000-09-27 | Motion compensation apparatus for digital video format down-conversion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28137399A JP2001103482A (ja) | 1999-10-01 | 1999-10-01 | 直交変換を用いたデジタルビデオ・ダウンコンバータ用の動き補償装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001103482A true JP2001103482A (ja) | 2001-04-13 |
Family
ID=17638233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28137399A Pending JP2001103482A (ja) | 1999-10-01 | 1999-10-01 | 直交変換を用いたデジタルビデオ・ダウンコンバータ用の動き補償装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6724822B1 (ja) |
| EP (1) | EP1089563B1 (ja) |
| JP (1) | JP2001103482A (ja) |
| DE (1) | DE60022282T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0026846D0 (en) * | 2000-11-03 | 2000-12-20 | Clayton John C | Motion compensation of images |
| US20050094899A1 (en) * | 2003-10-29 | 2005-05-05 | Changick Kim | Adaptive image upscaling method and apparatus |
| US9326004B2 (en) * | 2008-06-03 | 2016-04-26 | Broadcom Corporation | Reduced memory mode video decode |
| US20100226437A1 (en) * | 2009-03-06 | 2010-09-09 | Sony Corporation, A Japanese Corporation | Reduced-resolution decoding of avc bit streams for transcoding or display at lower resolution |
| CN107222704B (zh) * | 2017-06-21 | 2019-09-17 | 浙江大华技术股份有限公司 | 一种视频制式切换方法及装置 |
| US11132296B1 (en) * | 2018-07-12 | 2021-09-28 | Xilinx, Inc. | Linear interpolator of tabulated functions |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4768159A (en) | 1984-11-26 | 1988-08-30 | Trw Inc. | Squared-radix discrete Fourier transform |
| US5614952A (en) | 1994-10-11 | 1997-03-25 | Hitachi America, Ltd. | Digital video decoder for decoding digital high definition and/or digital standard definition television signals |
| US5737019A (en) | 1996-01-29 | 1998-04-07 | Matsushita Electric Corporation Of America | Method and apparatus for changing resolution by direct DCT mapping |
| JP3575508B2 (ja) | 1996-03-04 | 2004-10-13 | Ｋｄｄｉ株式会社 | 符号化動画像再生装置 |
| CN1170425C (zh) | 1997-03-12 | 2004-10-06 | 松下电器产业株式会社 | 高分辨率电视下转换系统 |
| US6539120B1 (en) * | 1997-03-12 | 2003-03-25 | Matsushita Electric Industrial Co., Ltd. | MPEG decoder providing multiple standard output signals |
| US6452969B1 (en) * | 1998-09-28 | 2002-09-17 | Thomson Licensing S.A. | Transform domain inverse motion compensation having fractional pel accuracy |
| JP2000350207A (ja) | 1999-06-08 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 低解像度ビデオ復号化のための一般化直交変換方法および装置 |
| US6456663B1 (en) * | 2000-03-29 | 2002-09-24 | Matsushita Electric Industrial Co., Ltd. | DCT domain down conversion system that compensates for IDCT mismatch |
| JP3490045B2 (ja) * | 2000-04-26 | 2004-01-26 | Ｎｅｃマイクロシステム株式会社 | ローノイズバッファ回路 |
-
1999
- 1999-10-01 JP JP28137399A patent/JP2001103482A/ja active Pending
-
2000
- 2000-09-25 US US09/668,379 patent/US6724822B1/en not_active Expired - Fee Related
- 2000-09-27 EP EP20000308454 patent/EP1089563B1/en not_active Expired - Lifetime
- 2000-09-27 DE DE2000622282 patent/DE60022282T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6724822B1 (en) | 2004-04-20 |
| DE60022282T2 (de) | 2006-06-29 |
| EP1089563A1 (en) | 2001-04-04 |
| EP1089563B1 (en) | 2005-08-31 |
| DE60022282D1 (de) | 2005-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625571A (en) | Prediction filter | |
| US6108047A (en) | Variable-size spatial and temporal video scaler | |
| US5835160A (en) | Sampling rate conversion using digital differential analyzers | |
| EP0781052A2 (en) | Universal MPEG decoder with scalable picture size | |
| US20070071103A1 (en) | Apparatus for digital video format down-conversion with arbitrary conversion ratio and method therefor | |
| JP4824703B2 (ja) | ２次元フィルタ演算装置及び方法 | |
| JP2002500455A (ja) | 高速ｉｄｃｔ／ダウンサンプリング複合演算方法および装置 | |
| KR100956020B1 (ko) | 픽셀 데이터 처리 장치 및 방법 | |
| US5550591A (en) | Motion compensator for digital image restoration | |
| JP2001103482A (ja) | 直交変換を用いたデジタルビデオ・ダウンコンバータ用の動き補償装置 | |
| US20080208941A1 (en) | Interpolation Process Circuit | |
| JP2947389B2 (ja) | 画像処理用メモリ集積回路 | |
| US6829302B2 (en) | Pixel calculating device | |
| JP4686048B2 (ja) | 画素演算装置 | |
| US8855446B2 (en) | Accelerated video compression multi-tap filter and bilinear interpolator | |
| US6809777B2 (en) | Pixel calculating device | |
| JP3630169B2 (ja) | 画像処理装置 | |
| JPH11308575A (ja) | 補間演算装置及び方法 | |
| JPH03132278A (ja) | 映像信号変換装置 | |
| JP3169418B2 (ja) | 周波数変換装置 | |
| KR970003806B1 (ko) | 이산 및 역이산 코사인 변환 장치 | |
| JPS61107808A (ja) | デイジタルフイルタ | |
| JPH0547157B2 (ja) | ||
| JPH0263270A (ja) | 画像処理回路 | |
| JPH11196421A (ja) | パイプライン構造計算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090818 |