DE4437016C1 - Permeable Base Transistor und Verfahren zu seiner Herstellung - Google Patents
Permeable Base Transistor und Verfahren zu seiner HerstellungInfo
- Publication number
- DE4437016C1 DE4437016C1 DE19944437016 DE4437016A DE4437016C1 DE 4437016 C1 DE4437016 C1 DE 4437016C1 DE 19944437016 DE19944437016 DE 19944437016 DE 4437016 A DE4437016 A DE 4437016A DE 4437016 C1 DE4437016 C1 DE 4437016C1
- Authority
- DE
- Germany
- Prior art keywords
- gate
- pbt
- permeable base
- base transistor
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 4
- 238000000407 epitaxy Methods 0.000 abstract description 3
- 229920001707 polybutylene terephthalate Polymers 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910021332 silicide Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- 238000002513 implantation Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910018999 CoSi2 Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000001534 heteroepitaxy Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000005496 tempering Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910012990 NiSi2 Inorganic materials 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical group [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 210000001520 comb Anatomy 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die Erfindung betrifft einen Permeable Base Transistor
sowie ein Herstellungsverfahren eines solchen Bau
elements gemäß dem Oberbegriff des Anspruchs 1 bzw. 2.
Der Permeable Base Transistor (PBT) ist ein elektroni
sches Bauelement, bei dem der Strom vertikal zur Ober
fläche durch ein Gate in Form eines Metallgitters ge
steuert wird, welches sich im Inneren des Halbleiters
befindet. Der PBT ist prinzipiell ein Kurzkanal-MESFET
und damit ein Majoritätsträgerbauelement. Der Vorteil
gegenüber MESFETs liegt in seiner sehr kurzen Gate- und
Kanallänge. Aufgrund des vertikalen Aufbaus wird die
Gate- und Kanallänge durch die Schichtdicke der Epita
xie und der Metallisierung und nicht durch die Litho
graphie vorgegeben. Deshalb können Kanallängen unter
300 nm und Gatelängen unterhalb 100 nm realisiert wer
den. Es wurden Grenzfrequenzen von über 100 GHz für Si-
PBTs vorhergesagt. Der PBT eignet sich neben einer
dreidimensionalen Integration vor allem als Hochfre
quenz-Leistungsverstärker.
Dem Aufbau nach unterscheidet man zwei Typen: den Ätz
graben PBT und den überwachsenen PBT (Fig. 1), die
beide sowohl in Si als auch in GaAs realisiert wurden.
Beim Ätzgraben PBT liegen die Gatefinger in Gräben ver
senkt an der Halbleiteroberfläche, und Source und Gate
greifen wie zwei Kämme ineinander. Beim überwachsenen
PBT sind dagegen die Gatefinger vollständig von Halb
leitermaterial umgeben.
In GaAs findet man ausschließlich die überwachsene Bau
weise und in Silicium vorwiegend die Ätzgraben PBTs.
Dies liegt daran, daß Ätzgraben-PBTs in GaAs wegen der
Möglichkeit, überwachsene PBTs herzustellen, nicht not
wendig erscheinen. Dagegen waren die ersten Si-PBTs vom
Ätzgraben-Typ, da es nicht gelang, Metallstreifen ein
kristallin zu überwachsen bzw. das polykristalline
Wachstum auf dem Metall so weit zu unterdrücken, daß es
keinen negativen Einfluß auf die angrenzenden
Stromkanäle hatte. Die ersten Si-Ätzgraben-PBTs wurden
1982 von Rathman et al. in IEDM Techn. Dig., S. 650-653
(1982) und Chi et al. in IEDM Techn. Dig., S. 646-649
(1982) vorgestellt. Die aus zweidimensionalen Simula
tionen vorhergesagten Grenzfrequenzen von über 100 GHz
(B.A. Vojak, IEEE Trans. Electron. Dev. ED-30 (8), S.
877-883 (1983)) wurden jedoch bisher noch nicht er
reicht. Vermutlich führen Oberflächenzustände der ge
ätzten Siliciumoberflächen und runde Kanten in den Ätz
gräben zu parasitären Source-Gate-Kapazitäten. Die bis
her höchsten gemessenen Grenzfrequenzen für Si-PBTs
liegen bei fT = fmax = 26 GHz (A. Gruhle et al., Micro
electronic Engineering 15, S. 27-30 (1991)).
Beim überwachsenen PBT, bei dem ein metallisches Gitter
in einen einkristallinen Halbleiter eingebettet ist,
vermeidet man die Schwierigkeiten mit offenen Halblei
teroberflächen. Der erste überwachsene Si-PBT gelang
Ishibashi et al. (siehe IEDM Techn. Dig., S. 868-870
(1984)), indem sie mittels Molekularstrahlepitaxie
(MBE) epitaktisch Si auf ein CoSi₂-Gate abschieden.
Bei den ersten Heteroepitaxieversuchen wurde NiSi₂ und
CoSi₂ gewählt, weil diese als einzige die CaF₂-Struktur
mit einer nur geringen Gitterfehlanpassung zu Silicium
von -0,4 ,% bzw. -1,2% als sehr temperaturbeständige
stabile Silicidphasen bilden. Die Arbeiten Mitte bis
Ende der achtziger Jahre mit Silicium/Silicid-Hetero
strukturen zeigten die Problematik der Heteroepitaxie
und der Strukturierung der Silicide auf. Trockenätzen
von Siliciden ist nicht möglich, da keine leichtflüch
tigen Verbindungen von Co und Ni mit F oder Cl bei
Raumtemperatur existieren.
Die bisher höchste publizierte Grenzfrequenz für über
wachsene Si-PBTs beträgt fT = 6 GHz (A. Schüppen et
al., IEEE Trans. Electron. Dev., Vol. 41 No. 5, S. 751-
760). Eine völlig neue Möglichkeit, überwachsene Si-
PBTs herzustellen, eröffnete sich 1986, als A. White et
al. die monokristalline Silicidbildung durch Hochdosis-
Ionenimplantation erstmals gelang (siehe MRS Symp.
Proc. 107, S. 3-15 (1987)). Bei diesem Verfahren, das
auch mit Mesotaxie oder Ionenstrahlsynthese (IBS) be
zeichnet wird (S. Mantl, Mat. Science Report, Vol. 8
No. 1/2, S. 1-95 (1992)), werden Metallionen, z. B. Co,
in ein Siliciumsubstrat bei erhöhter Temperatur mit ho
hen Dosen (<1 · 10¹⁶ cm-3) und Ionenenergien zwischen
20 und 3000 keV implantiert. Während der Implantation
bilden sich einkristalline Silicidausscheidungen, die
sich bei einer Temperatur unter einer dünnen Silicium
deckschicht zu einer einkristallinen ebenen Silicid
schicht zusammenziehen.
Die Erzeugung von einkristallinen Silicid-Gates in PBTs
durch die Mesotaxie hat einige entscheidende Vorteile:
- 1) Die Herstellung vergrabener Silicid-Gates benötigt keine Heteroepitaxie.
- 2) Die Lage des Gates zwischen Source und Drain wird ausschließlich durch die Implantationsparameter be stimmt.
- 3) Nach der Silicidbildung entsteht eine fast planare einkristalline Siliciumoberfläche.
Der überwachsene PBT hat, wie oben erwähnt, den Vor
teil, keine freien Oberflächen im aktiven Bereich zu
besitzen. Er hat jedoch den Nachteil einer zusätzlichen
parasitären Gate-Source-Kapazität, da sich oberhalb des
Gates keine Luft, sondern Si befindet. Außerdem hat
sich in Experimenten herausgestellt, daß sich nach der
Temperung Fadenversetzungen oberhalb des Gates ausbil
den, die nur durch eine zusätzliche Epitaxieschicht ab
gedeckt werden können und damit keinen zusätzlichen
parasitären Gate-Source-Strom erzeugen.
Es ist Aufgabe der Erfindung, einen PBT und ein Her
stellungsverfahren für PBTs zu schaffen, bei dem diese
Nachteile behoben werden.
Die Aufgabe wird gelöst durch einen PBT mit den Merkma
len gemäß Anspruch 1. Es wurde erkannt, daß durch die
Kombination der Hochdosis-Ionenimplantation mit der lo
kalen Oxidation von Silicium (LOCOS) ein neues Bau
element entsteht, welches dem Ätzgraben PBT und dem
überwachsenen PBT weit überlegen ist (Fig. 2). Im ein
zelnen weist der erfindungsgemäße PBT folgende Vorteile
auf:
- 1) Ein planarer Transistor entsteht.
- 2) Keine Epitaxie wird benötigt.
- 3) Die Gate-Source-Kapazität wird gesenkt.
- 4) Die Kannallänge, die für fT entscheidende Größe, kann minimiert werden (Fig. 3).
Es wurde erkannt, verfahrensgemäß das Silicium oberhalb
des Gates durch Selbstjustage zu oxidieren. Dies ist
möglich durch Kombination einer Nitridschicht mit einer
Metallschicht als Implantationsmaske für die Mesotaxi.
Nach der Implantation der Entfernung der Metallschicht
und der Silicidbildung kann dann das Silicium oberhalb
des Gates lokal oxidiert werden, dabei wird Silicium
verbraucht. Die Schichtdicke des Oxids übersteigt zwar
die des verbrauchten Siliciums um ca. 40%, aber bei
geeigneter Wahl der Parameter kann dies durch
Siliciumabtrag durch Sputtern während der Implantation
ausgeglichen werden.
Die Aufgabe wird verfahrensmäßig durch die Gesamtheit
der Merkmale des Anspruchs 2 gelöst. Die Erkenntnisse
bezüglich der Lehre gemäß Anspruch 1 gelten im übrigen
entsprechend.
Im folgenden wird die Erfindung anhand eines Ausfüh
rungsbeispiels näher erläutert. Es zeigen:
Fig. 1 PBT-Typen und wichtige Dimen
sionierungen;
Fig. 2 schematischer Aufbau eines Kurzkanal-
PBTs;
Fig. 3 Transitfrequenz fT in Abhängigkeit
von der Kanallänge h;
Fig. 4a, 4b
a) LPCVD-Epitaxie auf hochdotiertem Si-(100)-Substrat,
b) Kobaltimplantation durch Wolf ram/Siliciumnitrid-Maske;
a) LPCVD-Epitaxie auf hochdotiertem Si-(100)-Substrat,
b) Kobaltimplantation durch Wolf ram/Siliciumnitrid-Maske;
Fig. 4c, 4d
c) Bildung der einkristallinen Gate finger durch Temperung,
d) lokale, lateral durch Siliciumm nitrid begrenzte Oxidation;
c) Bildung der einkristallinen Gate finger durch Temperung,
d) lokale, lateral durch Siliciumm nitrid begrenzte Oxidation;
Fig. 4e, 4f
e) Antimonimplantation zur Herstel lung einer hochdotierten Deckschicht,
f) Mesaätzung, Metallisierung der oberen und unteren Elektrode.
e) Antimonimplantation zur Herstel lung einer hochdotierten Deckschicht,
f) Mesaätzung, Metallisierung der oberen und unteren Elektrode.
Die Herstellung des erfindungsgemäßen PBTs verläuft
verfahrensmäßig in folgender Weise:
Auf einem hochdotierten Si(100)-Substrat wird mittels
MBE oder CVD eine n-Si-Schicht mit einer Dotierung im
Bereich von 1-100 · 10¹⁵ cm-3 abgeschieden
(Fig. 4a). Danach werden 100-200 nm Nitrid und
300 nm Wolfram als Implantationsmaske deponiert. Nach
einem Lithographieschritt und Trockenätzen (RIE) kann
durch die streifenförmige Maske Co mit Dosen im Bereich
von 0,3-2 · 10¹⁷ cm-2 und Energien von 30-300 keV
implantiert werden (Fig. 4b). Das Wolfram wird
entfernt und die Probe bei 700-1150°C getempert, so
daß sich einkristallines vergrabenes Silicid bildet
(Fig. 4c). Anschließend wird durch lokale Oxidation
SiO₂ oberhalb des CoSi₂ gebildet (Fig. 4d).
Die Nitridmaske wird entfernt oder ggf. als Streuoxid
für eine flache Antimonimplantation genutzt. Es folgt
durch Lift-off oder Ätzen die erste Metallschicht
(Fig. 4e), die als RIE-Maske für eine anschließende
Mesaätzung zum Gate genutzt werden kann. Schließlich
wird mittels RIE-Ätzung die hoch leitende Drainschicht
(Fig. 4f) freigelegt und der Drainkontakt aufgebracht.
Claims (2)
1. Permeable Base Transistor (PBT) mit von halblei
tendem Material umgebendem Gate, das zur Bildung
senkrechter Stromkanäle zur Gate-Ebene senkrechte
Öffnungen aufweist, die mit halbleitendem Mate
rial gefüllt sind,
dadurch gekennzeichnet,
daß wenigstens eine der beiden lateralen Grenz
flächen des Gates eine zusätzliche, aus dem Oxyd
des halbleitenden Materials bestehende Schicht
aufweist.
2. Verfahren zur Herstellung eines Permeable Base
Transistors, bei dem auf einem Substrat eine
Mehrzahl von Schichten gebildet und zur Bildung
eines von halbleitendem Material überwachsenem
Gate strukturiert wird,
dadurch gekennzeichnet,
daß nach Bildung des Gates das ihr umgebende
halbleitende Material durch Selbstjustage im Be
reich an der oberen Grenzfläche des Gates oxi
diert wird.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944437016 DE4437016C1 (de) | 1994-10-17 | 1994-10-17 | Permeable Base Transistor und Verfahren zu seiner Herstellung |
EP95934599A EP0787357A1 (de) | 1994-10-17 | 1995-10-11 | Permeable base transistor und verfahren zu ihrer herstellung |
PCT/DE1995/001424 WO1996012302A1 (de) | 1994-10-17 | 1995-10-11 | Permeable base transistor und verfahren zu ihrer herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944437016 DE4437016C1 (de) | 1994-10-17 | 1994-10-17 | Permeable Base Transistor und Verfahren zu seiner Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4437016C1 true DE4437016C1 (de) | 1996-01-18 |
Family
ID=6530950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944437016 Expired - Fee Related DE4437016C1 (de) | 1994-10-17 | 1994-10-17 | Permeable Base Transistor und Verfahren zu seiner Herstellung |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0787357A1 (de) |
DE (1) | DE4437016C1 (de) |
WO (1) | WO1996012302A1 (de) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3982264A (en) * | 1973-04-25 | 1976-09-21 | Sony Corporation | Junction gated field effect transistor |
DE2503800C2 (de) * | 1975-01-30 | 1984-02-16 | Sony Corp., Tokyo | Sperrschicht-Feldeffekttransistor |
FR2589280B1 (fr) * | 1985-10-29 | 1988-12-02 | France Etat | Transistor a base permeable et procedes de fabrication |
JPS62204576A (ja) * | 1986-03-04 | 1987-09-09 | Nec Corp | 縦型トランジスタの製造方法 |
JPH03142933A (ja) * | 1989-10-30 | 1991-06-18 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1994
- 1994-10-17 DE DE19944437016 patent/DE4437016C1/de not_active Expired - Fee Related
-
1995
- 1995-10-11 WO PCT/DE1995/001424 patent/WO1996012302A1/de not_active Application Discontinuation
- 1995-10-11 EP EP95934599A patent/EP0787357A1/de not_active Withdrawn
Non-Patent Citations (8)
Title |
---|
IEDM, pp. 646-649, 1982 * |
IEDM, pp. 650-653, 1982 * |
IEDM, pp. 868-870, 1984 * |
IEEE El.Dev., Vol. 41, No. 5, pp. 751-760, 1985 * |
IEEE, Tr.o.El.Dev., ED-30 (8), pp. 877-883, 1983 * |
Mat.Sc.Rep., Vol. 8, No. 1/2, pp. 1-95, 1992 * |
Microel.Eng. 15, pp. 27-30, 1991 * |
MRS Symp.Proc., 107, pp. 3-15, 1987 * |
Also Published As
Publication number | Publication date |
---|---|
WO1996012302A1 (de) | 1996-04-25 |
EP0787357A1 (de) | 1997-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69838307T2 (de) | Vertikal-Sperrschicht-Feldeffekttransistoren | |
EP0838858B1 (de) | Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung | |
DE4212861C2 (de) | Feldeffekttransistor und Herstellungsverfahren dafür | |
EP0809860B1 (de) | Verfahren zur Herstellung einer SCHICHTSTRUKTUR MIT EINER SILICID-SCHICHT | |
DE69209678T2 (de) | Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung | |
DE3785521T2 (de) | Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v. | |
DE69835204T2 (de) | ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE | |
DE10024510B4 (de) | Halbleiter-Bauteil und Verfahren zum Herstellen desselben | |
DE69324630T2 (de) | Dotierungsverfahren, Halbleiterbauelement und Verfahren zu seiner Herstellung | |
EP1138085B1 (de) | Feldeffektgesteuerter transistor und verfahren zu dessen herstellung | |
DE69128123T2 (de) | Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang | |
DE102020128550A1 (de) | Si-MOSFET mit große Bandlücke aufweisendem III-V-Verbindungshalbleiter-Drain und Herstellungsverfahren dafür | |
DE2703013A1 (de) | Verfahren zur bildung eines schmalen spalts bzw. schlitzes in einer materialschicht | |
DE2128884A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE2510593A1 (de) | Integrierte halbleiter-schaltungsanordnung | |
DE2927824A1 (de) | Halbleitervorrichtungen und ihre herstellung | |
DE69019200T2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mesa-Struktur. | |
DE3486144T2 (de) | Verfahren zur herstellung einer halbleiteranordnung. | |
DE4437016C1 (de) | Permeable Base Transistor und Verfahren zu seiner Herstellung | |
DE2261250A1 (de) | Als integrierte schaltung ausgebildeter negator | |
EP0312965B1 (de) | Verfahren zur Herstellung eines planaren selbstjustierten Heterobipolartransistors | |
DE2824026A1 (de) | Verfahren zum herstellen eines sperrschicht-feldeffekttransistors | |
USH291H (en) | Fully ion implanted junction field effect transistor | |
EP0157226A1 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
DE69009820T2 (de) | Halbleiteranordnung mit eindimensionalen Dotierungsleitern und Verfahren zur Herstellung einer derartigen Halbleiteranordnung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |