DE4434229A1 - Diskontinuierlicher Pegelsteller mit Längs- und Querwiderständen - Google Patents

Diskontinuierlicher Pegelsteller mit Längs- und Querwiderständen

Info

Publication number
DE4434229A1
DE4434229A1 DE4434229A DE4434229A DE4434229A1 DE 4434229 A1 DE4434229 A1 DE 4434229A1 DE 4434229 A DE4434229 A DE 4434229A DE 4434229 A DE4434229 A DE 4434229A DE 4434229 A1 DE4434229 A1 DE 4434229A1
Authority
DE
Germany
Prior art keywords
resistor
resistors
series
output
transverse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4434229A
Other languages
English (en)
Inventor
Manfred Baier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE4434229A priority Critical patent/DE4434229A1/de
Publication of DE4434229A1 publication Critical patent/DE4434229A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/001Digital control of analog signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24Frequency- independent attenuators

Landscapes

  • Attenuators (AREA)

Description

Die Erfindung betrifft einen diskontinuierlichen Pegelsteller mit Längs- und Querwiderständen zwischen Ein- und Ausgangsanschlüssen.
Pegelsteller werden in elektronischen Geräten verschiedenster Art eingesetzt. Sie sind meist mit Stufenschaltern aufgebaut, wobei einzelnen Schaltschritten einzelne Festwiderstände zugeordnet sind.
Da für jeden Schaltschritt mehrere mechanische Schalter vorgesehen sind, kommt es zu Abnutzungserscheinungen, die sich, abgesehen von den physikalisch durch relativ hohe Pegelsprünge bedingten Geräuschen durch Oberwellenbildung, als zusätzliche Kratz- und Knackgeräusche bemerkbar machen. Bei Pegelstellern für die Audio-Studiotechnik beträgt die Schrittdämpfung 1,5 dB im Dämpfungsbereich zwischen 0 und -45 dB und 3 dB im Dämpfungsbereich von -45 dB bis -60 dB. Es sind auch Pegelsteller mit feineren Schrittdämpfungen in Gebrauch, die 145 Schaltschritte aufweisen, bei denen bei jedem Schritt 8 Kontaktelemente in Anspruch genommen werden. Es ist einzusehen, daß ein derartiger Pegelsteller, der Flachbahnregler genannt wird, sehr aufwendig herzustellen ist.
Dieser bekannte Pegelsteller wird als kompakte Einbaueinheit gefertigt, die auf einem Bedienfeld angeordnet wird. Dabei werden Ein- und Ausgangsanschlüsse des Pegelstellers über geschirmte Leitungen mit der Signalquelle und der Signalsenke verbunden. Diese Leitungen bilden einerseits Induktionsschleifen, die zur unerwünschten Einstreuung von Störungen führen können. Andererseits muß der kapazitiven Belastung auf den Signalwegen mit geeigneten Maßnahmen begegnet werden.
Der Erfindung liegt die Aufgabe zugrunde, einen diskontinuierlichen Pegelsteller der eingangs genannten Art zu schaffen, der mit wenigen Bauteilen auskommt, insbesondere mit wenigen Schaltern, und der sich für den Einbau an beliebigen Stellen eignet.
Die Aufgabe wird mit den Merkmalen des Patentanspruchs 1 gelöst, nämlich dadurch, daß zwischen Eingangsanschluß und Ausgangsanschluß mehrere parallelgeschaltete Widerstandsglieder vorgesehen sind, die jeweils aus einer Hintereinanderschaltung eines eingangsseitigen und eines ausgangsseitigen Längswiderstands und aus einem durch einen eigenen Schalter mit einem Nullpotentialpunkt verbindbaren Querwiderstand zusammengesetzt sind, wobei die Längswiderstände und der Querwiderstand eines jeden Widerstandsgliedes einen gemeinsamen Verbindungspunkt haben.
Bei der Verwendung einer Anzahl n von Widerstandsgliedern aus jeweils drei Widerständen und einem gesteuerten Schalter lassen sich bei dem erfindungsgemäßen Pegelsteller 2 n Schaltschritte einstellen, indem ein n-Bit­ breites Steuersignal, das die gewünschte, einzustellende Dämpfung repräsentiert, an die steuerbaren Schalter angelegt wird. Die meisten Mikrocontroller, A/D-Wandler und binären Zähler, die zur Ansteuerung beispielsweise in Frage kommen, unterstützen eine Wortbreite von 8 Bit, womit sich bei dem erfindungsgemäßen Pegelsteller die Dämpfung in 256 unterschiedlichen Dämpfungsstufen einstellen läßt.
Wird der einstellbare Dämpfungsbereich gemäß der in Patentanspruch 2 für eine logarithmische Kennlinie angegebenen Dimensionierungsvorschrift für die Widerstände:
RIw = RI0/2w;
ROw = RO0/2w und
RSw = RS0/2w,
wobei w die Ordnungszahl des entsprechenden Widerstandsgliedes ist, durch passende Wahl der Widerstände RI/PO/RS zueinander mit 40 dB gewählt, so ergibt sich über diesen einstellbaren Dämpfungsbereich eine durchschnittliche Schrittdämpfung von 0,3 dB.
Weiter vorteilhafte Ausgestaltungen des diskontinuierlichen Pegelstellers nach der Erfindung sind den restlichen Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand der bei liegenden Zeichnung näher beschrieben. In der Zeichnung bedeuten:
Fig. 1 Schaltbild des erfindungsgemäßen Pegelstellers nach einem ersten Ausführungsbeispiel für unsymmetrische Ein- und Ausgangssignalpegel,
Fig. 2 Schaltbild des erfindungsgemäßen Pegelstellers in einem zweiten Ausführungsbeispiel mit gegenüber Fig. 1 zusätzlicher Spannungsteilung,
Fig. 3 Schaltbild des erfindungsgemäßen Pegelstellers in einem dritten Ausführungsbeispiel für symmetrische Ein- und Ausgangssignalpegel,
Fig. 4 Dämpfungsdiagramm des Dämpfungsverlaufs a [dB] in Abhängigkeit vom Zählerstand x mit MD als Parameter,
Fig. 5 Diagramm des Dämpfungsverlaufs a [dB] in Abhängigkeit vom Zählerstand x mit RT als Parameter,
Fig. 6 Diagramm des Dämpfungsverlaufs a [dB] in Abhängigkeit vom Zählerstand x mit RS als Parameter und
Fig. 7 Diagramm des Dämpfungsverlaufs a [dB] in Abhängigkeit vom Zählerstand x für zwei hintereinandergeschaltete Pegelsteller gemäß Fig. 1.
In Fig. 1 ist ein Schaltbild des erfindungsgemäßen Pegelstellers nach einem ersten grundlegenden Ausführungsbeispiel in unsymmetrischem Aufbau zur Verarbeitung unsymmetrischer Eingangssignale dargestellt.
Der ungedämpfte Signalpegel liegt am Eingangsanschluß E an, und der gedämpfte Signalpegel steht am Ausgangsanschluß A zur Verfügung. Der Eingangsanschluß E ist mit dem Ausgangsanschluß A durch acht Widerstandsglieder verbunden. Jedes Widerstandsglied ist aus einem eingangsseitigen Längswiderstand RI0 bis RI7, einem ausgangsseitigen Längswiderstand RO0 bis RO7, einem Querwiderstand RS0 bis RS7 und einem steuerbaren Schalter S₀ bis S₇ zusammengesetzt, welch letzterer den Querwiderstand RS0 bis RS7 mit einem Potentialnullpunkt NP verbindet, wenn er geschlossen ist, wobei die Längswiderstände RI0-RI7 und RO0-RO7 und der Querwiderstand RS0-RS7 eines jeden Widerstandsgliedes einen gemeinsamen Verbindungspunkt VP₀-VP₇ haben.
Der Schalter S₀ bis S₇ schließt, wenn an seinem Steuereingang C₀ bis C₇ ein H-Pegel angelegt wird.
Die Steuereingänge C₀ bis C₇ der Schalter S₀ bis S₇ werden mit einem 8-Bit-Wort über eine 8-Bit-Leitung L angesteuert, beispielsweise aus einem Mikrocontroller, A/D- Wandler oder aus einem Binärzähler. Beim Zählstand des Steuerwortes von x = 0 (dezimal), das binär aus acht Nullen dargestellt wird, stehen alle Schalter S₀ bis S₇ offen, und die eingestellte Dämpfung hat den kleinsten Wert. Beim Zählstand x = 1, dem Steuerwort 00000001 (MSB links, LSB rechts), ist das Widerstandsglied geringster Bedämpfung mit den Widerständen RI0, RO0, RS0 und dem Schalter S₀ wirksam. Beim Zählerstand von x = 2, dem Steuerwort 00000010, ist das Widerstandsglied nächsthöherer Dämpfung mit RI1, RO1, RS1 und S₁ wirksam, gefolgt vom Zählerstand x = 3, dem Steuerwort 00000011, bei dem die zuvor genannten Widerstandsglieder RI0, RO0, RS0, S₀ und RI1, RO1, RS1, S₁ gemeinsam bedämpfend wirken.
Beim Zählstand des Steuerwortes von x = 0 sind alle Hintereinanderschaltungen des eingangsseitigen und des ausgangsseitigen Längswiderstands RI0-RI7 und RO0-RO7 der Widerstandsglieder parallel geschaltet, so daß sich eine Dämpfung nur einstellen kann, wenn sich an dem gemeinsamen Verbindungspunkt VO der ausgangsseitigen Längswiderstände RO0 bis RO7 ein Lastwiderstand befindet.
Beim Zählstand x = 1 sind die Hintereinanderschaltungen des eingangsseitigen und des ausgangsseitigen Längswiderstands RI0-RI6 und RO0-RO6 der betreffenden Widerstandsglieder parallel geschaltet, so daß sich eine Dämpfung dieser Parallelschaltung durch die hintereinandergeschalteten Widerstände RO7 und RS7 nach Art eines Spannungsteilers ergibt, wobei die geteilte Spannung über den letztgenannten Widerständen RO7 und RS7 ansteht.
Die eingangsseitigen Längswiderstände RI0 bis RI7, allgemein mit RIw bezeichnet, die ausgangsseitigen Längswiderstände RO0 bis RO7, allgemein mit ROw bezeichnet, und die Querwiderstände RS0 bis RS7, allgemein mit RSw bezeichnet, sind folgendermaßen dimensioniert:
RIw = RI0/2w
ROw = RO0/2w und
RSw = RS0/2w,
wobei w die Ordnungszahl des entsprechenden Widerstandsgliedes ist. Gemäß dieser Dimensionierungsvorschrift ergibt sich ein logarithmischer Kennlinienverlauf. In Fig. 4 ist der Verlauf der Dämpfung a [dB] in Abhängigkeit vom Zählerstand x dargestellt. Es sind drei Kurven dargestellt, die sich in ihrem Verhältnis RIw zu ROw unterscheiden; genauer gesagt, ist das Verhältnis
bei der oberen Kurve, bei der mittleren Kurve ist MD = 5 und bei der unteren Kurve ist MD = 10. Die Wahl von MD hat also Einfluß auf die maximal erzielbare Dämpfung sowie auf die Steigung der Dämpfung a [dB] als Funktion des Zählstandes x bei minimalem und maximalem Zählerstand x.
Wie in Fig. 1 gezeigt, sind die Widerstandsglieder von einem Einzelwiderstand RT überbrückt. Genauer gesagt, verbindet der Einzelwiderstand RT den gemeinsame Verbindungspunkt V₁ der eingangsseitigen Längswiderstände RI0 bis RI7 mit dem gemeinsamen Verbindungspunkt VO der ausgangsseitigen Längswiderstände RO0 bis RO7. Damit läßt sich der Dämpfungshub des Pegelstellers einengen, wie in Fig. 6 für verschiedene Werte von RT dargestellt. Des weiteren ist ersichtlich, daß bei kleiner werdendem Widerstandswert von RT nicht nur der Dämpfungshub eingeengt wird, sondern daß der Verlauf der Dämpfungskurve a = f(x) eine "Linearisierung", d. h., eine zählerstandsbezogene Egalisierung der Schrittdämpfung erfährt.
Beim Zählstand x = 255 für die maximale Dämpfung sind alle Widerstandsglieder mit ihrem in Reihe geschalteten Querwiderstand RS0 bis RS7 und ihrem ausgangsseitigen Längswiderstand RO0 bis RO7 als Spannungsteiler- Abgriffswiderstand parallelgeschaltet. In diesem Fall steht der Eingangspegel über dem Einzelwiderstand RT und dem Spannungsteiler- Abgriffswiderstand an und der Ausgangspegel über diesem Spannungsteiler- Abgriffswiderstand.
Eine weitere Beeinflussung der Dämpfungskennlinie des Pegelstellers ist durch Variieren des Wertes von RS möglich. Wie aus Fig. 7 ersichtlich, besteht auch hier die Möglichkeit, sowohl den Dämpfungshub einzuengen, als auch den Verlauf der Dämpfungskurve a(x) zu "linearisieren", indem man den Wert von RS vergrößert. Der maximale Dämpfungshub ergibt sich ersichtlich bei RS = 0.
Nachstehend ist dieser Dämpfungsverlauf als Funktion des Zählerstandes x in einer Formel zusammengefaßt angegeben, wobei alle oben erwähnten Parameter berücksichtigt sind.
Hierin bedeutet n die Anzahl verwendeter Widerstandsglieder und x den aktuellen Zählerstand, wie schon erwähnt.
Der Eingangswiderstand des beschriebenen Pegelstellers ist von der eingestellten Dämpfung abhängig. Wenn diese Abhängigkeit in Hinsicht auf die Signalquellenwiderstand unerwünscht ist, kann zwischen Eingangsanschluß E und Potentialnullpunkt PN ein Einzelwiderstand RE geschaltet werden, dessen Wert vorzugsweise nicht größer als
ist.
Dem in Fig. 1 dargestellten Pegelsteller kann ein weiterer identischer Pegelsteller nachgeschaltet werden. Dabei ist es nicht erforderlich, die hinzukommenden Steuereingänge entsprechend C₀ bis C₇ der hinzukommenden Schalter entsprechend S₀ bis S₇ mit einem zusätzlichen 8-Bit- Wort über eine zusätzliche 8-Bit-Leitung L anzusteuern, sondern die hinzugekommenen Steuereingänge entsprechend C₀ bis C₇ werden mit denen des ersten Pegelstellers parallel geschaltet und somit parallel angesteuert. Der sich damit ergebende Dämpfungsverlauf ist in dem Diagramm der Fig. 5 dargestellt, wobei der überbrückende Einzelwiderstand RT jeweils mit ∞ und der Querwiderstand jeweils ≠ 0 gewählt wurde.
In Fig. 2 ist ein Schaltbild des erfindungsgemäßen Pegelstellers nach einem zweiten Ausführungsbeispiel dargestellt, dessen Widerstandsglieder mit den Indizes w = 0 bis 5, deren Anzahl auf sechs beschränkt ist, mit denen des ersten Ausführungsbeispiels identisch sind und von deren wiederholter Beschreibung hier abgesehen wird.
Der gemeinsame Verbindungspunkt V₀ der ausgangsseitigen Längswiderstände RO0 bis RO7 ist einerseits mit dem Lastwiderstand RL verbunden und andrerseits mit einem schaltbaren Spannungsteiler, der aus Längswiderständen R₁, R₂, R₃ und Querwiderständen RS6′, RS7′, RS8′ zusammengesetzt ist, die über steuerbare Schalter S₆, S₇, S₈ mit dem Potentialnullpunkt NP verbindbar sind. Die Werte der Längswiderstände R₁, R₂, R₃ und der Querwiderstände RS6′, RS7′, RS8′ sind so gewählt, daß sich für die Schrittdämpfung stets eine gleich großer Wert wie bei den Widerstandsgliedern ergibt. Die Ansteuerung des steuerbaren Schalters S₈ erfolgt über ein UND- Glied UND, das ggf. die beiden Ansteuersignale auf der 8-Bit-Leitung L für die Steuereingänge C₆ und C₇ der Schalter S₆ und S₇ zum Steuereingang C₈ des Schalters S₈ durchschaltet.
Das in Fig. 3 dargestellte Schaltbild zeigt ein drittes Ausführungsbeispiel des erfindungsgemäßen Pegelstellers, der symmetrisch aufgebaut ist. Die erfindungswesentlichen Merkmale sind bereits anhand Fig. 1 für das erste Ausführungsbeispiel beschrieben worden, so daß auf deren erneute Beschreibung verzichtet wird. Angemerkt sei lediglich, daß in der Fig. 3 kein physischer Potentialnullpunkt PN angegeben ist. Dieser liegt physikalisch in der Mitte der Querwiderstände RE, RS0 bis RS7 und RA, so daß diese Querwiderstände und auch die steuerbaren Schalter S₀ bis S₇ lediglich einfach und nicht doppelt für die beiden Symmetriehälften vorgesehen werden müssen.

Claims (9)

1. Diskontinuierlicher Pegelsteller mit Längs- und Querwiderständen zwischen Ein- und Ausgangsanschlüssen, dadurch gekennzeichnet, daß zwischen Eingangsanschluß (E) und Ausgangsanschluß (A) mehrere parallelgeschaltete Widerstandsglieder vorgesehen sind, die jeweils aus einer Hintereinanderschaltung eines eingangsseitigen und eines ausgangsseitigen Längswiderstands (RI0-RI7 und RO0-RO7) und aus einem durch einen eigenen Schalter (S₀-S₇) mit einem Nullpotentialpunkt (NP) verbindbaren Querwiderstand (RS0- RS7) zusammengesetzt sind, wobei die Längswiderstände(RI0- RI7 und RO0-RO7) und der Querwiderstand (RS0-RS7) eines jeden Widerstandsgliedes einen gemeinsamen Verbindungspunkt (VP₀-VP₇) haben.
2. Pegelsteller nach Anspruch 1, mit logarithmischer Kennlinie, insbesondere für Audioanlagen, gekennzeichnet durch folgende Dimensionierungsvorschrift für die Widerstände:
RIw = RI0/2w;
ROw = RO0/2w und
RSw = RS0/2w,
wobei w die Ordnungszahl des entsprechenden Widerstandsgliedes ist.
3. Pegelsteller nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Widerstandsglieder von einem Einzelwiderstand (RT) überbrückt sind.
4. Pegelsteller nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Einzelwiderstand (RT) den Wert unendlich annehmen kann und/oder daß die Querwiderstände (RS0 bis RS7) den Wert Null annehmen können.
5. Pegelsteller nach einem der vorstehenden Ansprüche, gekennzeichnet durch einen zwischen den Eingangsanschluß (E) und den Potentialnullpunkt (NP) geschalteten Einzelwiderstand (RE).
6. Pegelsteller nach einem der vorstehenden Ansprüche, gekennzeichnet durch einen zwischen den gemeinsamen Verbindungspunkt (V₀) der ausgangssseitigen Längswiderstände (RO0-RO7) und den Potentialnullpunkt (NP) geschalteten Widerstand (RA).
7. Pegelsteller nach einem der vorstehenden Ansprüche, gekennzeichnet durch einen an den gemeinsamen Verbindungspunkt (V₀) der ausgangssseitigen Längswiderstände (RO0-RO6) angeschlossenen Spannungsteiler aus einem Längswiderstand (RI) und einem an den Potentialnullpunkt (NP) anschaltbaren Querwiderstand (RS7′).
8. Pegelsteller nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der gemeinsame Verbindungspunkt (V₀) der ausgangsseitigen Längswiderstände (RO0 bis RO5) und des Lastwiderstands (RA) mit einem schaltbaren Spannungsteiler verbunden ist, der mit Längswiderständen (R₁, R₂, R₃) und Querwiderständen (RS6′, RS7′, RS8′), die über steuerbare Schalter (S₅, S₆, S₇) mit dem Potentialnullpunkt (NP) verbindbar sind, eine Kettenschaltung bildet.
9. Pegelsteller nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß der Widerstandswert des zwischen den Eingangsanschluß (E) und den Potentialnullpunkt (NP) geschalteten Einzelwiderstands (RE) nicht größer als ist.
DE4434229A 1994-06-07 1994-09-26 Diskontinuierlicher Pegelsteller mit Längs- und Querwiderständen Ceased DE4434229A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4434229A DE4434229A1 (de) 1994-06-07 1994-09-26 Diskontinuierlicher Pegelsteller mit Längs- und Querwiderständen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4419670 1994-06-07
DE4434229A DE4434229A1 (de) 1994-06-07 1994-09-26 Diskontinuierlicher Pegelsteller mit Längs- und Querwiderständen

Publications (1)

Publication Number Publication Date
DE4434229A1 true DE4434229A1 (de) 1995-12-14

Family

ID=6519865

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4434229A Ceased DE4434229A1 (de) 1994-06-07 1994-09-26 Diskontinuierlicher Pegelsteller mit Längs- und Querwiderständen

Country Status (1)

Country Link
DE (1) DE4434229A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2935306A1 (de) * 1978-09-06 1980-04-03 Hitachi Ltd Steueranordnung mit veraenderlichem verstaerkungsfaktor
US4654610A (en) * 1985-07-23 1987-03-31 Hewlett-Packard Company PIN diode switched RF signal attenuator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2935306A1 (de) * 1978-09-06 1980-04-03 Hitachi Ltd Steueranordnung mit veraenderlichem verstaerkungsfaktor
US4654610A (en) * 1985-07-23 1987-03-31 Hewlett-Packard Company PIN diode switched RF signal attenuator

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
61-166211 A., E-463,Dec. 10,1986,Vol.10,No.370 *
JP Patents Abstracts of Japan: 55-82521 A., E-25, Sept.12,1980,Vol. 4,No.130 *
SCHUMACHER,H.: Dämpfungsvierpole aus ohmschen Wi- derständen. In: STEMAG-Nachrichten, 40/April,1967,S.1082-1094 *
WRIGHT,Paul B.: Resistive Attenuators, Pads and Networks. In: Communications for July 1945,Vol.25,S.50,52,54,56,60,73 *

Similar Documents

Publication Publication Date Title
DE3202789C2 (de)
DE112008002825T5 (de) Integrierter, digital gesteuerter Dezibel-linearer Dämpfungsschaltkreis
EP0579025B1 (de) Digital-Analog-Wandler mit gewichtetem kapazitiven Wandlernetzwerk
DE2945494C2 (de)
DE2723404C2 (de) Veränderbarer Entzerrer
DE19630393C2 (de) Elektrische Signalverarbeitungsschaltung
DE4305863B4 (de) Equalizer
DE4434229A1 (de) Diskontinuierlicher Pegelsteller mit Längs- und Querwiderständen
DE4016085C2 (de)
EP0142182B1 (de) Schaltungsanordnung zum Umwandeln eines digitalen Eingangssignals in ein analoges Ausgangssignal
DE2747857C3 (de) Vierpol, dessen Übertragungsfunktion einstellbar ist
DE4000131C1 (de)
EP0456321B1 (de) Schaltungsanordnung mit elektronisch steuerbarem Übertragungsverhalten
DE2934400C2 (de) Steuerbare Eichleitung
EP0086463A2 (de) Laufzeitentzerrer für Geräte der elektrischen Nachrichtentechnik
EP0532781B1 (de) Integrierte Schaltungsanordnung mit einem analogen Netzwerk
EP0512365A1 (de) Vorrichtung zur gehörrichtigen Lautstärkesteuerung
DE3241185C2 (de)
DE2533553B2 (de) Einstellbarer entzerrer
DE2747281A1 (de) Sprossendaempfer
DE1183955B (de) Daempfungsregler in Bruecken-T-Schaltung
CH668519A5 (de) Aktive tiefpassfilterschaltung.
DE2055043C3 (de) Einstellbare Laufzeitkette
DE19539032C2 (de) Verfahren und Vorrichtung zur Digital-Analog- bzw. Analog-Digital-Umsetzung
DE3429946C2 (de)

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8131 Rejection