DE4418653A1 - Vorrichtung zum Auswählen eines von wenigstens zwei Taktsignalen in redundanten Einrichtungen eines Kommunikationssystems - Google Patents

Description

Die Erfindung betrifft eine Vorrichtung gemäß dem Oberbegriff des Patentanspruchs 1.

An Kommunikationssysteme wird generell die Forderung ge­ stellt, daß es im Rahmen seiner Kapazitäten jederzeit für al­ le Teilnehmer verfügbar sein muß. Aus diesem Grund sind zen­ trale und auch dezentrale Einheiten eines Kommunikationssy­ stems mit großer Fehlerwirkbreite redundant ausgelegt. Dies bedeutet beispielsweise, daß bei Ausfall einer Einheit auf die dazu redundant ausgelegte Einheit oder Einrichtung umge­ schaltet werden kann. Die Einrichtung, auf der das Fehlver­ halten aufgetreten ist, muß dann gewechselt und ausgetauscht werden, um die vom Betreiber geforderte und vom Hersteller garantierte Verfügbarkeit des Kommunikationssystems aufrecht zu erhalten. Internationale Normierungsgremien für Kommunika­ tionssysteme/Kommunikationsnetze - beispielsweise CCITT - fordern eine sehr hohe Verfügbarkeit des Systems über die ge­ samte Lebensdauer. Insbesondere darf ein Kommunikationssystem nach dieser Forderung in einer Zeitspanne von 20 Jahren - was in der Regel eine typische Lebenszeit eines Kommunikationssy­ stems repräsentiert - höchstens 1 Stunde total ausfallen. Entsprechend dieser Zuverlässigkeitsanforderung sind die Ein­ richtungen eines Kommunikationssystems redundant ausgeführt.

In der Druckschrift "Telecom Report 4 (1981), Beiheft ′Digitalvermittlungssystem EWSD′" ist beispielsweise auf Seite 7 bis Seite 9 die Redundanzstruktur eines Kommunikati­ onssystems aufgezeigt. Dort sind die jeweiligen redundant ausgelegten Einrichtungen kreuzweise über Verbindungsleitun­ gen miteinander verbunden. Tritt in einer der Einrichtungen ein Fehler auf, so wird unmittelbar auf die redundant dazu ausgelegte Einrichtung umgeschaltet.

Bei derartigen Umschaltevorgängen gilt es zu beachten, daß von dem die betreffenden Einrichtungen steuernden Takt auf den redundanten Takt umgeschaltet wird. Um ein sicheres Um­ schalten zu gewährleisten, sollten beide Taktsignale in Fre­ quenz und Phase übereinstimmen. In der Praxis ist dies jedoch nicht immer gegeben. Zwar kann die Frequenzgleichheit durch relativ einfache Mittel aufrechterhalten werden, die Phasen­ gleichheit (Taktskew) unterliegt aufrund unterschiedlicher Laufzeiten Schwankungen. Aus diesem Grund sind die Umschalte­ vorgänge in der Regel fehlerbehaftet. Weiterhin ist problema­ tisch, daß ein Takt gegen Erde oder Betriebsspannung kurzge­ schlossen sein kann. In diesem Fall spricht man dann von ei­ nem sogenannten Stuck-at-Fehler. Dies bedeutet in der Praxis, daß beim Auftreten derartiger Fehler das betreffende Taktsi­ gnal eine gewisse Zeitspanne (mehrere µs) keine Taktflanken aufweist und damit (innerhalb dieser Zeitspanne) nicht vor­ handen ist. Das Umschalten von einer defekten Einrichtung mit gesunder Taktversorgung auf die betreffende redundante Ein­ richtung, die von einem stuck-at-fehlerbehafteten Taktsignal gesteuert wird, ist somit unter allen Umständen zu vermeiden.

Als Folge des Taktskew tritt dann beim Umschaltevorgang selbst das Problem auf, daß sogenannte "Spikes" auftreten können. Ältere Kommunikationssysteme, in denen die Logikele­ mente noch diskret auf Baugruppen verdrahtet wurden, wiesen bei Taktumschaltevorgängen zwar ebenfalls "Spikes" auf, je­ doch ohne große Folgen. Dies hat seinen Grund darin, daß die Leiterbahnen sowie die betreffenden Bausteine derart große Kapazitäten aufgewiesen haben, daß die Energie der entstande­ nen Spikes nicht groß genug war, um die Schaltkapazitäten um­ zuladen und demzufolge auch nicht in der Lage waren, nachge­ schaltete Einrichtungen zu schalten. Bei modernen Kommunika­ tionssystemen hat sich diese Sachlage etwas geändert. So wer­ den heute hochintegrierte Bausteine verwendet, die eine Viel­ zahl von Funktionen aufweisen, die früher diskret auf einer oder mehreren Baugruppen verdrahtet wurden. Zusammen mit der Integrationsdichte hat sich aber auch die Empfindlichkeit der betreffenden Bausteine verändert (z. B. durch geringere Kapa­ zitäten). So können in hochintegrierten Schaltkreisen Spikes mit extrem geringer Breite (weniger als 1 ns) an Takteingän­ gen von Kippstufen ein Schalten am Kippstufenausgang bewir­ ken. Dieses Schalten geschieht jedoch nicht kontrolliert, d. h. der Ausgang schwingt für kurze Zeit und nimmt dann einen nicht vorhersehbaren logischen Zustand ein. Selbst wenn die Kippstufe sauber schalten sollte, würden mit Spikes beauf­ schlagte Taktsignale eine unerwünschte Zwischentaktung bewir­ ken.

Als Beispiel hierfür seien komplexere Vorrichtungen für Steu­ ervorgänge angeführt. Hier können mit Spikes beaufschlagte Taktsignale dazu führen, daß jene Vorrichtungen falsche oder undefinierte Zustände einnehmen. Eine korrekte Funktion ist dann nicht mehr gewährleistet. Insofern sollten also Spikes bei den Umschaltevorgängen auf jeden Fall vermieden werden.

Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung anzugeben, in der das Umschalten insbesondere fehlerbehafte­ ter Takte unverzüglich durchgeführt werden kann, ohne nach­ teilige Auswirkungen auf die nachgeschalteten Einrichtungen zu bewirken.

Die Erfindung wird, ausgehend vom Oberbegriff des Patentan­ spruchs 1, durch dessen kennzeichnende Merkmale gelöst.

Vorteilhaft an der Erfindung ist das Ermitteln der Phasenlage zweier Taktsignale in einer Vergleichsvorrichtung. In Abhän­ gigkeit vom Ergebnis der Ermittlung wird dann ein Bewertungs­ signal einer Bewertungsvorrichtung übergeben, die in Abhän­ gigkeit von diesem Bewertungssignal in Verbindung mit den zwei Taktsignalen ermittelt, welches der beiden Taktsignale fehlerbehaftet ist. Weiterhin wird in Abhängigkeit von dem Ergebnis der Ermittlung einer Durchschaltevorrichtung ein weiteres Bewertungssignal übergeben. In Abhängigkeit von die­ sem weiteren Bewertungssignal schaltet dann die Durchschalte­ vorrichtung in Verbindung mit einem Umschaltesignal eines der beiden Taktsignale wieder frei.

Weitere Ausgestaltungen der Erfindung sind in den Unteran­ sprüchen angegeben:

Gemäß Anspruch 2 ist vorgesehen, daß die Vergleichsvorrich­ tung das Bewertungssignal dann mit einem festgelegten, ersten Pegel bereitstellt, wenn die Phasendifferenz der wenigstens zwei Taktsignale null ist, und daß die Vergleichsvorrichtung das Bewertungssignal mit einem festgelegten zweiten Pegel be­ reitstellt, wenn die Phasendifferenz der wenigstens zwei Taktsignale ungleich null ist. Damit ist der Vorteil verbun­ den, daß ein Unterschied in der Phasenlage als Eingangsgröße in die Bewertung eingeht.

Gemäß Anspruch 3 ist vorgesehen, daß die Bewertungsvorrich­ tung ermittelt, ob die wenigstens zwei Taktsignale gegen ein genormtes Bezugspotential bzw. gegen Betriebsspannung kurzge­ schlossen sind. Damit ist der Vorteil verbunden, daß Stuck-at- Fehler unmittelbar ermittelt werden können.

Gemäß Anspruch 4 ist vorgesehen, daß erst dann ein Taktsignal freigeschaltet wird, wenn das Umschaltesignal mit einem fest­ gelegten Pegel auftritt. Damit ist der Vorteil verbunden, daß das Freischalten mit dem Moment des Umschaltens korreliert ist.

Die Erfindung wird im folgenden anhand eines Ausführungsbei­ spiels erläutert.

Es zeigt:

Fig. 1 die erfindungsgemäße Schaltungsanordnung.

Die erfindungsgemäße Schaltungsanordnung ist aus insgesamt 3 Funktionsblöcken aufgebaut. Diese sind eine Vergleichsschal­ tung VGL, eine Bewertungsschaltung B sowie eine Durchschalte­ vorrichtung D. In einem Kommunikationssystem werden in der Regel zwei Taktsignale, ein aktives Taktsignal sowie ein re­ dundantes Taktsignal, geführt. Im vorliegenden Ausführungs­ beispiel sind dies die beiden Taktsignale CLK1, CLK2. Beide werden in der erfindungsgemäßen Schaltungsanordnung direkt über Leitungen L1, L2 auf einen Multiplexer MUX geschaltet. Darüber hinaus werden beide Taktsignale gleichzeitig über Leitungen L8, L9 abgegriffen und zum einen über Leitungen L4, L5 einem weiteren Multiplexer MX zugeführt. Zum anderen wer­ den die Taktsignale CLK1, CLK2 über Leitungen L5, L15 bzw. L6 der Vergleichsschaltung VGL zugeführt. Dabei wird das Taktsignal CLK1 über die Leitung L15 dem Takteingang eines D- Flip-Flops TF00 zugeführt. Das Taktsignal CLK2 wird über die Leitung L6 ebenfalls dem Takteingang eines weiteren D-Flip- Flops TF10 zugeführt. Weiterhin erhält das Flip-Flop TF00 über ein Logikelement LO0, das als XOR-Gatter ausgestaltet ist, ein Eingangssignal zugeführt; dabei ist einer der Ein­ gänge des Logikelementes LO0 über eine Leitung L23 mit einem Eingang des Multiplexer MX und dem Ausgang eines ODER-Gatters LO3 verbunden. Der verbleibende Eingang liegt im Rückkoppel­ kreis des Flip-Flops TF00, wobei das rückgekoppelte Signal über eine Leitung L13, L14 zugeführt wird. Der Eingang des Flip-Flops TF10 ist mit einem weiteren Logikelement LO1, das ebenfalls als XOR-Gatter ausgestaltet ist, verbunden. Einer der Eingänge desselben ist über eine Leitung L7 an den Multi­ plexer MX und an den Ausgang einer Kippstufe FF10 herange­ führt, während der verbleibende Eingang in gleicher Weise wie beim Flip-Flop TF00 in den Rückkoppelkreis des Flip-Flops TF10 über eine Leitung L10 eingefügt ist. Das jeweiligen Aus­ gangssignale der Flip-Flops TF00,TF10 wird über die Leitungen L12, L14 geführt. Beide Flip-Flops TF00, TF10 weisen jeweils einen Rücksetzeingang R auf, der mit einem entsprechenden Rücksetzsignal beaufschlagbar ist. Weiterhin weisen beide Flip-Flops jeweils einen, zu dem Ausgang Q inversen Ausgang auf, der jedoch unbeschaltet ist. Die den jeweiligen Ausgän­ gen Q entnommenen Ausgangssignale werden über die Leitungen L12,L14 einem weiteren Logikelement LO2, das ebenfalls als XOR-Gatter ausgestaltet ist, zugeführt. Das dem Logikelement Lo2 entstammende Ausgangssignal dient als Bewertungssignal UNGLEICH und wird über eine Leitung L17 aus der Vergleichs­ schaltung VGL herausgeführt und der Bewertungsschaltung B übergeben.

Das Bewertungssignal UNGLEICH wird über die Leitung L17 den Eingängen zweier D-Flip-Flops FF00 sowie FF10 zugeführt. Wei­ terhin ist der Takteingang der beiden Flip-Flops über Inver­ tierungsglieder I0, I1 über eine Leitung L16 an die Leitung L5 bzw. eine Leitung L18 an die Leitung L6 herangeführt. Bei­ de Flip-Flops FF00, FF10 weisen jeweils einen Rücksetzeingang R auf. Der Ausgang Q des Flip-Flops FF00 bleibt unbeschaltet, während der inverse Ausgang über die Leitung L22 mit einem Logikelement LO3 verbunden ist. Dieses ist als ODER-Gatter ausgebildet. Der verbleibende Eingang von LO3 ist über eine Leitung L21 mit dem Ausgang Q des Flip-Flops FF10 verbunden. Der dazu inverse Ausgang (Signal DIS_1) ist über eine Lei­ tung L20 zum einen an ein weiteres Flip-Flop FF11 herange­ führt; zum anderen wird die Leitung L20 auf den Multiplexer MX gegeben. Weiterhin ist der Takteingang des Flip-Flops FF11 mit der Leitung L6 verbunden, während der Ausgang Q über eine Leitung L26 ebenfalls an den Multiplexer MX herangeführt ist. Der zu Q inverse Ausgang bleibt unbeschaltet. Ebenso weist auch dieses Flip-Flop FF11 einen Rücksetzeingang R auf. Das der Logikanordnung LO3 entstammende Signal DIS_0 wird über eine Leitung L24 dem Eingang eines Flip-Flops FF01 zugeführt. Weiterhin ist dem Takteingang dieses Flip-Flops über die Lei­ tung L5 das ursprüng-liche Taktsignal CLK1 zugeführt. Der Ausgang Q wird über eine Leitung L25 ebenfalls dem Multiple­ xer MX übergeben (DIS0_SYNC), der zu Q inverse Ausgang bleibt unbeschaltet. Auch das Flip-Flop FF01 weist einen Rücksetzeingang R auf.

Der Multiplexer MX ist bereits Bestandteil der Durchschalte­ vorrichtung D. Das dem Ausgang des Multiplexers MX entstam­ mende Signal MSEL_TAKT wird über eine Leitung L27 sowie einen Invertierer I2 und eine Leitung L29 einem Takteingang eines Flip-Flop FF3 übergeben. Vor dem Invertierer wird das Signal über eine Leitung L28 abgegriffen und dem Takteingang eines Flip-Flop FF2 zugeführt. Das dem Flip-Flop FF2 entstammende Signal am Ausgang Q wird über eine Leitung L30 dem Flip-Flop FF3 zugeführt. Das dem Flip-Flop FF3 entstammende Signal MSEL wird dem Ausgang Q entnommen und über eine Leitung L31 einem Steuereingang des Multiplexers MUX zugeführt. Am Ausgang des Multiplexers MUX kann das ausgewählte Taktsignal SEL_CLK über die Leitung L32 entnommen werden.

Im folgenden wird die Funktionsweise der erfindungsgemäßen Schaltungsanordnung näher erläutert:

Nachdem das Rücksetzsignal R inaktiv geworden ist, befindet sich die erfindungsgemäße Schaltungsanordnung im normalen Be­ triebszustand. Jeder positive Taktwechsel der beiden Taktsi­ gnale CLK1, CLK2 hat zur Folge, daß die beiden Flip-Flops TF00, TF10 "toggeln". Das Toggeln eines Flip-Flops bedeutet, daß der betreffende Flip-Flop bei jedem Taktwechsel einen, sich von dem vorhergehenden Zustand unterscheidenden Zustand einnimmt. Solange die beiden Flip-Flop Ausgänge TOG_0,TOG_1 die gleiche Signallage aufweisen, bleibt das Bewertungssignal UNGLEICH (Leitung L17) inaktiv. Die nachgeschalteten Flip- Flops FF00, FF10 schalten den Multiplexer MX frei. Damit ent­ steht dann aus der Addition der beiden Taktsignale CLK1, CLK2 das Signal MSEL_TAKT (Leitung L27). Dieses Signal trägt mit Hilfe der beiden Flip-Flops FF2, FF3 dafür Sorge, daß Ände­ rungen am Taktauswahleingang S des Flip-Flops FF2 nur während des Zustandes "LOW" der beiden Taktsignale CLK1, CLK2 erfol­ gen. Am Ausgang des Multiplexers MUX steht dann das ausge­ wählte Taktsignal SEL_CLK spikefrei zur Verfügung.

Ist nun eines der beiden Taktsignale CLK1, CLK2 mit einem Stuck-at-Fehler behaftet, so wird der betreffende Flip-Flop TF00 bzw.TF10 nicht mehr toggeln, das Bewertungssignal UN­ GLEICH nimmt damit den aktiven Zustand "1" ein. Dies wird von dem nachgeschalteten Flip-Flop FF00 bzw.FF10, das von dem nicht fehlerbehafteten Taktsignal beschaltet wird, als Takt­ ausfall interpretiert. Anschließend wird über das betreffende Ausgangssignal DIS_0 bzw.DIS_1 (Leitung L24 bzw. L20) am Mul­ tiplexer MX das fehlerbehaftete Taktsignal abgeschaltet. Gleichzeitig hierzu wird das Toggeln des noch aktiven Flip- Flops unterbunden. Das Signal MSEL_TAKT kann auch weiterhin Änderungen am Auswahlsignal S während des Zustandes "LOW" der Taktquelle zum Multiplexer MUX weiterleiten.

Ist der Stuck-at-Fehler behoben, beginnt der jeweilige Flip- Flop wieder zu toggeln, so daß das Bewertungssignal UNGLEICH in den inaktiven Zustand wechselt. Dies wird von einem der Flip-Flops TF00 bzw. TF10 registiert, welcher daraufhin das Wiedereinschalten des betreffenden Taktsignals vorbereitet. Zeitgleich hierzu wird das zuvor unterbundene Toggeln des je­ weiligen Flip-Flops wieder zugelassen. Die beiden nachge­ schalteten Flip-Flops FF01, FF11 übernehmen den jeweiligen Zu­ stand der beiden Signalen DIS_0,DIS_1. Die beiden Ausgangssi­ gnale DIS0_SYNC,DIS1_SYNC dieser beiden Flip-Flops schalten das zuvor abgeschaltete Taktsignal wieder zu, womit sich die erfindungsgemäße Schaltungsanordnung wieder im normalen Be­ triebzustand befindet.

Claims (4)

1. Vorrichtung zum Auswählen eines von wenigstens zwei Takt­ signalen, die eine Vergleichsvorrichtung (VGL), eine Bewer­ tungsvorrichtung (B) sowie eine Durchschaltevorrichtung (D) aufweist, dadurch gekennzeichnet,
daß die Vergleichsvorrichtung (VGL) die Phasenlage der wenig­ stens zwei Taktsignale (CLK1, CLK2) ermittelt, in Abhängigkeit vom Ergebnis der Ermittlung ein Bewertungssignal (UNGLEICH) der Bewertungsvorrichtung (B) übergibt, die in Abhängigkeit von diesem Bewertungssignal (UNGLEICH) in Verbindung mit den wenigstens zwei Taktsignalen (CLK1,CLK2) ermittelt, welches der wenigstens zwei Taktsignale (CLK1,CLK2) fehlerbehaftet ist, und in Abhängigkeit von dem Ergebnis der Ermittlung der Durchschaltevorrichtung (D) ein weiteres Bewertungssignal (MSEL_TAKT) übergibt, und
daß die Durchschaltevorrichtung (D) in Abhängigkeit von dem weiteren Bewertungssignal (MSEL_TAKT) in Verbindung mit einem Umschaltesignal (S) eines der wenigstens zwei Taktsignale (CLKI , CLK2) freischaltet.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß die Vergleichsvorrichtung (VGL) das Bewertungssignal (UNGLEICH) dann mit einem festgelegten, ersten Pegel bereit­ stellt, wenn die Phasendifferenz der wenigstens zwei Taktsi­ gnale (CLK1,CLK2) null ist, und
daß die Vergleichsvorrichtung (VGL) das Bewertungssignal (UNGLEICH) mit einem festgelegten zweiten Pegel bereitstellt, wenn die Phasendifferenz der wenigstens zwei Taktsignale (UNGLEICH) ungleich null ist.

3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die Bewertungsvorrichtung (B) ermittelt, ob die wenig­ stens zwei Taktsignale (CLK1, CLK2) gegen ein genormtes Be­ zugspotential bzw. gegen Betriebsspannung kurzgeschlossen sind.

4. Vorrichtung nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß erst dann ein Taktsignal (CLK1, CLK2) freigeschaltet wird, wenn das Umschaltesignal (S) mit einem festgelegten Pegel auftritt.