DE4418653C2 - Vorrichtung zum Auswählen eines von wenigstens zwei Taktsignalen in redundanten Einrichtungen eines Kommunikationssystems - Google Patents
Vorrichtung zum Auswählen eines von wenigstens zwei Taktsignalen in redundanten Einrichtungen eines KommunikationssystemsInfo
- Publication number
- DE4418653C2 DE4418653C2 DE19944418653 DE4418653A DE4418653C2 DE 4418653 C2 DE4418653 C2 DE 4418653C2 DE 19944418653 DE19944418653 DE 19944418653 DE 4418653 A DE4418653 A DE 4418653A DE 4418653 C2 DE4418653 C2 DE 4418653C2
- Authority
- DE
- Germany
- Prior art keywords
- clock signals
- signal
- flip
- clock
- clk2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
Die Erfindung betrifft eine Vorrichtung gemäß dem Oberbegriff
des Patentanspruchs 1.
An Kommunikationssysteme wird generell die Forderung ge
stellt, daß es im Rahmen seiner Kapazitäten jederzeit für al
le Teilnehmer verfügbar sein muß. Aus diesem Grund sind zen
trale und auch dezentrale Einheiten eines Kommunikationssy
stems mit großer Fehlerwirkbreite redundant ausgelegt. Dies
bedeutet beispielsweise, daß bei Ausfall einer Einheit auf
die dazu redundant ausgelegte Einheit oder Einrichtung umge
schaltet werden kann. Die Einrichtung, auf der das Fehlver
halten aufgetreten ist, muß dann gewechselt und ausgetauscht
werden, um die vom Betreiber geforderte und vom Hersteller
garantierte Verfügbarkeit des Kommunikationssystems aufrecht
zu erhalten. Internationale Normierungsgremien für Kommunika
tionssysteme/Kommunikationsnetze - beispielsweise CCITT -
fordern eine sehr hohe Verfügbarkeit des Systems über die ge
samte Lebensdauer. Insbesondere darf ein Kommunikationssystem
nach dieser Forderung in einer Zeitspanne von 20 Jahren - was
in der Regel eine typische Lebenszeit eines Kommunikationssy
stems repräsentiert - höchstens 1 Stunde total ausfallen.
Entsprechend dieser Zuverlässigkeitsanforderung sind die Ein
richtungen eines Kommunikationssystems redundant ausgeführt.
In der Druckschrift "Telecom Report 4 (1981), Beiheft
Digitalvermittlungssystem EWSD" ist beispielsweise auf
Seite 7 bis Seite 9 die Redundanzstruktur eines Kommunikati
onssystems aufgezeigt. Dort sind die jeweiligen redundant
ausgelegten Einrichtungen kreuzweise über Verbindungsleitun
gen miteinander verbunden. Tritt in einer der Einrichtungen
ein Fehler auf, so wird unmittelbar auf die redundant dazu
ausgelegte Einrichtung umgeschaltet.
Bei derartigen Umschaltevorgängen gilt es zu beachten, daß
von dem die betreffenden Einrichtungen steuernden Takt auf
den redundanten Takt umgeschaltet wird. Um ein sicheres Um
schalten zu gewährleisten, sollten beide Taktsignale in Fre
quenz und Phase übereinstimmen. In der Praxis ist dies jedoch
nicht immer gegeben. Zwar kann die Frequenzgleichheit durch
relativ einfache Mittel aufrechterhalten werden, die Phasen
gleichheit (Taktskew) unterliegt aufrund unterschiedlicher
Laufzeiten Schwankungen. Aus diesem Grund sind die Umschalte
vorgänge in der Regel fehlerbehaftet. Weiterhin ist problema
tisch, daß ein Takt gegen Erde oder Betriebsspannung kurzge
schlossen sein kann. In diesem Fall spricht man dann von ei
nem sogenannten Stuck-at-Fehler. Dies bedeutet in der Praxis,
daß beim Auftreten derartiger Fehler das betreffende Taktsi
gnal eine gewisse Zeitspanne (mehrere µs) keine Taktflanken
aufweist und damit (innerhalb dieser Zeitspanne) nicht vor
handen ist. Das Umschalten von einer defekten Einrichtung mit
gesunder Taktversorgung auf die betreffende redundante Ein
richtung, die von einem stuck-at-fehlerbehafteten Taktsignal
gesteuert wird, ist somit unter allen Umständen zu vermeiden.
Als Folge des Taktskew tritt dann beim Umschaltevorgang
selbst das Problem auf, daß sogenannte "Spikes" auftreten
können. Altere Kommunikationssysteme, in denen die Logikele
mente noch diskret auf Baugruppen verdrahtet wurden, wiesen
bei Taktumschaltevorgängen zwar ebenfalls "Spikes" auf, je
doch ohne große Folgen. Dies hat seinen Grund darin, daß die
Leiterbahnen sowie die betreffenden Bausteine derart große
Kapazitäten aufgewiesen haben, daß die Energie der entstande
nen Spikes nicht groß genug war, um die Schaltkapazitäten um
zuladen und demzufolge auch nicht in der Lage waren, nachge
schaltete Einrichtungen zu schalten. Bei modernen Kommunika
tionssystemen hat sich diese Sachlage etwas geändert. So wer
den heute hochintegrierte Bausteine verwendet, die eine Viel
zahl von Funktionen aufweisen, die früher diskret auf einer
oder mehreren Baugruppen verdrahtet wurden. Zusammen mit der
Integrationsdichte hat sich aber auch die Empfindlichkeit der
betreffenden Bausteine verändert (z. B. durch geringere Kapa
zitäten). So können in hochintegrierten Schaltkreisen Spikes
mit extrem geringer Breite (weniger als 1 ns) an Takteingän
gen von Kippstufen ein Schalten am Kippstufenausgang bewir
ken. Dieses Schalten geschieht jedoch nicht kontrolliert,
d. h. der Ausgang schwingt für kurze Zeit und nimmt dann einen
nicht vorhersehbaren logischen Zustand ein. Selbst wenn die
Kippstufe sauber schalten sollte, würden mit Spikes beauf
schlagte Taktsignale eine unerwünschte Zwischentaktung bewir
ken.
Als Beispiel hierfür seien komplexere Vorrichtungen für Steu
ervorgänge angeführt. Hier können mit Spikes beaufschlagte
Taktsignale dazu führen, daß jene Vorrichtungen falsche oder
undefinierte Zustände einnehmen. Eine korrekte Funktion ist
dann nicht mehr gewährleistet. Insofern sollten also Spikes
bei den Umschaltevorgängen auf jeden Fall vermieden werden.
Weiterhin ist der internationalen Anmeldung WO 93/20617 eine
Vorrichtung zum Umschalten zweier Taktsignale entnehmbar.
Diese werden als externe Taktsignale der besagten Vorrichtung
zugeführt und alternativ jeweils auf einen Ausgang weiter
geleitet. Dabei spielt jedoch der Zustand der beiden Takt
signale beim Umschaltevorgang selbst keine Rolle. Insofern
besteht auch hier die Gefahr, daß beim Umschaltevorgang
Spikes auftreten können.
Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung
anzugeben, in der das Umschalten insbesondere fehlerbehafte
ter Takte unverzüglich durchgeführt werden kann, ohne nach
teilige Auswirkungen auf die nachgeschalteten Einrichtungen
zu bewirken.
Die Erfindung wird, ausgehend vom Oberbegriff des Patentan
spruchs 1, durch dessen kennzeichnende Merkmale gelöst.
Vorteilhaft an der Erfindung ist das Ermitteln der Phasenlage
zweier Taktsignale in einer Vergleichsvorrichtung. In Abhän
gigkeit vom Ergebnis der Ermittlung wird dann ein Bewertungs
signal einer Bewertungsvorrichtung übergeben, die in Abhän
gigkeit von diesem Bewertungssignal in Verbindung mit den
zwei Taktsignalen ermittelt, welches der beiden Taktsignale
fehlerbehaftet ist. Weiterhin wird in Abhängigkeit von dem
Ergebnis der Ermittlung einer Durchschaltevorrichtung ein
weiteres Bewertungssignal übergeben. In Abhängigkeit von die
sem weiteren Bewertungssignal schaltet dann die Durchschalte
vorrichtung in Verbindung mit einem Umschaltesignal eines der
beiden Taktsignale wieder frei.
Weitere Ausgestaltungen der Erfindung sind in den Unteran
sprüchen angegeben:
Gemäß Anspruch 2 ist vorgesehen, daß die Vergleichsvorrich tung das Bewertungssignal dann mit einem festgelegten, ersten Pegel bereitstellt, wenn die Phasendifferenz der wenigstens zwei Taktsignale null ist, und daß die Vergleichsvorrichtung das Bewertungssignal mit einem festgelegten zweiten Pegel be reitstellt, wenn die Phasendifferenz der wenigstens zwei Taktsignale ungleich null ist. Damit ist der Vorteil verbun den, daß ein Unterschied in der Phasenlage als Eingangsgröße in die Bewertung eingeht.
Gemäß Anspruch 2 ist vorgesehen, daß die Vergleichsvorrich tung das Bewertungssignal dann mit einem festgelegten, ersten Pegel bereitstellt, wenn die Phasendifferenz der wenigstens zwei Taktsignale null ist, und daß die Vergleichsvorrichtung das Bewertungssignal mit einem festgelegten zweiten Pegel be reitstellt, wenn die Phasendifferenz der wenigstens zwei Taktsignale ungleich null ist. Damit ist der Vorteil verbun den, daß ein Unterschied in der Phasenlage als Eingangsgröße in die Bewertung eingeht.
Gemäß Anspruch 3 ist vorgesehen, daß die Bewertungsvorrich
tung ermittelt, ob die wenigstens zwei Taktsignale gegen ein
genormtes Bezugspotential bzw. gegen Betriebsspannung kurzge
schlossen sind. Damit ist der Vorteil verbunden, daß Stuck-at
Fehler unmittelbar ermittelt werden können.
Gemäß Anspruch 4 ist vorgesehen, daß erst dann ein Taktsignal
freigeschaltet wird, wenn das Umschaltesignal mit einem fest
gelegten Pegel auftritt. Damit ist der Vorteil verbunden, daß
das Freischalten mit dem Moment des Umschaltens korreliert
ist.
Die Erfindung wird im folgenden anhand eines Ausführungsbei
spiels erläutert.
Es zeigt:
Fig. 1 die erfindungsgemäße Schaltungsanordnung.
Die erfindungsgemäße Schaltungsanordnung ist aus insgesamt 3
Funktionsblöcken aufgebaut. Diese sind eine Vergleichsschal
tung VGL, eine Bewertungsschaltung B sowie eine Durchschalte
vorrichtung D. In einem Kommunikationssystem werden in der
Regel zwei Taktsignale, ein aktives Taktsignal sowie ein re
dundantes Taktsignal, geführt. Im vorliegenden Ausführungs
beispiel sind dies die beiden Taktsignale CLK1, CLK2. Beide
werden in der erfindungsgemäßen Schaltungsanordnung direkt
über Leitungen L1, L2 auf einen Multiplexer MUX geschaltet.
Darüber hinaus werden beide Taktsignale gleichzeitig über
Leitungen L8, L9 abgegriffen und zum einen über Leitungen L4,
L5 einem weiteren Multiplexer MX zugeführt. Zum anderen wer
den die Taktsignale CLK1, CLK2 über Leitungen L5, L15 bzw.
L6 der Vergleichsschaltung VGL zugeführt. Dabei wird das
Taktsignal CLK1 über die Leitung L15 dem Takteingang eines D-
Flip-Flops TF00 zugeführt. Das Taktsignal CLK2 wird über die
Leitung L6 ebenfalls dem Takteingang eines weiteren D-Flip-
Flops TF10 zugeführt. Weiterhin erhält das Flip-Flop TF00
über ein Logikelement LO0, das als XOR-Gatter ausgestaltet
ist, ein Eingangssignal zugeführt; dabei ist einer der Ein
gänge des Logikelementes LO0 über eine Leitung L23 mit einem
Eingang des Multiplexer MX und dem Ausgang eines ODER-Gatters
LO3 verbunden. Der verbleibende Eingang liegt im Rückkoppel
kreis des Flip-Flops TF00, wobei das rückgekoppelte Signal
über eine Leitung L13, L14 zugeführt wird. Der Eingang des
Flip-Flops TF10 ist mit einem weiteren Logikelement LO1, das
ebenfalls als XOR-Gatter ausgestaltet ist, verbunden. Einer
der Eingänge desselben ist über eine Leitung L7 an den Multi
plexer MX und an den Ausgang einer Kippstufe FF10 herange
führt, während der verbleibende Eingang in gleicher Weise wie
beim Flip-Flop TF00 in den Rückkoppelkreis des Flip-Flops
TF10 über eine Leitung L10 eingefügt ist. Das jeweiligen Aus
gangssignale der Flip-Flops TF00, TF10 wird über die Leitungen
L12, L14 geführt. Beide Flip-Flops TF00, TF10 weisen jeweils
einen Rücksetzeingang R auf, der mit einem entsprechenden
Rücksetzsignal beaufschlagbar ist. Weiterhin weisen beide
Flip-Flops jeweils einen, zu dem Ausgang Q inversen Ausgang
auf, der jedoch unbeschaltet ist. Die den jeweiligen Ausgän
gen Q entnommenen Ausgangssignale werden über die Leitungen
L12, L14 einem weiteren Logikelement LO2, das ebenfalls als
XOR-Gatter ausgestaltet ist, zugeführt. Das dem Logikelement
LO2 entstammende Ausgangssignal dient als Bewertungssignal
UNGLEICH und wird über eine Leitung L17 aus der Vergleichs
schaltung VGL herausgeführt und der Bewertungsschaltung B
übergeben.
Das Bewertungssignal UNGLEICH wird über die Leitung L17 den
Eingängen zweier D-Flip-Flops FF00 sowie FF10 zugeführt. Wei
terhin ist der Takteingang der beiden Flip-Flops über Inver
tierungsglieder I0, I1 über eine Leitung L16 an die Leitung
L5 bzw. eine Leitung L18 an die Leitung L6 herangeführt. Bei
de Flip-Flops FF00, FF10 weisen jeweils einen Rücksetzeingang
R auf. Der Ausgang Q des Flip-Flops FF00 bleibt unbeschaltet,
während der inverse Ausgang über die Leitung L22 mit einem
Logikelement LO3 verbunden ist. Dieses ist als ODER-Gatter
ausgebildet. Der verbleibende Eingang von LO3 ist über eine
Leitung L21 mit dem Ausgang Q des Flip-Flops FF10 verbunden.
Der dazu inverse Ausgang (Signal DIS_1) ist über eine Lei
tung L20 zum einen an ein weiteres Flip-Flop FF11 herange
führt; zum anderen wird die Leitung L20 auf den Multiplexer
MX gegeben. Weiterhin ist der Takteingang des Flip-Flops FF11
mit der Leitung L6 verbunden, während der Ausgang Q über eine
Leitung L26 ebenfalls an den Multiplexer MX herangeführt ist.
Der zu Q inverse Ausgang bleibt unbeschaltet. Ebenso weist
auch dieses Flip-Flop FF11 einen Rücksetzeingang R auf. Das
der Logikanordnung LO3 entstammende Signal DIS_0 wird über
eine Leitung L24 dem Eingang eines Flip-Flops FFO1 zugeführt.
Weiterhin ist dem Takteingang dieses Flip-Flops über die Lei
tung L5 das ursprüngliche Taktsignal CLK1 zugeführt. Der
Ausgang Q wird über eine Leitung L25 ebenfalls dem Multiple
xer MX übergeben (DIS0_SYNC), der zu Q inverse Ausgang
bleibt unbeschaltet. Auch das Flip-Flop FF01 weist einen
Rücksetzeingang R auf.
Der Multiplexer MX ist bereits Bestandteil der Durchschalte
vorrichtung D. Das dem Ausgang des Multiplexers MX entstam
mende Signal MSEL_TAKT wird über eine Leitung L27 sowie einen
Invertierer I2 und eine Leitung L29 einem Takteingang eines
Flip-Flop FF3 übergeben. Vor dem Invertierer wird das Signal
über eine Leitung L28 abgegriffen und dem Takteingang eines
Flip-Flop FF2 zugeführt. Das dem Flip-Flop FF2 entstammende
Signal am Ausgang Q wird über eine Leitung L30 dem Flip-Flop
FF3 zugeführt. Das dem Flip-Flop FF3 entstammende Signal MSEL
wird dem Ausgang Q entnommen und über eine Leitung L31 einem
Steuereingang des Multiplexers MUX zugeführt. Am Ausgang des
Multiplexers MUX kann das ausgewählte Taktsignal SEL_CLK über
die Leitung L32 entnommen werden.
Im folgenden wird die Funktionsweise der erfindungsgemäßen
Schaltungsanordnung näher erläutert:
Nachdem das Rücksetzsignal R inaktiv geworden ist, befindet sich die erfindungsgemäße Schaltungsanordnung im normalen Be triebszustand. Jeder positive Taktwechsel der beiden Taktsi gnale CLK1, CLK2 hat zur Folge, daß die beiden Flip-Flops TF00, TF10 "toggeln". Das Toggeln eines Flip-Flops bedeutet, daß der betreffende Flip-Flop bei jedem Taktwechsel einen, sich von dem vorhergehenden Zustand unterscheidenden Zustand einnimmt. Solange die beiden Flip-Flop Ausgänge TOG_0, TOG_1 die gleiche Signallage aufweisen, bleibt das Bewertungssignal UNGLEICH (Leitung L17) inaktiv. Die nachgeschalteten Flip- Flops FF00, FF10 schalten den Multiplexer MX frei. Damit ent steht dann aus der Addition der beiden Taktsignale CLK1, CLK2 das Signal MSEL_TAKT (Leitung L27). Dieses Signal trägt mit Hilfe der beiden Flip-Flops FF2, FF3 dafür Sorge, daß Ände rungen am Taktauswahleingang S des Flip-Flops FF2 nur während des Zustandes "LOW" der beiden Taktsignale CLK1, CLK2 erfol gen. Am Ausgang des Multiplexers MUX steht dann das ausge wählte Taktsignal SEL_CLK spikefrei zur Verfügung.
Nachdem das Rücksetzsignal R inaktiv geworden ist, befindet sich die erfindungsgemäße Schaltungsanordnung im normalen Be triebszustand. Jeder positive Taktwechsel der beiden Taktsi gnale CLK1, CLK2 hat zur Folge, daß die beiden Flip-Flops TF00, TF10 "toggeln". Das Toggeln eines Flip-Flops bedeutet, daß der betreffende Flip-Flop bei jedem Taktwechsel einen, sich von dem vorhergehenden Zustand unterscheidenden Zustand einnimmt. Solange die beiden Flip-Flop Ausgänge TOG_0, TOG_1 die gleiche Signallage aufweisen, bleibt das Bewertungssignal UNGLEICH (Leitung L17) inaktiv. Die nachgeschalteten Flip- Flops FF00, FF10 schalten den Multiplexer MX frei. Damit ent steht dann aus der Addition der beiden Taktsignale CLK1, CLK2 das Signal MSEL_TAKT (Leitung L27). Dieses Signal trägt mit Hilfe der beiden Flip-Flops FF2, FF3 dafür Sorge, daß Ände rungen am Taktauswahleingang S des Flip-Flops FF2 nur während des Zustandes "LOW" der beiden Taktsignale CLK1, CLK2 erfol gen. Am Ausgang des Multiplexers MUX steht dann das ausge wählte Taktsignal SEL_CLK spikefrei zur Verfügung.
Ist nun eines der beiden Taktsignale CLK1, CLK2 mit einem
Stuck-at Fehler behaftet, so wird der betreffende Flip-Flop
TF00 bzw. TF10 nicht mehr toggeln, das Bewertungssignal UN
GLEICH nimmt damit den aktiven Zustand "1" ein. Dies wird von
dem nachgeschalteten Flip-Flop FF00 bzw. FF10, das von dem
nicht fehlerbehafteten Taktsignal beschaltet wird, als Takt
ausfall interpretiert. Anschließend wird über das betreffende
Ausgangssignal DIS_0 bzw. DIS_1 (Leitung L24 bzw. L20) am Mul
tiplexer MX das fehlerbehaftete Taktsignal abgeschaltet.
Gleichzeitig hierzu wird das Toggeln des noch aktiven Flip-
Flops unterbunden. Das Signal MSEL_TAKT kann auch weiterhin
Änderungen am Auswahlsignal S während des Zustandes "LOW" der
Taktquelle zum Multiplexer MUX weiterleiten.
Ist der Stuck-at Fehler behoben, beginnt der jeweilige Flip-
Flop wieder zu toggeln, so daß das Bewertungssignal UNGLEICH
in den inaktiven Zustand wechselt. Dies wird von einem der
Flip-Flops TF00 bzw. TF10 registiert, welcher daraufhin das
Wiedereinschalten des betreffenden Taktsignals vorbereitet.
Zeitgleich hierzu wird das zuvor unterbundene Toggeln des je
weiligen Flip-Flops wieder zugelassen. Die beiden nachge
schalteten Flip-Flops FF01, FF11 übernehmen denjeweiligen Zu
stand der beiden Signalen DIS_0, DIS_1. Die beiden Ausgangssi
gnale DIS0_SYNC, DIS1_SYNC dieser beiden Flip-Flops schalten
das zuvor abgeschaltete Taktsignal wieder zu, womit sich die
erfindungsgemäße Schaltungsanordnung wieder im normalen Be
triebzustand befindet.
Claims (4)
1. Vorrichtung zum Umschalten von wenigstens zwei Taktsig
nalen, die eine Vergleichsvorrichtung (VGL), eine Bewer
tungsvorrichtung (B) sowie eine Durchschaltevorrichtung (D)
aufweist, wobei eines der Taktsignale ein Fehlverhalten im
Sinne eines Ausfalls aufweist,
dadurch gekennzeichnet,
daß die Vergleichsvorrichtung (VGL) die Phasenlage der wenig stens zwei Taktsignale (CLK1, CLK2) ermittelt, in Abhängigkeit vom Ergebnis der Ermittlung ein Bewertungssignal (UNGLEICH) der Bewertungsvorrichtung (B) übergibt, die in Abhängigkeit von diesem Bewertungssignal (UNGLEICH) in Verbindung mit den wenigstens zwei Taktsignalen (CLK1, CLK2) ermittelt, welches der wenigstens zwei Taktsignale (CLK1, CLK2) fehlerbehaftet ist, und in Abhängigkeit von dem Ergebnis der Ermittlung der Durchschaltevorrichtung (D) ein weiteres Bewertungssignal (MSEL_TAKT) übergibt, und
daß die Durchschaltevorrichtung (D) in Abhängigkeit von dem weiteren Bewertungssignal (MSEL_TAKT) in Verbindung mit einem Umschaltesignal (S) das verbleibende, intakte der wenigstens zwei Taktsignale (CLK1, CLK2) freischaltet.
daß die Vergleichsvorrichtung (VGL) die Phasenlage der wenig stens zwei Taktsignale (CLK1, CLK2) ermittelt, in Abhängigkeit vom Ergebnis der Ermittlung ein Bewertungssignal (UNGLEICH) der Bewertungsvorrichtung (B) übergibt, die in Abhängigkeit von diesem Bewertungssignal (UNGLEICH) in Verbindung mit den wenigstens zwei Taktsignalen (CLK1, CLK2) ermittelt, welches der wenigstens zwei Taktsignale (CLK1, CLK2) fehlerbehaftet ist, und in Abhängigkeit von dem Ergebnis der Ermittlung der Durchschaltevorrichtung (D) ein weiteres Bewertungssignal (MSEL_TAKT) übergibt, und
daß die Durchschaltevorrichtung (D) in Abhängigkeit von dem weiteren Bewertungssignal (MSEL_TAKT) in Verbindung mit einem Umschaltesignal (S) das verbleibende, intakte der wenigstens zwei Taktsignale (CLK1, CLK2) freischaltet.
2. Vorrichtung nach Anspruch l,
dadurch gekennzeichnet,
daß die Vergleichsvorrichtung (VGL) das Bewertungssignal (UNGLEICH) dann mit einem festgelegten, ersten Pegel bereit stellt, wenn die Phasendifferenz der wenigstens zwei Taktsi gnale (CLK1, CLK2) null ist, und
daß die Vergleichsvorrichtung (VGL) das Bewertungssignal (UNGLEICH) mit einem festgelegten zweiten Pegel bereitstellt, wenn die Phasendifferenz der wenigstens zwei Taktsignale (UNGLEICH) ungleich null ist.
daß die Vergleichsvorrichtung (VGL) das Bewertungssignal (UNGLEICH) dann mit einem festgelegten, ersten Pegel bereit stellt, wenn die Phasendifferenz der wenigstens zwei Taktsi gnale (CLK1, CLK2) null ist, und
daß die Vergleichsvorrichtung (VGL) das Bewertungssignal (UNGLEICH) mit einem festgelegten zweiten Pegel bereitstellt, wenn die Phasendifferenz der wenigstens zwei Taktsignale (UNGLEICH) ungleich null ist.
3. Vorrichtung nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die Bewertungsvorrichtung (B) ermittelt, ob die wenig
stens zwei Taktsignale (CLK1, CLK2) gegen ein genormtes Be
zugspotential bzw. gegen Betriebsspannung kurzgeschlossen
sind.
4. Vorrichtung nach Anspruch 1 bis 3,
dadurch gekennzeichnet,
daß erst dann ein Taktsignal (CLK1, CLK2) freigeschaltet wird,
wenn das Umschaltesignal (S) mit einem festgelegten Pegel
auftritt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944418653 DE4418653C2 (de) | 1994-05-27 | 1994-05-27 | Vorrichtung zum Auswählen eines von wenigstens zwei Taktsignalen in redundanten Einrichtungen eines Kommunikationssystems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944418653 DE4418653C2 (de) | 1994-05-27 | 1994-05-27 | Vorrichtung zum Auswählen eines von wenigstens zwei Taktsignalen in redundanten Einrichtungen eines Kommunikationssystems |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4418653A1 DE4418653A1 (de) | 1995-11-30 |
DE4418653C2 true DE4418653C2 (de) | 1997-05-15 |
Family
ID=6519192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944418653 Expired - Fee Related DE4418653C2 (de) | 1994-05-27 | 1994-05-27 | Vorrichtung zum Auswählen eines von wenigstens zwei Taktsignalen in redundanten Einrichtungen eines Kommunikationssystems |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4418653C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10062373A1 (de) * | 2000-12-14 | 2002-07-04 | Siemens Ag | Verfahren zum Erzeugen eines Taktsignals, zugehöriges Programm, zugehörige Schaltungsanordnung und zugehörige Verwendung |
DE10120259A1 (de) * | 2001-04-25 | 2002-11-07 | Siemens Ag | Schaltungsanordnung zur Sicherstellung einer störungsfreien Taktversorgung angeschlossener Elektronik |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE786226A (fr) * | 1971-07-16 | 1973-01-15 | Siemens Ag | Alimentation en courant rythme pour un systeme de circuits de commutation a deux canaux |
US3926505A (en) * | 1974-07-22 | 1975-12-16 | Perkin Elmer Corp | All spherical solid catadioptric systems |
US4748417A (en) * | 1985-02-05 | 1988-05-31 | Siemens Aktiengesellschaft | Method and circuit arrangement for switching a clock-controlled device having a plurality of operating statuses |
US5227672A (en) * | 1992-03-31 | 1993-07-13 | Astec International, Ltd. | Digital clock selection and changeover apparatus |
-
1994
- 1994-05-27 DE DE19944418653 patent/DE4418653C2/de not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10062373A1 (de) * | 2000-12-14 | 2002-07-04 | Siemens Ag | Verfahren zum Erzeugen eines Taktsignals, zugehöriges Programm, zugehörige Schaltungsanordnung und zugehörige Verwendung |
DE10120259A1 (de) * | 2001-04-25 | 2002-11-07 | Siemens Ag | Schaltungsanordnung zur Sicherstellung einer störungsfreien Taktversorgung angeschlossener Elektronik |
DE10120259C2 (de) * | 2001-04-25 | 2003-04-10 | Siemens Ag | Schaltungsanordnung zur Sicherstellung einer störungsfreien Taktversorgung einer angeschlossenen Elektronik |
Also Published As
Publication number | Publication date |
---|---|
DE4418653A1 (de) | 1995-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3130714C2 (de) | ||
DE2311034A1 (de) | Verfahren zum pruefen einer schaltungsanordnung | |
DE19536226C2 (de) | Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken | |
DE3024370A1 (de) | Redundantes steuersystem | |
DE3686902T2 (de) | Selbstpruefender zweikanal-anstiegsflanken-synchronisierer. | |
DE3411015C2 (de) | ||
DE2641700C2 (de) | ||
DE4418653C2 (de) | Vorrichtung zum Auswählen eines von wenigstens zwei Taktsignalen in redundanten Einrichtungen eines Kommunikationssystems | |
DE2651314B1 (de) | Sicherheits-Ausgabeschaltung fuer eine Binaersignale abgebende Datenverarbeitungsanlage | |
DE1774988C3 (de) | Prüfvorrichtung für einen elektronischen Rechner | |
DE19514814A1 (de) | Übertragungsvorrichtung und Übertragungsverfahren für Kalibrierungsdaten eines Halbleiter-Testgeräts | |
DE69120142T2 (de) | Zusammengesetzte elektrische Bauteile | |
EP0687916A2 (de) | Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung | |
DE2422971A1 (de) | Selbstpruefende schaltung zur pruefung eines registers | |
EP1179737B1 (de) | Anordnung zum Testen eines integrierten Schaltkreises | |
DE10123758B4 (de) | Multi-Chip-Modul mit mehreren integrierten Halbleiterschaltungen | |
DE2926857A1 (de) | Schaltungsanordnung zur ermittlung eines fehlerhaften oszillators in einer schleifenschaltung | |
EP1025501A1 (de) | Verfahren und vorrichtung zur überprüfung einer fehlerüberwachung einer schaltung | |
EP1178321B1 (de) | Verfahren zum Betreiben eines Logik- und Speicherelemente aufweisenden Bausteins | |
DE3305547A1 (de) | Schaltungsanordnung zum digitalen umwandeln eines analogen signals | |
DE4303048A1 (en) | Alarm recognition apparatus for redundant layout circuit in radio equipment - has input circuits delaying alarm recognition signals when circuits are switched to be operational systems | |
DE69120054T2 (de) | Ausgabeverwaltungskreis für speicherprogrammierbare steuerung | |
DE69630853T2 (de) | Flankenerfassungsschaltkreis mit verbesserter Erfassungszuverlässigkeit | |
DE1762905B1 (de) | Schaltungsanordnung zur UEberwachung der Schaltfunktion eines Verteilerschalters | |
DE1566782B1 (de) | Verfahren zum Pruefen von impulsbetriebenen Schaltungen und Schaltungsanordnung zu seiner Durchfuehrung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |