DE4418430C1 - Verfahren zur Herstellung eines Siliziumkondensators - Google Patents
Verfahren zur Herstellung eines SiliziumkondensatorsInfo
- Publication number
- DE4418430C1 DE4418430C1 DE4418430A DE4418430A DE4418430C1 DE 4418430 C1 DE4418430 C1 DE 4418430C1 DE 4418430 A DE4418430 A DE 4418430A DE 4418430 A DE4418430 A DE 4418430A DE 4418430 C1 DE4418430 C1 DE 4418430C1
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- doped
- silicon substrate
- main surface
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 58
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 58
- 239000010703 silicon Substances 0.000 title claims abstract description 58
- 239000003990 capacitor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052681 coesite Inorganic materials 0.000 claims description 7
- 229910052906 cristobalite Inorganic materials 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 229910052682 stishovite Inorganic materials 0.000 claims description 7
- 229910052905 tridymite Inorganic materials 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 5
- 239000003792 electrolyte Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 claims description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 2
- 230000002378 acidificating effect Effects 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000009434 installation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/924—To facilitate selective etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
Description
Aus der EP 05 28 281 A2 ist ein Siliziumkondensator
bekannt. Dieser umfaßt ein n-dotiertes Si
liziumsubstrat, dessen Oberfläche durch eine elektrochemische
Ätzung in einem fluoridhaltigen, sauren Elektrolyten, in dem
das Substrat als Anode verschaltet ist, auf charakteristische
Weise strukturiert ist. Bei der elektrochemischen Ätzung bil
den sich an der Oberfläche des Substrats mehr oder weniger
regelmäßig angeordnete Lochstrukturen. Die Lochstrukturen
weisen Aspektverhältnisse bis in den Bereich 1 : 1000 auf.
Die Oberfläche der Lochstrukturen ist mit einer dielektri
schen Schicht und einer leitfähigen Schicht versehen. Leitfä
hige Schicht, dielektrische Schicht und Siliziumsubstrat bil
den einen Kondensator, in dem, durch die durch die Lochstruk
turen bewirkte Oberflächenvergrößerung, spezifische Kapazitä
ten bis zu 100 µFV/mm³ erzielt werden. Um die Leitfähigkeit
des Substrats zu erhöhen, wird vorgeschlagen, dieses höher n
zu dotieren.
Der Erfindung liegt die Aufgabe zugrunde, ein weiteres Ver
fahren zur Herstellung eines Siliziumkondensators anzugeben,
das bezüglich des Einbaus des Siliziumkondensators in ein Ge
häuse optimiert ist.
Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren
nach Anspruch 1. Weitere Ausgestaltungen der Erfindung gehen
aus den übrigen Ansprüchen hervor.
In dem erfindungsgemäßen Verfahren wird nach der Bildung von
Lochöffnungen in einem n-dotierten Substrat durch elektroche
misches Ätzen entlang der Oberfläche der Lochöffnungen ein
p⁺-dotiertes Gebiet erzeugt. Nach Aufbringen einer dielektri
schen Schicht und einer elektrisch leitfähigen Schicht auf
die Oberfläche der Lochöffnungen wird dann das Silizium
substrat von einer zweiten, der ersten gegenüberliegenden
Hauptfläche her gedünnt. Dabei wird eine Ätzung eingesetzt,
die Silizium selektiv zu p⁺-dotiertem Silizium angreift.
Diese Ätzung stoppt daher, sobald die Oberfläche des p⁺-do
tierten Gebietes freigelegt ist.
Zum Einbau eines Siliziumkondensators in ein üblicherweise
verwendetes Gehäuse, insbesondere ein SMD-Gehäuse ist bei
Verwendung eines Siliziumsubstrats mit einer üblichen Dicke
von 500 µm eine Dünnung des Siliziumsubstrats auf 200 µm er
forderlich. Die nach der Dünnung erzielte Dicke des verblei
benden Siliziumsubstrats wird in dem erfindungsgemäßen Ver
fahren über die Tiefe der Lochöffnungen und die Dotiertiefe
des p⁺-dotierten Gebietes eingestellt. Da die Ätzung auf dem
p⁺-dotierten Gebiet stoppt, kann in dem erfindungsgemäßen
Verfahren das n-dotierte Silizium des zu entfernenden Teils
des Substrates vollständig entfernt werden, ohne daß ein
Freiätzen der Lochöffnungen befürchtet werden muß.
Üblicherweise werden Siliziumsubstrate mit Halbleiterbauele
menten vor dem Einbau der Halbleiterbauelemente in ein Gehäu
se von der Rückseite her dünn geschliffen. Die verbleibende
Dicke des Substrats wird durch den Schleifprozeß bestimmt.
Die beim Dünnschleifen abgetragene Materialdicke ist bei üb
licherweise eingesetzten Schleifprozessen nur auf etwa 20 µm
genau. Damit wäre beim Siliziumkondensator die Gefahr des
Freilegens der Lochöffnungen und damit des Ausfalls des Bau
elementes gegeben. Zu geringes Dünnschleifen dagegen würde es
nicht erlauben, mit der Rückseitenmetallisierung das hoch p
dotierte Gebiet direkt anzuschließen.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens liegt
darin, daß die Oberfläche des p⁺-dotierten Gebietes freige
legt wird. Darauf kann unmittelbar ein niederohmiger Kontakt
aufgebracht werden, ohne daß eine weitere Dotierung des Sili
ziums zur Reduzierung des Serienwiderstandes erforderlich wä
re.
Um die Zeit für die Ätzung zur Dünnung des Siliziumsubstrats
in vertretbaren Grenzen zu halten, liegt es im Rahmen der Er
findung, zunächst von der zweiten Hauptfläche her das Silizi
umsubstrat um eine vorgegebene Dicke zu dünnen. Dann wird die
zu p⁺-dotiertem Silizium selektive Ätzung durchgeführt, mit
der die endgültige Dicke des Siliziumkondensators bestimmt
wird. Die vorgegebene Dicke, die durch Dünnschleifen entfernt
wird, wird dabei so eingestellt, daß der Schleifprozeß in si
cherer Entfernung von dem p⁺-dotierten Gebiet beendet wird.
Das p⁺-dotierte Gebiet wird vorzugsweise durch Gasphasendif
fusion mit Diboran (B₂H₆) hergestellt, wobei eine Dotier
stoffkonzentration im p⁺-dotierten Gebiet von größer oder
gleich 10¹⁹ cm-3 eingestellt wird. Mit diesem Verfahren kann
nach einer Diffusionszeit von ca. 5 Stunden bei 1050°C eine
Dotierstofftiefe von 1 um erzielt werden.
Die zu p⁺-dotiertem Silizium selektive Ätzung zur Dünnung des
Siliziumsubstrates wird vorzugsweise mit KOH mit (10 ± 2)
Gewichtsprozent und bei (60 ± 2) °C durchgeführt. Ferner
kann die selektive Ätzung mit KOH mit anderen Konzentrationen
und Temperaturen, mit NaOH mit verschiedenen Konzentrationen
und Temperaturen, mit Ethylendiamin mit verschiedenen Konzen
trationen und Temperaturen zum Beispiel 70 Gewichtsprozent
und 80°C sowie mit anderen basischen Ätzen erfolgen.
Im folgenden wird die Erfindung anhand eines Ausführungsbei
spiels und der Figuren näher erläutert.
Fig. 1 zeigt ein Siliziumsubstrat mit Lochöffnungen.
Fig. 2 zeigt das Siliziumsubstrat nach Bildung eines p⁺-do
tierten Gebietes an der Oberfläche der Lochöffnungen.
Fig. 3 zeigt das Siliziumsubstrat nach Abscheidung einer
dielektrischen Schicht und einer leitfähigen Schicht
und Bildung eines Kontaktes zur leitfähigen Schicht.
Fig. 4 zeigt das gedünnte Siliziumsubstrat nach einer zu
dotiertem Silizium selektiven Ätzung.
Ein Siliziumsubstrat 1 aus n-dotiertem, einkristallinem Sili
zium, das einen spezifischen Widerstand von 5 Ohm·cm auf
weist, wird durch elektrochemisches Ätzen an einer ersten
Hauptfläche 11 mit einer Vielzahl von Lochöffnungen 2 verse
hen (siehe Fig. 1).
Dazu wird die erste Hauptfläche 11 mit einem Elektrolyten in
Kontakt gebracht. Als Elektrolyt wird zum Beispiel eine 6-ge
wichtsprozentige Flußsäure (HF) verwendet. Das Silizium
substrat 1 wird als Anode mit einem Potential von 3 Volt be
aufschlagt. Das Siliziumsubstrat 1 wird von einer zweiten,
der ersten gegenüberliegenden Hauptfläche 12 her beleuchtet.
Dabei wird eine Stromdichte von 10 mA/cm² eingestellt. Bei
der elektrochemischen Ätzung bewegen sich Minoritätsladungs
träger in dem n-dotierten Silizium zu der mit dem Elektroly
ten in Kontakt stehenden ersten Hauptfläche 11. An der ersten
Hauptfläche 11 bildet sich eine Raumladungszone aus. Da die
Feldstärke im Bereich von Vertiefungen in der ersten Haupt
fläche 11 größer ist als außerhalb davon, bewegen sich die
Minoritätsladungsträger bevorzugt zu diesen Punkten. Dadurch
kommt es zu einer Strukturierung der ersten Hauptfläche 11.
Je tiefer eine anfänglich kleine Unebenheit durch die Ätzung
wird, desto mehr Minoritätsladungsträger bewegen sich dorthin
und desto stärker ist der Ätzangriff an dieser Stelle.
Die Lochöffnungen 2 beginnen von Unebenheiten in der ersten
Hauptfläche 11 aus zu wachsen, die mit statistischer Vertei
lung in jeder Oberfläche vorhanden sind. Um eine gleichmäßige
Verteilung der Lochöffnungen 2 zu erzielen, ist es vorteil
haft, die erste Hauptfläche 11 vor der elektrochemischen Ät
zung gezielt mit Unebenheiten zu versehen, die als Keim für
den Ätzangriff bei der nachfolgenden elektrochemischen Ätzung
wirken. Diese Unebenheiten können zum Beispiel mit Hilfe kon
ventioneller Photolithographie hergestellt werden.
Nach ungefähr 180 Minuten Ätzzeit weisen die Lochöffnungen 2
einen Durchmesser von 2 µm bei einer Tiefe von 175 µm auf.
Anschließend wird das Siliziumsubstrat 1 gründlich mit Wasser
gespült.
Anschließend wird zum Beispiel durch Gasphasendiffusion von
Bor ein p⁺-dotiertes Gebiet 3 entlang der Oberfläche der
Lochöffnungen 2 erzeugt (siehe Fig. 2). Das p⁺-dotierte Ge
biet 3 weist eine Dotierstoffkonzentration im Bereich von
10¹⁹ bis 10²¹ cm-3. Das p⁺-dotierte Gebiet 3 wird mit ei
ner Dotiertiefe von ca. 1 µm hergestellt. Bei der Bildung des
p⁺-dotierten Gebietes 3 beträgt die Diffusionszeit 5 Stunden
bei einer Ofentemperatur von 1050°C.
Nachfolgend wird auf die Oberfläche der Lochöffnungen 2 eine
dielektrische Schicht 4 aufgebracht. Die dielektrische
Schicht 4 wird zum Beispiel durch kombiniert es Aufbringen von
SiO₂, Si₃N₄ und nochmals SiO₂ hergestellt und weist eine
Dicke von zum Beispiel 60 nm auf. Alternativ wird die dielek
trische Schicht 4 durch anodische Oxidation oder thermische
Oxidation gebildet. Die Bildung der dielektrischen Schicht 4
durch kombiniertes Aufbringen von SiO₂, Si₃N₄ und SiO₂ ist
jedoch in Bezug auf eine für den Siliziumkondensator erfor
derliche geringe Defektdichte der dielektrischen Schicht 4
vorzuziehen.
Auf die Oberfläche der dielektrischen Schicht 4 wird eine
elektrisch leitfähige Schicht 5 aus zum Beispiel n-dotiertem
Polysilizium aufgebracht. Die leitfähige Schicht 5 kann dabei
den verbliebenen Freiraum in den Lochöffnungen 2 vollständig
auffüllen. Auf der Oberfläche der leitfähigen Schicht 5 wird
ein erster Kontakt 6 aus zum Beispiel Aluminium abgeschieden
(siehe Fig. 3).
Anschließend wird das Substrat 1 von der zweiten Hauptfläche
12 her zunächst durch Dünnschleifen auf eine Dicke von ca.
200 µm gedünnt. Der verbliebene Rest von n-dotiertem Silizium
des Siliziumsubstrats 1 wird in einer zu p⁺-dotiertem Si
lizium selektiven Ätzung mit zum Beispiel 10 Gewichtsprozent
KOH bei 60°C entfernt. Diese Ätzung greift undotiertes und n-
dotiertes Silizium an, während sie p⁺-dotiertes Silizium
nicht angreift. Das heißt, der Ätzprozeß stoppt, sobald eine
Oberfläche von p-dotiertem Silizium mit einer Dotierstoff
konzentration von größer gleich 10¹⁹ cm-3 erreicht ist. In
dem erfindungsgemäßen Verfahren stoppt die Ätzung daher, so
bald von der zweiten Hauptfläche 12 her die Oberfläche des
p⁺-dotierten Gebietes 3 freigelegt ist (siehe Fig. 4). N-
dotiertes Silizium, das das Ausgangsmaterial des Silizium
substrats 1 ist, wird vollständig entfernt. Es verbleibt nur
das p⁺-dotierte Gebiet 3. Auf der freiliegenden Oberfläche
des p⁺-dotierten Gebietes 3 wird ein zweiter Kontakt 7 aus
zum Beispiel 1 µm dickem Gold aufgebracht. Senkrecht zur er
sten Hauptfläche 11 weist der aus erstem Kontakt 6, leitfähi
ger Schicht 5, dielektrischer Schicht 4, p⁺-dotiertem Gebiet
3 und zweitem Kontakt 7 gebildete Siliziumkondensator eine
Abmessung von 180 µm auf. Die Fläche des Siliziumkondensators
beträgt zum Beispiel 0,9×0,9 mm². Er kann daher in üblicher
Weise verwendete Gehäuse, zum Beispiel SMD-Gehäuse eingebaut
werden.
Auf dem Substrat 1 können mehrere Siliziumkondensatoren her
gestellt werden, die vor dem Einbau ins Gehäuse vereinzelt
werden.
Claims (9)
1. Verfahren zur Herstellung mindestens eines Siliziumkonden
sators
- - bei dem in einer ersten Hauptfläche (11) eines n-dotierten Siliziumsubstrats (1) durch elektrochemisches Ätzen eine Vielzahl von Lochöffnungen (2) erzeugt werden,
- - bei dem entlang der Oberfläche der Lochöffnungen (2) ein p⁺-dotiertes Gebiet (3) erzeugt wird,
- - bei dem auf die Oberfläche der Lochöffnungen (2) eine die lektrische Schicht (4) aufgebracht wird,
- - bei dem auf die dielektrische Schicht (4) eine elektrisch leitfähige Schicht (5) aufgebracht wird,
- - bei dem das Siliziumsubstrat (1) von einer zweiten, der er sten Hauptfläche (11) gegenüberliegenden Hauptfläche (12) her durch eine Ätzung gedünnt wird die Silizium selektiv zu p⁺-dotiertem Silizium angreift und die daher auf der Oberfläche des p⁺-dotierten Gebietes stoppt,
- - bei dem die leitfähige Schicht (5) und das p⁺-dotierte Ge biet (3) jeweils mit einem Kontakt (6, 7) versehen werden.
2. Verfahren nach Anspruch 1,
bei dem das p⁺-dotierte Gebiet (3) durch Gasphasendiffusion
mit Diboran erzeugt wird, wobei eine Dotierstoffkonzentration im
p⁺-dotierten Gebiet von größer oder gleich 10¹⁹ cm-3 einge
stellt wird.
3. Verfahren nach Anspruch 1 oder 2,
bei dem die Ätzung zur Dünnung des Siliziumsubstrats (1) mit
KOH, NaOR oder mit Ethylendiamin durchgeführt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3,
- - bei dem die Ätzung zur Dünnung des Siliziumsubstrats (1) solange durchgeführt wird, bis das p⁺-dotierte Gebiet (3) von der zweiten Hauptfläche (12) her freigelegt ist,
- - bei dem das p⁺-dotierte Gebiet (3) von der zweiten Haupt fläche (12) her mit dem Kontakt (7) versehen wird.
5. Verfahren nach Anspruch 4,
bei dem das p⁺-dotierte Gebiet (3) mit einer Dotierungstiefe
im Bereich zwischen 0,5 µm und 1,5 µm gebildet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5,
- - bei dem die elektrochemische Ätzung zur Bildung der Loch öffnungen (2) in einem fluoridhaltigen, sauren Elektroly ten, mit dem die erste Hauptfläche (11) in Kontakt steht und zwischen den und das Siliziumsubstrat (1) eine Spannung so angelegt wird, daß das Siliziumsubstrat als Anode ver schaltet wird, durchgeglüht wird,
- - bei dem die zweite Hauptfläche (12) des Siliziumsubstrats (1) während der elektrochemischen Ätzung beleuchtet wird.
7. Verfahren nach Anspruch 6,
bei dem die Lochöffnungen (2) mit Durchmessern im Bereich
0,5 µ bis 10 µm und mit Tiefen im Bereich 50 um bis 300
µm erzeugt werden, wobei die Lochöffnungen ein Aspektverhält
nis im Bereich von 30 und 300 aufweisen.
8. Verfahren nach einem der Ansprüche 1 bis 7,
bei dem die dielektrische Schicht (4) durch kombinierte Er
zeugung von SiO₂ und Si₃N₄ als Mehrfachschicht mit einer
Schichtenfolge SiO₂/Si₃N₄/SiO₂ gebildet wird.
9. Verfahren nach einem der Ansprüche 1 bis 8,
bei dem die leitfähige Schicht (5) durch Gasphasenabscheidung
von dotiertem Polysilizium gebildet wird.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4418430A DE4418430C1 (de) | 1994-05-26 | 1994-05-26 | Verfahren zur Herstellung eines Siliziumkondensators |
| EP95107042A EP0684618A3 (de) | 1994-05-26 | 1995-05-10 | Verfahren zur Herstellung eines Siliziumkondensators. |
| JP7149667A JPH07326715A (ja) | 1994-05-26 | 1995-05-24 | シリコンコンデンサの製造方法 |
| US08/451,534 US5500385A (en) | 1994-05-26 | 1995-05-26 | Method for manufacturing a silicon capacitor by thinning |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4418430A DE4418430C1 (de) | 1994-05-26 | 1994-05-26 | Verfahren zur Herstellung eines Siliziumkondensators |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE4418430C1 true DE4418430C1 (de) | 1995-05-11 |
Family
ID=6519045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4418430A Expired - Fee Related DE4418430C1 (de) | 1994-05-26 | 1994-05-26 | Verfahren zur Herstellung eines Siliziumkondensators |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5500385A (de) |
| EP (1) | EP0684618A3 (de) |
| JP (1) | JPH07326715A (de) |
| DE (1) | DE4418430C1 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102016122217B4 (de) | 2015-11-20 | 2021-10-14 | Infineon Technologies Ag | Verfahren zum dünnen von substraten |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0645621A3 (de) * | 1993-09-28 | 1995-11-08 | Siemens Ag | Sensoranordnung. |
| DE4428195C1 (de) * | 1994-08-09 | 1995-04-20 | Siemens Ag | Verfahren zur Herstellung eines Siliziumkondensators |
| US20050176198A1 (en) * | 2004-02-11 | 2005-08-11 | Kudelka Stephan P. | Method of fabricating bottle trench capacitors using an electrochemical etch with electrochemical etch stop |
| JP5290491B2 (ja) * | 2005-07-04 | 2013-09-18 | 富士電機株式会社 | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 |
| EP1949419A1 (de) * | 2005-11-08 | 2008-07-30 | Nxp B.V. | Grabenkondensatorbauelement mit eignung für entkopplungsanwendungen im hochfrequenzbetrieb |
| US8551862B2 (en) | 2009-01-15 | 2013-10-08 | Shin-Etsu Chemical Co., Ltd. | Method of manufacturing laminated wafer by high temperature laminating method |
| DE102009001919B4 (de) * | 2009-03-26 | 2013-10-02 | Semikron Elektronik Gmbh & Co. Kg | Verfahren zum Herstellen einer Mehrzahl von integrierten Halbleiterbauelementen |
| US8558345B2 (en) * | 2009-11-09 | 2013-10-15 | International Business Machines Corporation | Integrated decoupling capacitor employing conductive through-substrate vias |
| US8742541B2 (en) | 2010-12-09 | 2014-06-03 | Tessera, Inc. | High density three-dimensional integrated capacitors |
| US8502340B2 (en) * | 2010-12-09 | 2013-08-06 | Tessera, Inc. | High density three-dimensional integrated capacitors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0528281A2 (de) * | 1991-08-14 | 1993-02-24 | Siemens Aktiengesellschaft | Schaltungsstuktur mit mindestens einem Kondensator und Verfahren zu dessen Herstellung |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4808543A (en) * | 1986-05-07 | 1989-02-28 | Motorola, Inc. | Well Extensions for trench devices |
| US4829018A (en) * | 1986-06-27 | 1989-05-09 | Wahlstrom Sven E | Multilevel integrated circuits employing fused oxide layers |
| US5256587A (en) * | 1991-03-20 | 1993-10-26 | Goldstar Electron Co., Ltd. | Methods of patterning and manufacturing semiconductor devices |
| KR930006732B1 (ko) * | 1991-05-08 | 1993-07-23 | 재단법인 한국전자통신연구소 | 전기적 특성을 갖는 구조물이 매립된 반도체기판 및 그 제조방법 |
| KR940009628B1 (ko) * | 1991-11-16 | 1994-10-15 | 삼성전자 주식회사 | 커패시터 및 그 제조방법 |
-
1994
- 1994-05-26 DE DE4418430A patent/DE4418430C1/de not_active Expired - Fee Related
-
1995
- 1995-05-10 EP EP95107042A patent/EP0684618A3/de not_active Withdrawn
- 1995-05-24 JP JP7149667A patent/JPH07326715A/ja not_active Withdrawn
- 1995-05-26 US US08/451,534 patent/US5500385A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0528281A2 (de) * | 1991-08-14 | 1993-02-24 | Siemens Aktiengesellschaft | Schaltungsstuktur mit mindestens einem Kondensator und Verfahren zu dessen Herstellung |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102016122217B4 (de) | 2015-11-20 | 2021-10-14 | Infineon Technologies Ag | Verfahren zum dünnen von substraten |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0684618A3 (de) | 1997-06-04 |
| JPH07326715A (ja) | 1995-12-12 |
| US5500385A (en) | 1996-03-19 |
| EP0684618A2 (de) | 1995-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0296348B1 (de) | Ätzverfahren zum Erzeugen von Lochöffnungen oder Gräben in n-dotiertem Silizium | |
| EP0010624B1 (de) | Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen | |
| EP0010623B1 (de) | Verfahren zur Herstellung einer Schichtstruktur für hochintegrierte Halbleiteranordnungen mit einer zwischen zwei leitenden Schichten angeordneten Isolierschicht | |
| EP0010596B1 (de) | Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen | |
| DE4310206C2 (de) | Verfahren zur Herstellung einer Solarzelle aus einer Substratscheibe | |
| EP0553464B1 (de) | Verfahren zur Herstellung einer Solarzelle aus einer Substratscheibe | |
| EP0528281A2 (de) | Schaltungsstuktur mit mindestens einem Kondensator und Verfahren zu dessen Herstellung | |
| EP0010633A1 (de) | Verfahren zur Herstellung sehr schmaler Dosierungsgebiete in einem Halbleiterkörper sowie Verwendung dieses Verfahrens bei der Erzeugung von voneinander isolierten Halbleiterkörperbereichen, Bipolar-Halbleiteranordnungen, integrieten Injektionslogikschaltungen und doppelt diffundierten FET-Halbleiteranordnungen | |
| DE3841588A1 (de) | Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung | |
| DE2521568A1 (de) | Verfahren zum herstellen von integrierten halbleiterbauelementen | |
| DE102004021157A1 (de) | Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben | |
| EP0666595A1 (de) | Verfahren zur Herstellung einer kubisch integrierten Schaltungsanordnung | |
| DE4418430C1 (de) | Verfahren zur Herstellung eines Siliziumkondensators | |
| DE19626039C2 (de) | Verfahren zum Herstellen einer Metalleitung | |
| DE4428195C1 (de) | Verfahren zur Herstellung eines Siliziumkondensators | |
| EP0005185A1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
| DE19821776C1 (de) | Herstellverfahren für einen Kondensator in einer integrierten Halbleiterschaltung | |
| EP1048082A1 (de) | Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung | |
| EP2100337A2 (de) | Solarzelle und verfahren zur herstellung einer solarzelle | |
| DE2265257A1 (de) | Verfahren zum herstellen von inselartigen einkristallbereichen fuer integrierte halbleiterschaltungen | |
| DE2621165A1 (de) | Verfahren zum herstellen eines metallkontaktes | |
| EP0621355A2 (de) | Verfahren zur Herstellung einer Lochstruktur in einem Substrat aus Silizium | |
| DE69223118T2 (de) | Dünnschicht-Transistor-Panel und dessen Herstellungsmethode | |
| DE19701935C1 (de) | Verfahren zur Herstellung eines Siliziumkondensators | |
| WO2023083418A1 (de) | Solarzelle und verfahren zur herstellung einer solarzelle |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of the examined application without publication of unexamined application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: EPCOS AG, 81541 MUENCHEN, DE |
|
| 8339 | Ceased/non-payment of the annual fee |