DE4400825A1

DE4400825A1 - Ringoszillator und Pulsphasendifferenz-Kodierschaltung

Info

Publication number: DE4400825A1
Application number: DE19944400825
Authority: DE
Inventors: Shigenori Yamauchi; Takamoto Watanabe; Yoshinori Ohtsuka
Original assignee: NipponDenso Co Ltd
Current assignee: Denso Corp
Priority date: 1993-01-14
Filing date: 1994-01-13
Publication date: 1994-07-21
Anticipated expiration: 2014-01-14
Also published as: DE4400825C2

Description

Die Erfindung betrifft einen Ringoszillator, welcher eine Mehrzahl von invertierenden Schaltungen aufweist, die in ei nem Ring miteinander verbunden sind, durch welchen eine Pulsflanke zirkuliert. Die Erfindung betrifft ebenfalls eine Pulsphasendifferenz-Kodierschaltung, welche einen derartigen Ringoszillator zum Kodieren der Phasendifferenz zwischen zwei Pulssignalen in ein Digitalsignal verwendet.

Das US-Patent 5,128,624, welches der japanischen veröffent lichten nicht geprüften Patentanmeldung 3-22081 entspricht, offenbart eine Pulsphasendifferenz-Kodierschaltung, welche die Phasendifferenz zwischen zwei Pulssignalen erfaßt und danach die erfaßte Phasendifferenz in ein Digitalsignal ko diert.

Die Pulsphasendifferenz-Kodierschaltung gemäß dem US-Patent 5,128,624 verwendet einen Ringoszillator, welcher eine gege bene ungerade Zahl von invertierenden Schaltungen aufweist, die in einem Ring miteinander verbunden sind, durch welchen eine Pulsflanke zirkuliert. Wenn ein erstes Pulssignal PA der Pulsphasendifferenz-Kodierschaltung eingegeben wird, beginnt die Pulsflanke in dem Ringoszillator zu zirkulieren. Die Pulsphasendifferenz-Kodierschaltung enthält erste und zweite Erfassungsabschnitte, welche auf ein zweites Pulssignal PB ansprechen, das der Pulsphasendifferenz-Kodierschaltung eingegeben wird, nachdem das erste Pulssignal PA eingegeben worden ist. Der erste Abschnitt erfaßt die Zahl von Runden der Pulsflanke, d. h. die Zahl von Malen von vollständigen Zirkulationen der Pulsflanke in dem Ringoszillator während einer Periode, die gleich der Phasendifferenz zwischen den zwei Pulssignalen PA und PB ist. Der zweite Abschnitt erfaßt eine invertierende Schaltung in dem Ringoszillator, welche die Pulsflanke in dem Augenblick des Eingebens des Pulssignals PB erreicht. Mit anderen Worten, der zweite Abschnitt erfaßt die Position der Pulsflanke in dem Ringoszillator zu dem Zeitpunkt des Eingebens des Pulssignals PB. Die ersten und zweiten Abschnitte wandeln die erfaßten Parameter in entsprechende Digitalsignale um, welche zu einem zusammengesetzten Digitalsignal, das die Phasendifferenz zwischen den Pulssignalen PA und PB repräsentiert, kombiniert werden.

Aufgabe der Erfindung ist es, einen verbesserten Ringoszil lator vorzusehen.

Des weiteren ist eine verbesserte Pulsphasendifferenz-Ko dierschaltung unter Verwendung eines Ringoszillators vorzu sehen.

Eine erste Ausführungsform der Erfindung sieht einen Ringos zillator zum Zirkulieren von Pulsflanken zweier Typen darin vor, welcher eine gerade Anzahl von in einem Ring miteinander verbundenen invertierenden Schaltungen umfaßt, wobei jede der invertierenden Schaltungen operativ ist, ein Eingangssingal zu invertieren und eine Inversion des Eingangssignals aus zugeben; wobei eine der invertierenden Schaltungen eine erste invertierende Startschaltung umfaßt, welche eine Operation des Invertierens eines Eingangssignals als Antwort auf ein von außen angelegtes erstes Steuersignal beginnt; wobei eine der invertierenden Schaltungen außer der ersten invertierenden Startschaltung und einer invertierenden Schaltung, welche auf die erste invertierende Startschaltung folgt, eine zweite invertierende Startschaltung aufweist, welche einen Betrieb des Invertierens eines Eingangssignals als Antwort auf ein zweites Steuersignal beginnt; und eine Steuersignal-Eingabeeinrichtung zum Eingeben des zweiten Steuersignals der zweiten invertierenden Startschaltung während eines Intervalls zwischen einem ersten Zeitpunkt, zu welchem das erste Steuersignal der ersten invertierenden Startschaltung eingeben wird und die erste invertierenden Startschaltung die Invertierungsoperation beginnt, und einem zweiten Zeitpunkt, zu welchem eine Pulsflanke, welche anfänglich durch den Start der Invertierungsoperation der ersten invertierenden Startschaltung erzeugt wurde und sich bewegt, während sie aufeinanderfolgend von den invertierenden Schaltungen invertiert wird, in die zweite invertierende Startschaltung eintritt.

Eine zweite Ausführungsform der Erfindung sieht eine Puls phasendifferenz-Kodierschaltung vor, welche einen Ringos zillator zum Zirkulieren von Pulsflanken zweier Typen darin umfaßt, welcher eine gerade Zahl von invertierenden Schal tungen aufweist, die in einem Ring miteinander verbunden sind, wobei jede der invertierenden Schaltungen operativ ist, ein Eingangssignal zu invertieren und eine Inversion des Eingangssignals aus zugeben; wobei eine der invertierenden Schaltungen eine erste invertierenden Startschaltung aufweist, welche eine Operation des Invertierens eines Ein gangssignals als Antwort auf ein erstes Steuersignal beginnt, welches von außen angelegt wird, wobei eine der in vertierenden Schaltungen außer der ersten invertierenden Startschaltung und einer invertierenden Schaltung, welche auf die erste invertierende Startschaltung folgt, eine zweite invertierende Startschaltung aufweist, welche eine Operation des Invertierens eines Eingangssignals als Antwort auf ein zweites Steuersignal beginnt; und eine Steuersignal- Eingabeeinrichtung zum Eingeben des zweiten Steuersignals der zweiten invertierenden Startschaltung während eines In tervalls zwischen einem ersten Zeitpunkt, zu welchem das er ste Steuersignal der ersten invertierenden Startschaltung eingegeben wird und die erste invertierende Startschaltung die Invertierungsoperation beginnt, und einem zweiten Zeit punkt, zu welchem eine Pulsflanke, welche anfänglich von dem Beginn der Invertierungsoperation der ersten invertierenden Startschaltung erzeugt wurde und sich bewegt, während sie aufeinanderfolgend von den invertierenden Schaltungen inver tiert wird, in die zweite invertierende Startschaltung ein tritt; eine Einrichtung zum Eingeben eines ersten Eingangs signals der ersten invertierenden Startschaltung von außen wie das erste Steuersignal; Ausgangsanschlüsse zum Ausgeben von Ausgangssignalen der invertierenden Schaltungen jeweils in dem Ringoszillator; eine Zähleinrichtung, welche ein Aus gangssignal von einem gegebenen Ausgangsanschluß der Aus gangsanschlüsse empfängt, zum Zählen einer Zahl von Malen des Zirkulierens einer Pulsflanke in dem Ringoszillator, welche anfänglich durch den Start der Invertierungsoperation der ersten invertierenden Startschaltung erzeugt wurde, während eines Intervalls von einem Zeitpunkt an des Beginns der Invertierungsoperation der ersten invertierenden Startschal tung als Antwort auf das erste Eingangssignal bis zu einem Zeitpunkt, zu welchem ein zweites Eingangssignal eingegeben wird, und zum Ausgeben eines Digitalsignals, welches die Zählnummer repräsentiert; eine Pulsflanken-Erfassungsein richtung, welche die Ausgangssignale der Ausgangsschlüsse empfängt, zum Erfassen, welche der invertierenden Schaltungen von der Pulsflanke, welche anfänglich von dem Start der Invertierungsoperation der ersten invertierenden Startschal tung erzeugt wurde, erreicht wird, wenn das zweite Eingangs signal eingegeben wird; und einen Kodierer zum Ausgeben einer Zahl von invertierenden Schaltungen von der ersten in vertierenden Startschaltung zu der invertierenden Schaltung, welche von der Pulsflanken-Erfassungseinrichtung erfaßt wurde, als ein Digitalsignal; wobei ein letztes Digitalsignal als Anzeige einer Phasendifferenz zwischen dem ersten Eingangssignal und dem zweiten Eingangssignal ausgegeben wird, und das letzte Digitalsignal höherwertige Bits auf weist, welche aus dem Digitalsignal von der Zähleinrichtung gebildet werden, und niederwertige Bits, welche von dem Di gitalsignal aus dem Kodierer gebildet werden.

Eine dritte Ausführungsform der Erfindung sieht einen Ring oszillator vor, welcher eine gerade Zahl von invertierenden Schaltungen umfaßt, die in einem ersten Ring miteinander verbunden sind, wobei jede der invertierenden Schaltungen operativ ist, ein Eingangssignal zu invertieren und eine In version des Eingangssignals aus zugeben; wobei eine der in vertierenden Schaltungen eine erste invertierende Start schaltung aufweist, welche eine Operation des Invertierens eines Eingangssignals als Antwort auf ein erstes Steuersignal beginnt, das von außen angelegt wird; wobei eine der in vertierenden Schaltungen außer der ersten invertierenden Startschaltungen eine zweite invertierende Startschaltung aufweist, welche eine Operation des Invertierens eines Ein gangssignals als Antwort auf ein zweites Steuersignal be ginnt; und eine ungerade Anzahl von invertierenden Schaltun gen, welche die zweite invertierende Startschaltung enthalten und in einem zweiten Ring miteinander verbunden sind, wobei ein Ausgangssignal einer der invertierenden Schaltungen des zweiten Rings als das zweite Steuersignal verwendet wird.

Eine fünfte Ausführungsform der vorliegenden Erfindung sieht einen Ringoszillator vor, welcher eine gerade Zahl von in vertierenden Schaltungen aufweist, die in einem Ring mitein ander verbunden sind, wobei jede der invertierenden Schal tungen operativ ist, ein Eingangssignal zu invertieren und eine Inversion des Eingangssignals aus zugeben; wobei eine erste der invertierenden Schaltungen eine erste invertieren den Startschaltung aufweist, welche eine Operation des In vertierens eines Eingangssignals als Antwort auf ein erstes Steuersignal beginnt, das von außen angelegt wird; wobei eine zweite der invertierenden Schaltungen eine zweite inver tierenden Startschaltung aufweist, die eine Operation des Invertierens eines Eingangssignals als Antwort auf ein Aus gangssignal einer dritten der invertierenden Schaltungen be ginnt, die der zweiten invertierenden Startschaltung um eine gerade Anzahl von invertierenden Schaltungen vorausgeht.

Eine sechste Ausführungsform der Erfindung sieht einen Os zillator vor, welcher eine vorherbestimmte gerade Anzahl von invertierenden Schaltungen umfaßt, die in einer Schleife miteinander verbunden sind und ein Ausgangssignal ausgeben können, welches eine vorherbestimmte Inversionsbeziehung zu einem Eingangssignal aufweist; eine Einrichtung zum selekti ven Abbrechen und Freigeben der vorherbestimmten Inversions beziehung zwischen dem Eingangssignal und dem Ausgangssignal zu und von einer ersten der invertierenden Schaltungen als Antwort auf ein extern angelegtes Signal; und eine Einrich tung zum selektiven Abbrechen und Freigeben der vorherbe stimmten Inversionsbeziehung zwischen dem Eingangssignal und dem Ausgangssignal zu und von einer zweiten der invertieren den Schaltungen als Antwort auf das Ausgangssignal einer der invertierenden Schaltungen außer der zweiten in der Schleife.

Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung.

Es zeigt:

Fig. 1 ein Diagramm eines Ringoszillators entsprechend einer ersten spezifischen Ausführungsform der Erfindung,

Fig. 2 ein Zeitdomänediagramm von verschiedenen Signalen in dem Ringoszillator von Fig. 1,

Fig. 3 ein Blockdiagramm einer Pulsphasendifferenz-Kodier schaltung entsprechend einer achten spezifischen Ausfüh rungsform der Erfindung,

Fig. 4 ein Blockdiagramm eines Pulswählers der Pulsphasen differenz-Kodierschaltung von Fig. 3,

Fig. 5 ein Zeitdomänediagramm von verschiedenen Signalen in der Pulsphasendifferenz-Kodierschaltung von Fig. 3,

Fig. 6 ein Blockdiagramm einer Pulsphasendifferenz-Kodier schaltung entsprechend einer neunten spezifischen Ausfüh rungsform der Erfindung,

Fig. 7 ein Diagramm eines Ringoszillators entsprechend einer siebenten spezifischen Ausführungsform der Erfindung und

Fig. 8 ein schematisches Diagramm eines Inverters in dem Ringoszillator von Fig. 1.

Erste grundlegende Ausführungsform

Entsprechend einer ersten grundlegenden Ausführungsform der Erfindung enthält ein Ringoszillator zum Zirkulieren von Pulsflanken zweier Typen darin eine gerade Zahl von inver tierenden Schaltungen, welche in einem Ring miteinander ver bunden sind. Jede der invertierenden Schaltungen ist opera tiv, ein Eingangssignal zu invertieren und eine Inversion des Eingangssignals auszugeben. Eine der invertierenden Schaltungen ist eine erste invertierende Startschaltung, welche eine Operation des Invertierens eines Eingangssignals als Antwort auf ein erstes Steuersignal beginnt, das von au ßen angelegt wird. Eine der invertierenden Schaltungen außer der ersten invertierenden Startschaltung und einer invertie renden Schaltung, welche unmittelbar auf die erste invertie rende Startschaltung folgt, ist eine zweite invertierende Startschaltung, welche eine Operation des Invertierens eines Eingangssignals als Antwort auf ein zweites Steuersignal be ginnt. Eine Steuersignal-Eingabeeinrichtung dient dazu, das zweite Steuersignal der zweiten invertierenden Startschal tung, während eines Intervalls zwischen einem ersten Zeit punkt einzugeben, zu welchem das erste Steuersignal der er sten invertierenden Startschaltung eingegeben wird und die erste invertierende Startschaltung die Invertierungsoperation beginnt, und einem zweiten Zeitpunkt, zu welchem eine Pulsflanke, welche anfänglich von dem Start der Invertie rungsoperation der ersten invertierenden Startschaltung er zeugt wird und sich bewegt, während sie aufeinanderfolgend von den invertierenden Schaltungen invertiert wird, in die zweite invertierende Startschaltung eintritt.

Unter Anfangsbedingungen, bei welchen die Invertierungsope ration der ersten und zweiten invertierenden Startschaltungen von den ersten und den zweiten Steuersignalen gezwungen werden, aufgehoben zu werden, geben die ersten und zweiten invertierenden Startschaltungen Ausgangssignale aus, deren Pegel den Pegeln der Ausgangssignale der jeweils unmittelbar vorausgehenden invertierenden Schaltungen gleichen. Unter den Anfangsbedingungen sind dementsprechend ein Eingangssignal und ein Ausgangssignal der invertierenden Schaltungen außer den ersten und zweiten invertierenden Startschaltungen unterschiedlich im Pegel zueinander, so daß der Ringoszilla tor in einen stabilen Zustand (einen nicht oszillierenden Zustand) fällt. Es sollte bemerkt werden, daß die Gesamtzahl von invertierenden Schaltungen außer den ersten und zweiten invertierenden Startschaltungen gerade ist.

Wenn das erste Steuersignal der ersten invertierenden Start schaltung von außen eingegeben wird, beginnt die erste in vertierende Startschaltung die Operation des Invertierens eines Eingangssignals, und gleichzeitig sind die Anfangsbe dingungen aufgehoben. Wenn sich das Eingangssignal von einem niedrigen zu einem hohen Pegel verändert, verändert sich während einer darauffolgenden Periode das Ausgangssignal der ersten invertierenden Startschaltung von einem hohen Pegel auf einen niedrigen Pegel. Darüber hinaus verändert sich das Ausgangssignal der nächsten invertierenden Schaltung von ei nem niederen Pegel auf einen hohen Pegel, und das Ausgangs signal der zweiten nächsten invertierenden Schaltung verän dert sich von einem hohen Pegel auf einen niederen Pegel. Die Ausgangssignale der invertierenden Schaltungen werden aufeinanderfolgend derart verändert, daß eine Pulsflanke sich bewegt und in dem Ringoszillator zirkuliert, während sie sequentiell die invertierenden Schaltungen passiert.

Die Steuersignal-Eingabeeinrichtung legt das zweite Steuer signal an die zweite invertierende Startschaltung an, um die Invertierungsoperation der zweiten invertierenden Start schaltung während des ersten Intervalls von dem ersten Zeit punkt an zu starten, zu welchem das erste Steuersignal der ersten invertierenden Startschaltung eingegeben wird und die erste invertierende Startschaltung die Invertierungsoperation startet, bis zu dem zweiten Zeitpunkt, zu welchem eine Pulsflanke (die als Hauptpulsflanke bezeichnet wird), welche anfänglich von dem Start der Invertierungsoperation der er sten invertierenden Startschaltung erzeugt wurde und sich bewegt, während sie aufeinanderfolgend von den invertierenden Schaltungen invertiert wird, in die zweite invertierende Startschaltung eintritt.

Zu dem Zeitpunkt des Beginns der Invertierungsoperation der zweiten invertierenden Startschaltung hat die Hauptpulsflanke die zweite invertierende Startschaltung noch nicht erreicht, so daß ein Eingangssignal und ein Ausgangssignal der zweiten invertierenden Startschaltung auf ihren ursprünglichen Pegeln verbleiben.

Wenn die zweite invertierende Startschaltung zu arbeiten be ginnt, wird eine Rücksetzpulsflanke erzeugt. Danach zirku lieren die Rücksetzpulsflanke und ebenso die Hauptpulsflanke in dem Ringoszillator.

In einer einfachen Ringkombination einer geraden Zahl von invertierenden Schaltungen ist es ist im allgemeinen für eine Pulsflanke schwierig, darin zu zirkulieren, da stabile Zustände (nicht oszillierende Zustände) dazu neigen, auf zu treten, wo Signale, welche jeder der invertierenden Schal tungen eingegeben und von ihnen ausgegeben werden, jeweils unterschiedliche Pegel aufweisen. Andererseits wird verhin dert, daß der Ringoszillator dieser Ausführungsform in einen stabilen Zustand (nicht oszillierenden Zustand) fällt. In dem Ringoszillator zirkulieren insbesondere die Hauptpulsflanke und die Rücksetzpulsflanke, während sie voneinander räumlich getrennt sind. Das Ausgangssignal der ersten invertierenden Startschaltung wird von der Rücksetzpulsflanke verändert, bevor die Hauptpulsflanke, welche von der ersten invertierenden Startschaltung erzeugt wurde, zu der ersten invertierenden Startschaltung zurückkehrt. Darüber hinaus wird das Ausgangssignal der zweiten invertierenden Start schaltung von der Hauptpulsflanke verändert, bevor die Rück setzpulsflanke, welche von der zweiten invertierenden Start schaltung erzeugt wurde, zu der zweiten invertierenden Startschaltung zurückkehrt. Diese Prozesse verhindern, daß der Ringoszillator in einen stabilen Zustand (nicht oszilie renden Zustand) fällt. Daher setzen die Hauptpulsflanke und die Rücksetzpulsflanke das Zirkulieren fort.

Obwohl der Ringoszillator eine Ringkombination einer geraden Zahl von invertierenden Schaltungen aufweist, wird verhin dert, daß der Ringoszillator in einen stabilen Zustand (nicht oszillierenden Zustand) fällt und die Hauptpulsflanke und die Rücksetzpulsflanke darin mit dem Zirkulieren fortfahren. Somit kann das Ausgangssignal einer gegebenen invertierenden Schaltung unter den invertierenden Schaltungen als genaues Taktsignal verwendet wurden, welches eine Periode aufweist, die gleich der geraden Zahl von Malen der Operati onsverzögerungszeit jeder invertierenden Schaltung ist.

Zweite grundlegende Ausführungsform

Ein Ringoszillator einer zweiten grundlegenden Ausführungs form der Erfindung ist ähnlich dem Ringoszillator der ersten grundlegenden Ausführungsform mit Ausnahme folgender Punkte.

In dem Ringoszillator der zweiten grundlegenden Ausführungs form besitzt die Steuersignal-Eingabeeinrichtung einen Ab schnitt zum Eingeben eines Ausgangssignals einer gegebenen invertierenden Schaltung, welche der zweiten invertierenden Startschaltung von einer Seite der ersten invertierenden Startschaltung betrachtet, um Stufen entsprechend einer ge raden Zahl von invertierenden Schaltungen vorausgeht, welche gleich oder kleiner als eine Hälfte der Gesamtzahl aller in vertierenden Schaltungen ist, der zweiten invertierenden Startschaltung als das zweite Steuersignal.

Darüber hinaus besitzt die zweite invertierende Startschal tung einen ersten Abschnitt zum Invertieren des Signalpegels und Ausgeben einer Inversion des Signalpegels in Fällen, bei welchen ein Signalpegel des zweiten Steuersignals und ein Signalpegel eines Eingangssignals von einer invertierenden Schaltung, welche der zweiten invertierenden Startschaltung unmittelbar vorausgeht, gleich sind, und einen zweiten Ab schnitt für das Invertieren eines der zwei Signalpegel und Ausgeben einer Inversion eines der zwei Signalpegel mit der Priorität, welche gleich einem Signalpegel des zweiten Steu ersignals ist, das von der gegebenen invertierenden Schaltung eingegeben wird, wenn die erste invertierende Startschaltung die Invertierungsoperation nicht beginnt, in Fällen, bei welchen der Signalpegel des zweiten Steuersignals und der Signalpegel des Eingangssignals von der invertierenden Schaltung, die der zweiten invertierenden Startschaltung unmittelbar vorausgeht, unterschiedlich sind.

Unter den Anfangsbedingungen, bei welchen die Invertie rungsoperation der ersten invertierenden Startschaltung ge zwungen wird, von dem ersten Steuersignal aufgehoben zu wer den, gibt die erste invertierende Startschaltung ein Signal aus, welches einen Pegel aufweist, der gleich dem Pegel des Ausgangssignals der unmittelbar vorausgehenden invertierenden Schaltung ist. Unter den Anfangsbedingungen ist das Ein gangssignal der zweiten invertierenden Schaltung der unmit telbar vorausgehenden invertierenden Schaltung im Pegel un terschiedlich zu dem zweiten Steuersignal oder dem Eingangs signal der zweiten invertierenden Startschaltung der gegebe nen invertierenden Schaltung. Die Pegeldifferenz wird von der Tatsache hervorgerufen, daß die gegebene invertierende Schaltung der zweiten invertierenden Startschaltung von der Seite der ersten invertierenden Startschaltung betrachtet, um Stufen vorausgeht, welche der geraden Zahl von invertierenden Schaltung entspricht, die gleich oder kleiner ist als eine Hälfte der Gesamtzahl aller invertierenden Schaltungen, und somit ist eine ungerade Zahl von invertierenden Schaltungen zwischen der gegebenen invertierenden Schaltung und der zweiten invertierenden Startschaltung angeschlossen.

Unter den Anfangsbedingungen invertiert die zweite invertie renden Startschaltung den Signalpegel (der als früherer Si gnalpegel bezeichnet wird) des zweiten Steuersignals, welches von der gegebenen invertierenden Schaltung angelegt wird, und gibt eine Inversion des Signalpegels aus. Daher gibt die zweite invertierende Startschaltung ein Signal aus, dessen Pegel gleich dem Signalpegel (der als nicht früherer Pegel bezeichnet wird) des Eingangssignals von der unmittelbar vorausgehenden invertierenden Schaltung ist, und der Ringoszillator befindet sich in einem stabilen oder einem nicht oszillierenden Zustand.

Wenn das erste Steuersignal der ersten invertierenden Start schaltung von außen eingegeben wird, beginnt die erste in vertierende Startschaltung die Operation des Invertierens eines Eingangssignals, und gleichzeitig werden die Anfangs bedingungen aufgehoben. Zu dieser Zeit wird eine Hauptpuls flanke erzeugt. Während einer darauffolgenden Periode bewegt sich die Hauptpulsflanke und zirkuliert in dem Ringoszillator wie in der ersten grundlegenden Ausführungsform.

Wenn die Hauptpulsflanke die gegebene invertierende Schaltung erreicht, verändert sich der Pegel des zweiten Steuersignals auf den nicht vorausgehenden Pegel gleich dem Pegel des Ausgangssignals der invertierenden Schaltung, welche un mittelbar der zweiten invertierenden Startschaltung voraus geht. Dementsprechend beginnt die zweite invertierende Startschaltung die Invertierungsoperation, und das Ausgangs signal davon verändert sich bezüglich des Pegels, so daß wie in der ersten grundlegenden Ausführungsform eine Rücksetz pulsflanke erzeugt wird. Danach Zirkulieren die Rücksetz pulsflanke und ebenso die Hauptpulsflanke in dem Ringoszil lator.

Die Hauptpulsflanke bewegt sich von der gegebenen invertie renden Schaltung zu der zweiten invertierenden Startschal tung. Während der Bewegung passiert die Hauptpulsflanke eine ungerade Zahl von invertierenden Schaltungen entlang einer normalen Route zwischen der gegebenen invertierenden Schal tung und der zweiten invertierenden Startschaltung, während sie dabei sequentiell invertiert wird. Da sich das zweite Steuersignal auf dem nicht vorhergehenden Pegel befindet, wenn die Hauptpulsflanke die zweite invertierende Start schaltung erreicht, passiert die Hauptpulsflanke die zweite invertierende Startschaltung und die folgenden invertierenden Schaltungen, während sie dabei sequentiell invertiert wird. Auf diese Weise fährt die Hauptpulsflanke fort, sich zu bewegen und in dem Ringoszillator zu zirkulieren.

Wie vorher beschrieben, verbleibt das zweite Steuersignal auf dem nicht vorhergehenden Pegel, wenn die Hauptpulsflanke die zweite invertierende Startschaltung über die normale Route erreicht. Diese Tatsache wird aus folgendem Grund her vorgerufen. Die ungerade Zahl von invertierenden Schaltungen zwischen der gegebenen invertierenden Schaltung und der zweiten invertierenden Startschaltung ist gleich oder kleiner als die Hälfte der Zahl aller invertierenden Schaltungen, welche den Ringoszillator bilden. Daher bewegt sich die Hauptpulsflanke zu der zweiten invertierenden Startschaltung von der gegebenen invertierenden Schaltung über die normale Route, bevor die entsprechende Rücksetzpulsflanke, welche von der zweiten invertierenden Startschaltung aus startet, die gegebene invertierende Schaltung erreicht.

Das Eingangssignal der zweiten invertierenden Startschaltung von der unmittelbar vorausgehenden invertierenden Schaltung wird von dem nicht vorhergehenden Pegel auf den vorhergehen den Pegel durch die Hauptpulsflanke verändert.

Die Rücksetzpulsflanke, welche von der zweiten invertierenden Startschaltung erzeugt wird, erreicht die gegebene in vertierende Schaltung über invertierende Schaltungen, die die erste invertierende Startschaltung enthalten, welche un terschiedlich zu der ungeraden Zahl von invertierenden Schaltungen zwischen der gegebenen invertierenden Schaltung und der zweiten invertierenden Startschaltung sind. Die Rücksetzpulsflanke, welche die gegebene invertierende Schal tung erreicht, verändert das zweite Steuersignal von dem nicht vorausgehenden Pegel auf den vorausgehenden Pegel. Da das Eingangssignal zu der zweiten invertierenden Startschal tung von der unmittelbar vorausgehenden Startschaltung sich bereits auf den vorausgehenden Pegel durch die Hauptpuls flanke verändert hat, verändert sich zu diesem Zeitpunkt das Ausgangssignal der zweiten invertierenden Startschaltung nicht als Antwort auf die Veränderung des zweiten Steuersi gnals. Ebenso bewegt sich die Rücksetzpulsflanke von der ge gebenen invertierenden Schaltung zu der zweiten invertieren den Startschaltung über die normale Route.

Wenn die Rücksetzpulsflanke die invertierende Schaltung, welche der zweiten invertierenden Schaltung unmittelbar vor ausgeht, über die normale Route erreicht, verändert sich das Eingangssignal zu der zweiten invertierenden Startschaltung von der unmittelbar vorausgehenden invertierenden Schaltung von dem vorausgehenden Pegel auf den nicht vorausgehenden Pegel. Zur selben Zeit erreicht die Hauptpulsflanke die ge gebene invertierende Schaltung, so daß sich das zweite Steu ersignal ebenso von dem vorausgehenden Pegel auf den nicht vorausgehenden Pegel verändert.

Die Rücksetzpulsflanke und die Hauptpulsflanke treten gleichzeitig in die zweite invertierende Startschaltung aus folgenden Grund ein. Wie oben beschrieben, startet die Hauptpulsflanke von der ersten invertierenden Startschaltung und zirkuliert einmal in dem Ringoszillator über die normale Route und erreicht dann die gegebene invertierende Schaltung von der ersten invertierenden Startschaltung. Andererseits wird die Rücksetzpulsflanke von der zweiten invertierenden Startschaltung als Antwort auf die Hauptpulsflanke erzeugt (auf welche als die ursprüngliche Pulsflanke verwiesen wird), welche die gegebene invertierende Schaltung das erste Mal nach dem Start von der ersten invertierenden Startschaltung erreicht. Danach zirkuliert die Rücksetzpulsflanke einmal in dem Ringoszillator über die normale Route, bevor sie die zweite invertierende Startschaltung erreicht. Während dieser Prozesse ist die Gesamtzahl von invertierenden Schaltungen, durch welche die Hauptpulsflanke hindurchgetreten ist, gleich der Gesamtzahl von invertierenden Schaltungen, durch welche die ursprüngliche Pulsflanke und die Rücksetzpulsflanke hindurchgetreten sind.

Wenn sowohl das Eingangssignal zu der zweiten invertierenden Startschaltung von der unmittelbar vorausgehenden invertie renden Schaltung als auch das zweite Steuersignal die nicht vorausgehenden Pegel annehmen, verändert sich das Ausgangs signal der zweiten invertierenden Startschaltung bezüglich seines Pegels. Dieser Prozeß ist ähnlich dem oben erwähnten Prozeß, bei welchem das Ausgangssignal der zweiten invertie renden Startschaltung bezüglich seines Pegels durch das zweite Steuersignal verändert wird.

Somit wird eine Rücksetzpulsflanke als Antwort auf die Hauptpulsflanke regeneriert, und die regenerierte Rücksetz pulsflanke bewegt sich von der zweiten invertierenden Start schaltung auf die erste invertierende Startschaltung. Ande rerseits bewegt sich die Hauptpulsflanke von der gegebenen invertierenden Schaltung auf die zweite invertierende Start schaltung entlang der normalen Route. Auf diese Art bewegen sich die Hauptpulsflanke und die Rücksetzpulsflanke und Zir kulieren in dem Ringoszillator.

Während einer späteren Periode werden die vorher erwähnten Prozesse wiederholt. Somit wird periodisch eine Rücksetz pulsflanke mit einer Periode erzeugt, welche einem vollstän digen Umlauf oder einer Zirkulation der Hauptpulsflanke in dem Ringoszillator über die normale Route entspricht.

Da das zweite Steuersignal der zweiten invertierenden Start schaltung während des Intervalls von dem Start der Invertie rungsoperation der ersten invertierenden Startschaltung zu dem Zeitpunkt des Eintretens der Hauptpulsflanke in die zweite invertierende Startschaltung eingegeben wird, kann die Oszillation des Ringoszillators verläßlich durch Eingeben des ersten Steuersignals der ersten invertierenden Startschaltung ohne Bereitstellung einer zusätzlichen Schaltung gestartet werden.

Dritte grundlegende Ausführungsform

Ein Ringoszillator einer dritten grundlegenden Ausführungs form der Erfindung ist ähnlich dem Ringoszillator der ersten grundlegenden Ausführungsform außer folgenden Punkten.

Es wird nun eine Ansprechzeit bzw. Antwortzeit definiert, die gleich dem Intervall von einem Zeitpunkt an einer Inversion des Eingangssignals in jede invertierende Schaltung bis zu einem Zeitpunkt einer Inversion eines Ausgangssignals von der invertierenden Schaltung ist. In dem Ringoszillator der dritten grundlegenden Ausführungsform ist eine Ansprechzeit bezüglich der ersten Pulsflanke (der Hauptpulsflanke) größer als eine Ansprechzeit bezüglich der zweiten Pulsflanke (der Rücksetzpulsflanke), welche auf einen Pegel entgegengesetzt zu einem Pegel der ersten Pulsflanke invertiert ist. Daher tritt die Rücksetzpulsflanke in die zweite invertierende Startschaltung von der unmittelbar vorausgehenden invertie renden Schaltung ein, bevor die Hauptpulsflanke in die zweite invertierenden Startschaltung von der gegebenen invertie renden Schaltung als das zweite Steuersignal eintritt. Somit verschwindet eine Rücksetzpulsflanke, bevor eine nächste Rücksetzpulsflanke als Antwort auf die Hauptpulsflanke er zeugt wird.

In einem angenommenen Fall, bei welchem die Hauptpulsflanke die zweite invertierende Startschaltung erreicht, unmittelbar bevor die Rücksetzpulsflanke die zweite invertierende Startschaltung erreicht, verändert sich das Ausgangssignal der zweiten invertierenden Startschaltung als Antwort auf die Rücksetzpulsflanke, so daß die Rücksetzpulsflanke nicht verschwindet und durch die zweite invertierende Startschal tung hindurchtritt. In dem angenommenen Fall gibt es eine Möglichkeit, daß die Hauptpulsflanke die Rücksetzpulsflanke einholt und schließlich ein stabiler Zustand (nicht oszil lierender Zustand) auftritt. So verhindert die wiederholte Erzeugung und das Verschwinden der Rücksetzpulsflanke, daß der Ringoszillator in einen stabilen Zustand (nicht oszil lierenden Zustand) fällt, und es wird eine Variation bezüg lich Ansprechzeiten der invertierenden Schaltungen kompen siert.

Vierte grundlegende Ausführungsform

Entsprechend einer vierten grundlegenden Ausführungsform der Erfindung enthält eine Pulsphasendifferenz-Kodierschaltung den Ringoszillator der ersten grundlegenden Ausführungsform. Die Pulsphasendifferenz-Kodierschaltung enthält ebenfalls eine Eingangsvorrichtung zum Eingeben eines ersten Eingangs signals der ersten invertierenden Startschaltung von außen als das erste Steuersignal und Ausgangsanschlüsse zum Ausge ben von Ausgangssignalen der invertierenden Schaltungen je weils in dem Ringoszillator.

In der Pulsphasendifferenz-Kodierschaltung dient eine Zähl vorrichtung, welche ein Ausgangssignal von einem gegebenen Ausgangsanschluß der Ausgangsanschlüsse empfängt, dazu, eine Anzahl von Malen (Runden) zu zählen, entsprechend welcher eine Pulsflanke, die durch den Start der Invertierungsopera tion der ersten invertierenden Startschaltung erzeugt wurde, in dem Ringoszillator während eines Intervalls von einem Zeitpunkt des Starts der Invertierungsoperation der ersten invertierenden Startschaltung als Antwort auf das erste Ein gangssignal an bis zu einem Zeitpunkt, zu welchen ein zweites Eingangssignal eingegeben wird, zirkuliert. Die Zählvor richtung gibt ein Digitalsignal aus, welches die gezählte Anzahl repräsentiert.

Darüber hinaus dient eine Pulsflanken-Erfassungsvorrichtung, welche die Ausgangssignale von den Ausgangsanschlüssen emp fängt, dazu, zu erfassen, welche der invertierenden Schal tungen die Pulsflanke, welche anfänglich von dem Start der Invertierungsoperation der ersten invertierenden Startschal tung erzeugt wurde, erreicht, wenn das zweite Eingangssignal eingegeben wird. Des weiteren gibt ein Kodierer eine Zahl von invertierenden Schaltungen von der ersten invertierenden Startschaltung der invertierenden Schaltung aus, welche von der Pulsflanken-Erfassungsvorrichtung als ein Digitalsignal erfaßt wurde.

Ein letztes Digitalsignal wird als Anzeige einer Phasendif ferenz zwischen dem ersten Eingangssignal und dem zweiten Eingangssignal ausgegeben, und das letzte Digitalsignal be sitzt höherwertige Bits, welche aus dem Digitalsignal von der Zählvorrichtung zusammengesetzt sind, und niederwertige Bits, welche aus dem Digitalsignal von dem Kodierer zusammengesetzt sind.

Es wird nun angenommen, daß 32 invertierende Schaltungen den Ringoszillator bilden. Es wird ebenso angenommen, daß die Hauptpulsflanke dreimal in dem Ringoszillator während des Intervalls von dem Anlegen des ersten Eingangssignals zu dem Anlegen des zweiten Eingangssignals zirkuliert und daß die Hauptpulsflanke die 26. invertierende Schaltung erreicht, welche von der ersten invertierenden Startschaltung an dem Ende des Intervalls gezählt wird. In diesem Fall besitzt das digitale Ausgangssignal der Zählvorrichtung den Wert "11", während das Digitalsignal des Kodierers den Wert "11001" be sitzt. Somit besitzt das letzte Digitalsignal, welches die Phasendifferenz zwischen dem ersten Eingangssignal und dem zweiten Eingangssignal repräsentiert, den Wert "1111001", was sich aus der Kombination der Ausgangssignale der Zähl vorrichtung und des Kodierers als die höherwertigen Bits bzw. die niederwertigen Bits ergibt.

In der Pulsphasendifferenz-Kodierschaltung dieser Ausfüh rungsform wird das digitale Ausgangssignal der Zählvorrich tung direkt als die höherwertigen Bits des letzten Digital signals verwendet, welches die Phasendifferenz zwischen dem ersten Eingangssignal und dem zweiten Eingangssignal reprä sentiert. Es ist somit unnötig, eine Operationsvorrichtung so wie einen Subtrahierer zum Verarbeiten des digitalen Aus gangssignals der Zählvorrichtung vorzusehen, um einen Teil eines letzten Pulsphasendifferenzsignals zu erzeugen. Da die Pulsphasendifferenz-Kodierschaltung einen einfachen Entwurf besitzt, kann sie in einer kleinen Größe gefertigt werden. In der Pulsphasendifferenz-Kodierschaltung kann das Ausgeben der erfaßten Phasendifferenz in einer kurzen Zeit beendet werden, und es kann eine hohe Erfassungsgeschwindigkeit erzielt werden. Des weiteren besitzt die Pulsphasendifferenz- Kodierschaltung eine hohe Auflösung bezüglich der Phasendif ferenzerfassung.

Erste spezifische Ausführungsform

Unter Bezugnahme auf Fig. 1 umfaßt ein Ringoszillator 2, der eine gegebene gerade Zahl von Stufen aufweist, 32 invertie rende Schaltungen, die in einem Ring oder einer Schleife miteinander verbunden sind. Die invertierenden Schaltungen werden durch ein NAND-Gatter mit zwei Eingängen NAND1, 30 Invertern INV2, INV3, . . und INV31 und einem NAND-Gatter mit zwei Eingängen NAND32 gebildet, welche aufeinanderfolgend in dieser Reihenfolge miteinander verbunden sind. Das NAND-Gat ter NAND1 bildet eine erste invertierende Schaltung zum Start und zur Steuerung. Das NAND-Gatter NAND32 bildet ebenso eine zweite invertierende Schaltung zum Start und zur Steuerung.

Ein erster Eingangsanschluß des NAND-Gatters NAND1 empfängt ein Startpulssignal PA von einer (nicht gezeigten) externen Schaltung. Das Startpulssignal PA ist ein erstes Steuersi gnal. Ein zweiter Eingangsanschluß des NAND-Gatters NAND1 ist an den Ausgangsanschluß des NAND-Gatters NAND32 ange schlossen. Dem NAND-Gatter NAND1 folgen die Inverter INV2, INV3, . . und INV31. Ein erster Eingangsanschluß des NAND- Gatters NAND32 ist an den Ausgangsanschluß des Inverters INV31 angeschlossen. Ein zweiter Eingangsanschluß des NAND- Gatters NAND32 ist an den Ausgangsanschluß des Inverters INV18 angeschlossen, um ein Ausgangssignal des Inverters INV18 zu empfangen, welches ein zweites Steuersignal ist. Auf den zweiten Eingangsanschluß des NAND-Gatters NAND32 wird als ein Steuereingangsanschluß 32A verwiesen.

Die Inversionsansprechzeiten bzw. Antwortzeiten der Inverter INV19-INV31 sind wie folgt vorgesehen. Hinblicklich auf die Inverter INV20, INV22, . . und INV30 an geraden Stufen ge schieht das Ausgeben einer abfallenden Pulsflanke schneller als das Ausgeben einer ansteigenden Pulsflanke. Andererseits, hinblicklich der Inverter INV19, INV21, . . INV31 an ungeraden Stufen, geschieht das Ausgeben einer ansteigenden Pulsflanke schneller als das Ausgeben einer abfallenden Pulsflanke.

Der Ringoszillator 2 von Fig. 1 arbeitet wie folgt. Unter Anfangsbedingungen verbleibt das Startpulssignal PA auf einem niedrigen Pegel, während das Ausgangssignal P01 des NAND- Gatters NAND1 auf einem hohen Pegel verbleibt, wie in Fig. 2 gezeigt wird. Somit verbleiben die Ausgangssignale der Inverter INV2, INV4, . . und INV30 bei geraden Stufen, welche von dem NAND-Gatter NAND1 an gezählt werden, auf niedrigen Pegeln, während die Ausgangssignale der Inverter INV3, INV5, . . und INV31 an ungeraden Stufen auf hohen Pegeln verbleiben. Unter den Anfangsbedingungen gibt der Inverter INV18 ein Niedrigpegelsignal dem Steuereingangsanschluß 32A des NAND-Gatters NAND32 aus, und der Inverter INV31 gibt ein Signal eines hohen Pegels dem anderen Eingangsanschluß des NAND-Gatters NAND32 aus, so daß das NAND-Gatter NAND32 Signal eines hohen Pegels ausgibt, obwohl es sich an einer geraden Stufe befindet. Somit empfängt einer der Eingangsanschlüsse des NAND-Gatters NAND1 das Signal des hohen Pegels von dem NAND-Gatter NAND32, während der andere Eingangsanschluß davon das Signal des niedrigen Pegels PA empfängt. Dementsprechend wird das NAND-Gatter NAND1 aktiviert, um die zustandsverändernde Operation als Antwort auf eine Veränderung des Startpulssignals PA von dem niedrigen Pegel zu einem hohen Pegel zu beginnen.

Wenn sich das Startpulssignal PA von dem niedrigen zu dem hohen Pegel verändert, sind die Anfangsbedingungen beendet, und es wird ein erster Prozeß begonnen. Insbesondere veran laßt die Veränderung des Startpulssignals PA von dem niedri gen zu dem hohen Pegel, daß das Ausgangssignal P01 des NAND- Gatters NAND1 von dem hohen Pegel auf einen niedrigen Pegel, wie in Fig. 2 gezeigt ist, verändert wird, so daß die Aus gangssignale der Inverter INV2, INV3, . . und INV31 aufeinan derfolgend während der ersten und späteren Prozesse verändert werden. Insbesondere verändern sich die Ausgangssignale der Inverter INV2, INV4, . . und INV30 an den geraden Stufen aufeinanderfolgend von den niedrigen Pegeln auf die hohen Pegel, während sich die Ausgangssignale der Inverter INV3, INV5, . . und INV31 an den ungeraden Stufen aufeinanderfolgend von den hohen Pegeln auf die niedrigen Pegel verändern. Auf diese Weise führen das NAND-Gatter NAND1, die Inverter INV2, INV3, . . und INV31 und das NAND-Gatter NAND32 aufein anderfolgend Zustandsveränderungen als Antwort auf die Ver änderung des Startpulssignals PA von dem niedrigen Pegel auf den hohen Pegel aus. Während sich der sequentielle Zustand verändert, zirkuliert eine Pulsflanke in dem Ringoszillator 2 als abfallende Pulsflanke, welche von jedem der NAND-Gatter NAND1 und den Invertern INV3, INV5, . . . und INV31 an den ungeraden Stufen ausgegeben wird, und als ansteigende Puls flanke, welche von jedem der Inverter INV2, INV4, . . und INV30 und dem NAND-Gatter NAND32 an den geraden Stufen aus gegeben wird. Auf die zirkulierende Pulsflanke wird als Hauptpulsflanke verwiesen, welche durch Punkte in Fig. 2 be zeichnet ist.

Wenn die Hauptpulsflanke den Ausgangsanschluß des Inverters INV18 zum ersten Mal erreicht, ist der erste Prozeß beendet, und es beginnt ein zweiter Prozeß. Die Hauptpulsflanke, wel che von dem Inverter INV18 ausgegeben wird, wird in zwei Teile unterteilt, welche jeweils auf das NAND-Gatter NAND32 und auf den Inverter INV19 gerichtet sind. Die Hauptpuls flanke bewegt sich von dem Inverter INV18 zu dem NAND-Gatter NAND32 über die Verbindung zwischen dem Ausgangsanschluß des Inverters INV18 und dem Steuereingangsanschluß 32A des NAND- Gatters NAND32, wodurch eine "kurze" Route gebildet wird. Zum Beginn des zweiten Prozesses wird das Ausgangssignal P18 des Inverters INV18 von dem niedrigen Pegel auf den hohen Pegel durch die Hauptpulsflanke verändert, wie in Fig. 2 gezeigt wird. Da das Ausgangssignal P31 des Inverters INV31 sich in dem Zustand des hohen Pegels befindet, nehmen zu diesem Zeitpunkt beide Signale, welche dem NAND-Gatter NAND32 von den Invertern INV18 und INV31 eingegeben werden, die Zustände der hohen Pegel an. Als Ergebnis beginnt das NAND-Gatter NAND32 die Zustandsveränderungsoperation, und das Ausgangssignal P32 davon wird vom hohen Pegel zu dem niedrigen Pegel verändert, wie in Fig. 2 gezeigt ist. Auf diese Weise tritt die Hauptpulsflanke, welche dem NAND-Gatter NAND32 von dem Inverter INV18 über den Steuereingangsanschluß 32A eingegeben wird, durch das NAND-Gatter NAND32 hindurch, während sie dabei während des zweiten Prozesses invertiert wird. Danach werden die Ausgangssignale des NAND-Gatters NAND1 und der Inverter INV2, INV3, . . . und INV31 auf einanderfolgend invertiert, während die Pulsflanke in dem Ringoszillator 2 während späterer Prozesse zirkuliert. Ins besondere verändern sich die Ausgangssignale des NAND-Gatters NAND1 und der Inverter INV3, INV5, . . und INV31 an den ungeraden Stufen aufeinanderfolgend von den niedrigen auf die hohen Pegel, während die Ausgangssignale der Inverter INV2, INV4, . . und INV30 an den geraden Stufen sich aufein anderfolgend von den hohen Pegeln auf die niedrigen Pegel verändern. Auf diese Weise führen das NAND-Gatter NAND32, das NAND-Gatter NAND1 und die Inverter INV2, INV3, . . und INV31 aufeinanderfolgend Zustandveränderungen als Antwort auf die Hauptpulsflanke aus, welche dem NAND-Gatter NAND32 von dem Inverter INV18 über den Steuereingangsanschluß 32A eingegeben wird. Während der aufeinanderfolgenden Zustandsveränderungen zirkuliert eine Pulsflanke in dem Ringoszillator als ansteigende Pulsflanke, welche von jedem des NAND-Gatters NAND1 und der Inverter INV3, INV5, . . und INV31 an den ungeraden Stufen ausgegeben wird, und als abfallende Pulsflanke, welche von jedem des NAND-Gatters NAND32 und der Inverter INV2, INV4, . . und INV30 an den geraden Stufen aus gegeben wird. Auf die zirkulierende Pulsflanke wird als Rücksetzpulsflanke verwiesen, welche durch Kreuze in Fig. 2 bezeichnet ist.

Aus Fig. 2 kann entnommen werden, daß die Hauptpulsflanke, welche durch Punkte bezeichnet ist, und die Rücksetzpuls flanke, welche durch Kreuze bezeichnet ist, in dem Ringos zillator 2 zirkulieren.

Wie oben beschrieben ist, wird die Hauptpulsflanke, welche von dem Inverter INV18 ausgegeben wird, in zwei Teile unter teilt, welche auf das NAND-Gatter NAND32 bzw. auf den Inver ter INV19 gerichtet sind. Während eines dritten Prozesses, welcher teilweise parallel zu dem zweiten Prozeß abläuft, bewegt sich die Hauptpulsflanke von dem Inverter INV18 zu dem Inverter INV19. Die Hauptpulsflanke tritt aufeinanderfolgend durch die Inverter INV19, INV20, . . und INV31 hindurch, während sie dabei invertiert wird. Der Signalflußpfad zwischen dem Inverter INV18 und dem NAND-Gatter NAND32, wel cher die Reihenkombination der Inverter INV19, INV20, . . und INV31 umfaßt, wird als "normale" Route bezeichnet. Wenn die Hauptpulsflanke den Ausgangsanschluß des Inverters INV31 über die normale Route erreicht, verändert sich das Ausgangssignal P31 des Inverters INV31 von dem hohen Pegel auf den niedrigen Pegel, wie in Fig. 2 gezeigt. Da das Ausgangssignal P18 des Inverters INV18 sich in dem Zustand des hohen Pegels befindet, nehmen zu diesem Zeitpunkt beide Signale, welche dem NAND-Gatter NAND32 von den Invertern INV18 und INV31 eingegeben werden, die Zustände des hohen Pegels an. Als Ergebnis startet das NAND-Gatter NAND32 die Zustandsver änderungsoperation, und das Ausgangssignal P32 davon verän dert sich von dem niedrigen Pegel auf den hohen Pegel, wie in Fig. 2 gezeigt ist. Auf diese Weise tritt die Hauptpuls flanke, welche dem NAND-Gatter NAND32 von dem Inverter INV31 eingegeben wird, durch das NAND-Gatter NAND32 hindurch, wäh rend es dabei invertiert wird. Danach zirkuliert die Haupt pulsflanke in dem Ringoszillator 2, während sie von dem NAND- Gatter NAND1 und den Invertern INV2, INV3, . . und INV31 invertiert wird.

Wie oben beschrieben, verbleibt das Ausgangssignal P18 des Inverters INV18 auf dem hohen Pegel, wenn die Hauptpulsflanke das NAND-Gatter NAND32 über die Inverter INV19-INV31 er reicht. Diese Tatsache ergibt sich aus folgendem Grund. Der Signalflußpfad von dem Inverter INV19 zu dem Inverter INV31 besitzt 13 invertierende Schaltungen. Andererseits besitzt der Signalflußpfad von dem NAND-Gatter NAND32 zu dem Inverter INV18 19 invertierende Schaltungen. Somit erreicht die Hauptpulsflanke, welche von dem Inverter INV19 aus startet, das NAND-Gatter NAND32, bevor die entsprechende Rücksetz pulsflanke, welche von dem NAND-Gatter NAND32 aus startet, über die Verbindung zwischen dem Steuereingangsanschluß 32A und dem Inverter INV18 (über die kurze Route) zurückkehrt.

Während eines vierten auf den zweiten Prozeß folgenden Pro zesses tritt die Rücksetzpulsflanke, welche von dem NAND- Gatter NAND32 erzeugt wird, durch das NAND-Gatter NAND1 und die darauffolgenden Inverter hindurch, während sie dabei in vertiert wird. Wenn die Rücksetzpulsflanke den Ausgangsan schluß des Inverters INV18 erreicht, verändert sich das Aus gangssignal P18 des Inverters INV18 von dem hohen Pegel zu dem niedrigen Pegel, wie in Fig. 2 gezeigt ist. Die Verände rung des Signals P18 auf den niedrigen Pegel wird auf das NAND-Gatter NAND32 über den Steuereingangsanschluß 32A (über die kurze Route) angelegt. Der Zustand des NAND-Gatters NAND32 verändert sich nicht als Antwort auf die Veränderung des Signals P18 auf den niedrigen Pegel, da das Ausgangssi gnal P31 des Inverters 31, welches an den anderen Eingangs anschluß des NAND-Gatters NAND32 angelegt wird, vorausgehend auf den niedrigen Pegel durch die Hauptpulsflanke verändert wird, wie in Fig. 2 gezeigt ist. Auf diese Weise wird ver hindert, daß die Rücksetzpulsflanke sich zu dem NAND-Gatter NAND32 von dem Inverter INV18 über den Steuereingangsanschluß 32A (über die kurze Route) bewegt. Die Rücksetzpulsflanke tritt in den Inverter INV19 von dem Inverter INV18 ein und tritt danach aufeinanderfolgend durch die Inverter INV19- INV31 entlang der normalen Route hindurch, während sie dabei invertiert wird. Die Rücksetzpulsflanke, welche von dem Inverter INV31 ausgegeben wird, tritt in das NAND-Gatter NAND32 ein.

Während eines fünften Prozesses, welcher dem vierten Prozeß folgt, verändert sich das Signal P31, welches von dem NAND- Gatter NAND32 von dem Inverter INV31 ausgegeben wird, von dem niedrigen Pegel auf dem hohen Pegel, wie in Fig. 2 gezeigt ist, wenn die Rücksetzpulsflanke den Ausgangsanschluß des Inverters INV31 erreicht. Ungefähr zur selben Zeit erreicht die Hauptpulsflanke den Ausgangsanschluß des Inverters INV18, so daß das Signal P18, welches dem NAND-Gatter NAND32 von dem Inverter INV18 über den Steuereingangsanschluß 32A ausgegeben wird, sich ebenfalls von dem niedrigen Pegel auf dem hohen Pegel verändert, wie in Fig. 2 gezeigt ist.

Der oben erwähnte ungefähr gleichzeitige Eintritt der Haupt pulsflanke und der Rücksetzpulsflanke in das NAND-Gatter NAND32 wird durch folgende Tatsache hervorgerufen. Wie oben beschrieben, startet die Hauptpulsflanke von dem NAND-Gatter NAND1 und tritt danach sequentiell durch die Inverter INV2- INV31 und das NAND-Gatter NAND32 über die normale Route hin durch und kehrt darauf folgend zu dem NAND-Gatter NAND1 zurück und tritt durch das NAND-Gatter NAND1 hindurch. Danach tritt die Hauptpulsflanke aufeinanderfolgend durch die Inverter INV2-INV18 hindurch und erreicht danach das NAND-Gatter NAND32 über den Steuereingangsanschluß 32A (über die kurze Route). Während des Intervalls von dem Start des zweiten Eintritts in das NAND-Gatter NAND32 tritt die Hauptpulsflanke durch insgesamt 50 invertierende Schaltungen hindurch. Andererseits wird die Rücksetzpulsflanke von dem NAND-Gatter NAND32 als Antwort auf die Hauptpulsflanke (hier als die ursprüngliche Pulsflanke bezeichnet) erzeugt, welche den Ausgangsanschluß des Inverter INV18 und den Steuerein gangsanschluß 32A das erste Mal nach dem Start von dem NAND- Gatter NAND1 erreicht. Danach tritt die Rücksetzpulsflanke sequentiell durch das NAND-Gatter NAND1 und die Inverter INV2-INV31 über die normale Route hindurch und kehrt darauf folgend zu dem NAND-Gatter NAND32 zurück. Während des Inter valls von dem Start der ursprünglichen Pulsflanke zu dem Eintritt der Rücksetzpulsflanke in das NAND-Gatter NAND32 tritt die ursprüngliche Pulsflanke insgesamt durch 50 inver tierende Schaltungen hindurch. Auf diese Weise ist die Ge samtzahl von invertierenden Schaltungen, durch welche die Hauptpulsflanke hindurchtritt, gleich der Gesamtzahl von in vertierenden Schaltungen, durch welche die ursprüngliche Pulsflanke und die Rücksetzpulsflanke hindurchtreten.

Wie oben beschrieben, erfolgt im Hinblick auf die Inverter INV20, INV22, . . und INV30 an den geraden Stufen das Ausgeben einer abfallenden Pulsflanke schneller als das Ausgeben einer ansteigenden Pulsflanke. Andererseits erfolgt im Hinblick auf die Inverter INV19, INV21 und INV31 an ungeraden Stufen das Ausgeben einer ansteigenden Pulsflanke schneller als das Ausgeben einer abfallenden Pulsflanke. Dieser Entwurf aktiviert die Rücksetzpulsflanke, sich auf der normalen Route mit einer höheren Geschwindigkeit zu bewegen. Daher erreicht tatsächlich die Rücksetzpulsflanke das NAND-Gatter NAND32, unmittelbar bevor die Hauptpulsflanke das NAND-Gatter NAND32 erreicht.

Dementsprechend verbleibt zu dem Zeitpunkt der Inversion des Ausgangssignals P31 des Inverters INV31 von dem niedrigen Pegel auf den hohen Pegel durch die Rücksetzpulsflanke das Signal P18, welches dem Steuereingangsanschluß 32A des NAND- Gatters NAND32 von dem Inverter INV18 angelegt wird, auf dem niedrigen Pegel, und somit wird das Ausgangssignal P32 des Inverters INV32 nicht verändert. Dies bedeutet das Ver schwinden der Rücksetzpulsflanke. Unmittelbar danach erreicht die Hauptpulsflanke den Ausgangsanschluß des Inverters INV18, so daß das Signal P18, welches dem Steuereingangsanschluß 32A des NAND-Gatters NAND32 von dem Inverter INV18 angelegt wird, sich von dem niedrigen Pegel auf den hohen Pegel verändert. Die Veränderung des Signals P18 von dem niedrigen Pegel auf den hohen Pegel veranlaßt das Ausgangssignal P32 des NAND- Gatters NAND32 dazu, von dem hohen Pegel zu dem niedrigen Pegel verändert zu werden, so daß ein nächstes Rücksetzpulssignal sich aus der Hauptpulsflanke ergibt, wie in Fig. 2 gezeigt ist. Auf diese Weise verschwindet das Rücksetzpulssignal in dem NAND-Gatter NAND32, und eine darauffolgende Rücksetzpulsflanke wird von dem NAND-Gatter NAND32 als Antwort auf die Hauptpulsflanke unmittelbar nach dem Verschwinden der früheren Rücksetzpulsflanke erzeugt.

Die Erzeugung der darauffolgenden Rücksetzpulsflanke durch das NAND-Gatter NAND32 als Antwort auf die Hauptpulsflanke ist ähnlich der Erzeugung der früheren Rücksetzpulsflanke durch das NAND-Gatter NAND32 als Antwort auf die Hauptpuls flanke, welche während des vorher erwähnten zweiten Prozesses auftritt. Die darauffolgende Rücksetzpulsflanke bewegt sich von dem NAND-Gatter NAND32 zu dem NAND-Gatter NAND1, während sich die Hauptpulsflanke von dem Inverter INV18 auf den Inverter INV31 entlang der normalen Route bewegt. Danach zirkuliert die Hauptpulsflanke und die darauffolgende Rück setzpulsflanke in dem Ringoszillator 2 wie die Hauptpuls flanke und die frühere Rücksetzpulsflanke in der vorherge henden Periode.

Während einer späteren Periode werden die vorher erwähnten dritten bis fünften Prozesse wiederholt, bis Abbrechbedin gungen auftreten. Somit wird eine Rücksetzpulsflanke peri odisch erzeugt und verschwindet zu einer Periode entsprechend eines vollständigen Umlaufes oder einer Zirkulation der Hauptpulsflanke in dem Ringoszillator 2 über die normale Route. Nach dem Erzeugen der Rücksetzpulsflanke, jedoch vor deren Verschwinden, zirkuliert die Rücksetzpulsflanke in dem Ringoszillator 2 wie die Hauptpulsflanke.

Wenn das Startpulssignal PA von dem hohen Pegel zu dem nie deren Pegel als Abbruchbedingung zurückkehrt, werden die An fangsbedingungen wiedererlangt. Die Rückkehr des Startpuls signals PA auf den niedrigen Pegel hält das Ausgangssignal P01 des NAND-Gatters NAND1 auf dem hohen Pegel unabhängig von irgendwelcher Veränderung des Zustands des Ausgangssignals P32 des NAND-Gatters NAND32, so daß verhindert wird, daß die Hauptpulsflanke und die Rücksetzpulsflanke durch das NAND- Gatter NAND1 hindurchtreten.

In einer einfachen Ringkombination von einer geraden Zahl von invertierenden Schaltungen ist es im allgemeinen für eine Pulsflanke schwierig, darin zu zirkulieren, da stabile Zustände (nicht oszillierende Zustände) dazu neigen, auf zu treten, wenn Signale, welche jeder invertierenden Schaltung ein- und ausgegeben werden, jeweils unterschiedliche Pegel besitzen. Andererseits wird verhindert, daß der Ringoszilla tor 2 dieser Ausführungsform in einen stabilen Zustand (nicht oszillierenden Zustand) fällt, bevor Abbruchbedingungen auftreten. Insbesondere zirkulieren in dem Ringoszillator 2 die Hauptpulsflanke und die Rücksetzpulsflanke, während sie zueinander beabstandet sind. Das Ausgangssignal P01 des NAND- Gatters NAND1 wird durch die Rücksetzpulsflanke verändert, bevor die Hauptpulsflanke, welche von dem NAND-Gatter NAND1 erzeugt wird, zu dem NAND-Gatter NAND1 zurückkehrt. Darüber hinaus wird das Ausgangssignal P32 des NAND-Gatters NAND32 von der Hauptpulsflanke verändert, bevor die Rücksetzpulsflanke, welche von dem NAND-Gatter NAND32 erzeugt wird, zu dem NAND-Gatter NAND32 zurückkehrt. Diese Prozesse verhindern, daß der Ringoszillator 2 in einen stabilen Zustand fällt (nicht oszillierenden Zustand). Daher Zirkulieren die Hauptpulsflanke und die Rücksetzpulsflanke, bevor die Abbruchsbedingungen auftreten.

Wie oben beschrieben, erfolgt im Hinblick auf die Inverter INV20, INV22, . . und INV30 an den geraden Stufen das Ausgeben einer abfallenden Pulsflanke schneller als das Ausgeben einer ansteigenden Pulsflanke. Andererseits erfolgt im Hinblick auf die Inverter INV19, INV21, . . und INV31 an den ungeraden Stufen das Ausgeben einer ansteigenden Pulsflanke schneller als das Ausgeben einer abfallenden Pulsflanke. Daher erreicht tatsächlich die Rücksetzpulsflanke das NAND-Gatter NAND32, unmittelbar bevor die Hauptpulsflanke das NAND-Gatter NAND32 erreicht. Dementsprechend verbleibt zu dem Zeitpunkt der Inversion des Ausgangssignals P31 des Inverter INV31 von dem niedrigen Pegel auf den hohen Pegel durch die Rücksetzpulsflanke das Signal P18, welches dem Steuereingangsanschluß 32A des NAND-Gatters NAND32 von dem Inverter INV18 eingegeben wird, auf dem niedrigen Pegel, und somit wird das Ausgangssignal P32 des Inverters INV32 nicht verändert. Dies bedeutet das Verschwinden der Rücksetzpuls flanke. Unmittelbar danach erreicht die Hauptpulsflanke den Ausgangsanschluß des Inverters INV18, so daß das Signal P18, welches dem Steuereingangsanschluß 32A des NAND-Gatters NAND32 von dem Inverter INV18 angelegt wird, sich von dem niedrigen Pegel auf den hohen Pegel verändert. Die Verände rung des Signals P18 von dem niedrigen Pegel auf den hohen Pegel veranlaßt das Ausgangssignal P32 des NAND-Gatters NAND32 dazu, von dem hohen auf den niedrigen Pegel verändert zu werden, so daß eine nächste Rücksetzpulsflanke aus der Hauptpulsflanke resultiert. Auf diese Weise verschwindet die Rücksetzpulsflanke in dem NAND-Gatter NAND32, und eine dar auffolgende Rücksetzpulsflanke wird von dem NAND-Gatter NAND32 als Antwort auf die Hauptpulsflanke unmittelbar nach dem Verschwinden der früheren Rücksetzpulsflanke erzeugt.

Die Inverter INV2-INV14 und ebenso die Inverter INV19-INV31 bestehen aus Strukturen, welche CMOS-Schaltungen enthalten. Wie in Fig. 8 gezeigt, besitzt ein Inverter INV, welcher je dem der Inverter INV2-INV31 entspricht, ein Paar eines p-Typ- MOS-Feldeffekttransistors PTr und eines n-Typ-MOS-Feld effekttransistors NTr. Der Source-Drain-Pfad des p-Typ-Tran sistors PTr und der Source-Drain-Pfad des n-Typ-Transistors NTr sind in Reihe geschaltet. Die Kombination der Source- Drain-Pfade der Transistoren PTr und NTr ist zwischen einer Leistungszufuhrleitung PW und Masse angeschlossen. Die Leistungszufuhrleitung PW ist einer gegebenen positiven Lei stungszufuhrspannung Vcc unterworfen. Die Gates der Transi storen PTr und NTr sind gemeinsam an eine vorausgehende Stufe angeschlossen. Die Sourceanschlüsse der Transistoren PTr und NTr sind gemeinsam an eine folgende Stufe angeschlossen. Ein parasitärer Kondensator CL ist unvermeidlich zwischen der Ausgangsseite des Inverters INV und Masse angeschlossen.

In der Technik ist es sehr wohl bekannt, daß ein derartiger parasitärer Kondensator eine Veränderung des Ausgangssignals eines Inverters als Antwort auf eine Veränderung des Ein gangssignals verlangsamt. Die Geschwindigkeit der Veränderung des Ausgangssignals von einem niedrigen Pegel auf einen hohen Pegel (eine ansteigende Pulsflanke) wird im allgemeinen durch die Rate der Ladung des parasitären Kondensators CL bestimmt.

Die Geschwindigkeit der Veränderung des Ausgangssignals von dem hohen Pegel auf den niedrigen Pegel (eine abfallende Pulsflanke) wird im allgemeinen durch die Entladungsrate des parasitären Kondensators CL bestimmt. Der parasitäre Kondensator CL wird durch den Drain-Strom Ic durch den p-Typ- Transistor PTr aufgeladen. Der Drain-Strom Ic hängt von den Dimensionen oder der Größe des p-Typ-Transistors PTr ab und insbesondere von dem Verhältnis (Größenverhältnis) zwischen der Breite und der Länge des p-Typ-Transistors PTr. Der parasitäre Kondensator CL wird durch einen Drain-Strom Id des n-Typ-Transistors NTr entladen. Der Drain-Strom-Id hängt von den Dimensionen oder der Größe des n-Typ-Transistors NTr ab und insbesondere von dem Verhältnis (Größenverhältnis) zwischen der Breite und der Länge des n-Typ-Transistors NTr.

Dementsprechend hängt die Geschwindigkeit der Veränderung des Ausgangssignals von dem niedrigen Pegel auf den hohen Pegel und ebenso die Geschwindigkeit der Veränderung des Ausgangssignals von dem hohen Pegel auf den niedrigen Pegel von den Größenverhältnissen des p-Typ-Transistors PTr und des n-Typ-Transistors NTr ab.

In jedem der Inverter INV20, INV22, . . und INV30 an den ge raden Stufen werden die Größenverhältnisse des p-Typ-Transi stors PTr und des n-Typ-Transistors NTr ausgewählt, so daß das Ausgeben einer abfallenden Pulsflanke schneller als das Ausgeben einer ansteigenden Pulsflanke erfolgt. Andererseits werden in jedem der Inverter INV19, INV21, . . und INV31 an den ungeraden Stufen die Größenverhältnisse des p-Typ-Tran sistors PTr und des n-Typ-Transistors NTr ausgewählt, so daß das Ausgeben einer ansteigenden Pulsflanke schneller erfolgt als das Ausgeben einer abfallenden Pulsflanke.

Beispielsweise ist in jedem der Inverter INV20, INV22, . . und INV30 an den geraden Stufen das Breite/Länge-Verhältnis des p-Typ-Transistors PTr gleich 8/1, während das Breite/Länge Verhältnis des n-Typ-Transistors NTr gleich 4,6/1 ist. Beispielsweise ist in jedem der Inverter INV19, INV21, . . und INV31 an den ungeraden Stufen das Breite/Längeverhältnis des p-Typ-Transistors PTr gleich 9,2/1, während das Breite/Länge Verhältnis des n-Typ-Transistors NTr gleich 4/1 ist.

In einem angenommenen Fall, bei welchem die Hauptpulsflanke das NAND-Gatter NAND32 erreicht, unmittelbar bevor die Rück setzpulsflanke das NAND-Gatter NAND32 während des fünften Prozesses erreicht, ändert sich das Ausgangssignal P32 des NAND-Gatters NAND32 als Antwort auf die Rücksetzpulsflanke, so daß die Rücksetzpulsflanke nicht verschwindet und durch das NAND-Gatter NAND32 hindurchtritt. In dem angenommenen Fall gibt es keine Möglichkeit, daß die Hauptpulsflanke die Rücksetzpulsflanke einholt und zuletzt ein stabiler Zustand (nicht oszillierender Zustand) auftritt. Somit verhindert die wiederholte Erzeugung und das Verschwinden der Rücksetz pulsflanke, daß der Ringoszillator 2 in einen stabilen Zu stand (nicht oszillierenden Zustand) fällt.

Obwohl der Ringoszillator 2 eine Ringkombination einer gera den Zahl von invertierenden Schaltungen aufweist, wird ver hindert, daß der Ringoszillator 2 in einen stabilen Zustand (nicht oszillierenden Zustand) fällt und die Hauptpulsflanke und die Rücksetzpulsflanke fahren fort, darin zu zirkulieren, bevor Abbrechbedingungen auftreten. Darüber hinaus zir kulieren die Hauptpulsflanke und die Rücksetzpulsflanke sta bil, ohne durch eine Veränderung unter Ansprechzeiten der invertierenden Schaltungen beeinträchtigt zu werden. Somit kann beispielsweise das Ausgangssignal des NAND-Gatters NAND1 als genaues Taktsignal verwendet werden, welches eine Periode gleich 32 mal der Operationsverzögerungszeit jeder der invertierenden Schaltung besitzt.

In dem Ringoszillator 2 dieser Ausführungsform ist das NAND- Gatter NAND1 eine erste invertierende Schaltung zum Start, und das NAND-Gatter NAND32 ist eine zweite invertierende Schaltung zum Start. Die zweite invertierende Schaltung NAND32 bildet die 32. Stufe, welche von der ersten invertie renden Schaltung NAND1 an der ersten Stufe gezählt wird. Das Ausgangssignal des Inverters INV18 wird als ein zweites Steuersignal verwendet, welches an das NAND-Gatter NAND32 gelegt wird.

Zweite spezifische Ausführungsform

Ein Ringoszillator der zweiten spezifischen Ausführungsform der Erfindung ist ähnlich dem Ringoszillator 2 der ersten spezifischen Ausführungsform außer den Entwurfsveränderungen, welche hernach angezeigt sind.

In der zweiten spezifischen Ausführungsform stellt ein NAND- Gatter, welches eine zweite invertierende Schaltung zum Start bildet, die 20. Stufe dar, und das Ausgangssignal eines Inverters INV16 wird als ein zweites Steuersignal verwendet, welches an das NAND-Gatter an der 20. Stufe angelegt wird.

Dritte spezifische Ausführungsform

Ein Ringoszillator einer dritten spezifischen Ausführungsform der Erfindung ist ähnlich dem Ringoszillator 2 der ersten spezifischen Ausführungsform außer Entwurfsveränderungen, welche hernach angezeigt werden.

In der dritten spezifischen Ausführungsform verwenden die ersten und zweiten invertierenden Schaltungen zum Start je weils NOR-Gatter. Darüber hinaus werden die Anfangsbedingun gen als Antwort auf die Veränderung eines Startpulssignals PA von einem hohen Pegel auf einen niedrigen Pegel beendet. Die Anfangsbedingungen werden durch die Veränderung des Startpulssignals PA von dem niederen Pegel auf den hohen Pe gel wiedererlangt. Die Richtungen einer Hauptpulsflanke und einer Rücksetzpulsflanke sind umgekehrt zu jenen der Haupt pulsflanke und der Rücksetzpulsflanke der ersten spezifischen Ausführungsform.

Vierte spezifische Ausführungsform

Ein Ringoszillator einer vierten spezifischen Ausführungsform der Erfindung ist ähnlich dem Ringoszillator 2 der spe zifischen Ausführungsform außer den hernach angezeigten Ent wurfveränderungen.

In der vierten spezifischen Ausführungsform verwendet eine zweite invertierende Schaltung zum Start ein NOR-Gatter und bildet die 31. Stufe, und das Ausgangssignal eines Inverter INV17 wird als zweites Steuersignal verwendet, welches an das NOR-Gatter an der 31. Stufe angelegt wird.

Fünfte spezifische Ausführungsform

Ein Ringoszillator einer fünften spezifischen Ausführungsform ist ähnlich dem Ringoszillator 2 der ersten spezifischen Ausführungsform außer bezüglich hernach angezeigten Entwurfsveränderungen.

In der fünften spezifischen Ausführungsform verwendet eine erste invertierende Schaltung zum Start ein NAND-Gatter und ein NOR-Gatter, und ebenso verwendet eine zweite invertie rende Schaltung zum Start ein NAND-Gatter und ein NOR-Gatter. Darüber hinaus wird das Ausgangssignal eines gegebenen Inverters als zweites Steuersignal verwendet, welches an die zweite invertierende Schaltung zum Start angelegt wird. Die Gesamtzahl von invertierenden Schaltungen, welche zwischen der zweiten invertierenden Schaltung zum Start und dem gege benen Inverter angeschlossen ist, ist ungerade und gleich oder kleiner als eine Hälfte der Gesamtzahl aller invertie renden Schaltungen in dem Ringoszillator. Die erste inver tierende Schaltung zum Start ist zwischen der zweiten inver tierenden Schaltung zum Start und dem gegebenen Inverter an geordnet.

Sechste spezifische Ausführungsform

Ein Ringoszillator einer sechsten spezifischen Ausführungs form der Erfindung ist ähnlich dem Ringoszillator 2 der er sten spezifischen Ausführungsform mit Ausnahme der hernach angezeigten Entwurfsveränderungen.

Die direkte Verbindung zwischen einem NAND-Gatter NAND32 und einem Inverter INV18 wird bei der sechsten spezifischen Aus führungsform weggelassen. Darüber hinaus enthält die sechste spezifische Ausführungsform eine Verzögerungsschaltung zum Verzögern eines Startpulssignals PA. Die Verzögerungsschal tung besitzt eine Reihenschaltung aus 18 Invertern. Das Aus gangssignal der Verzögerungsschaltung wird als zweites Steu ersignal verwendet, welches an das NAND-Gatter NAND32 ange legt wird.

In dem Ringoszillator der sechsten spezifischen Ausführungs form können eine Hauptpulsflanke, welche von einem NAND-Gat ter NAND1 erzeugt wurde und eine Rücksetzpulsflanke, welche von dem NAND-Gatter NAND32 erzeugt wurde, vor dem Auftreten der Abbruchbedingung zirkulieren.

Beim Vorliegen einer Variation von Inversionsansprechzeiten bzw. -antwortzeiten der NAND-Gatter und der Inverter gibt es eine Möglichkeit, daß die Hauptpulsflanke und die Rücksetz pulsflanke verschwinden. Das Verschwinden der Hauptpulsflanke und der Rücksetzpulsflanke ergibt sich aus der Tatsache, daß die Hauptpulsflanke die Rücksetzpulsflanke einholt oder daß die Rücksetzpulsflanke die Hauptpulsflanke einholt, wenn sie zirkulieren.

Dementsprechend kann die Variation der Inversionsansprech zeiten der NAND-Gatter und der Inverter durch Messen des In tervalls zwischen dem Zeitpunkt des Starts des Ringoszilla tors und dem Zeitpunkt des Verschwindens der Hauptpulsflanke und der Rücksetzpulsflanke bestimmt werden.

Der Ringoszillator der sechsten spezifischen Ausführungsform kann als LSI-Chip gefertigt werden, welcher ein Gehäuse be sitzt, das mit einem Eingangsanschluß zum Zuführen des Startpulssignals PA und einem Testanschluß zum Erfassen eines Ausgangssignals eines gegebenen Inverters versehen ist. In diesem Fall kann die Variation der Inversionsansprechzeiten der NAND-Gatter und der Inverter, d. h. eine Variation der Charakteristik der Transistoren, welche die NAND-Gatter und die Inverter bilden, durch Überwachen der Signale an dem Eingangsanschluß und dem Testanschluß und Messen des Inter valls zwischen dem Zeitpunkt des Starts des Ringoszillators und dem Zeitpunkt des Verschwindens der Hauptpulsflanke und der Rücksetzpulsflanke bestimmt werden. Diese Bestimmung wird ohne Verwendung einer aufwendigen Testvorrichtung wie einem LSI-Tester durchgeführt.

Siebente spezifische Ausführungsform

Fig. 7 zeigt einen Ringoszillator 50 einer siebenten spezi fischen Ausführungsform der Erfindung, welcher ähnlich dem Ringoszillator 2 der spezifischen Ausführungsform mit Aus nahme der hernach angezeigten Entwurfsveränderungen ist.

Wie in Fig. 7 gezeigt ist, enthält der Ringoszillator 50 er ste und zweite Ringe 51 und 52. Der erste Ring 51 besitzt eine Ring- oder Schleifenkombination einer gegebenen geraden Zahl von invertierenden Schaltungen, welche die jeweiligen Stufen bilden. Der erste Ring 51 entspricht dem Ringoszilla tor 2 von Fig. 1 mit der Ausnahme, daß die direkte Verbindung zwischen einem NAND-Gatter NAND32 und einem Inverter INV18 ausgelassen ist. Der zweite Ring 52 besitzt eine Ring- oder Schleifenkombination einer gegebenen ungeraden Zahl von invertierenden Schaltungen, welche die jeweiligen Stufen bilden.

Der Signalflußpfad, welcher das NAND-Gatter NAND32 und ein NAND-Gatter NAND1 enthält, ist für die ersten und zweiten Ringe 51 und 52 gemeinsam. Insbesondere ist der Ausgangsan schluß des NAND-Gatters NAND1 an den ersten Eingangsanschluß des NAND-Gatters NAND32 über eine sequentielle Kombination von Invertern INV33, INV34, . . . und INV49 angeschlossen. Ein zweiter Eingangsanschluß des NAND-Gatters NAND32 folgt dem Ausgangsanschluß des Inverters INV31. Das NAND-Gatter NAND1, die Inverter INV33, INV34, . . und INV49 und das NAND-Gatter NAND32 bilden den zweiten Ring 52.

Eine Hauptpulsflanke, welche von dem NAND-Gatter NAND1 er zeugt wurde, bewegt sich zu dem Inverter INV33 und tritt se quentiell durch die Inverter INV33-INV49 des zweiten Ringes 52 vor dem Erreichen des NAND-Gatter NAND32 hindurch. Wenn die Hauptpulsflanke das NAND-Gatter NAND32 über die Inverter INV33-INV49 erreicht, erzeugt das NAND-Gatter NAND32 eine Rücksetzpulsflanke.

Die Hauptpulsflanke und die Rücksetzpulsflanke zirkulieren in dem ersten Ring 51 wie die Hauptpulsflanke und die Rück setzpulsflanke in dein Ringoszillator 2 der ersten spezifi schen Ausführungsform.

Achte spezifische Ausführungsform

Unter Bezugnahme auf Fig. 3 enthält eine Pulsphasendifferenz- Kodierschaltung 4 den Ringoszillator 2 der ersten spe zifischen Ausführungsform. Es sollte bemerkt werden, daß der Ringoszillator 2 durch einen der Ringoszillatoren der zwei ten, dritten, vierten, fünften, sechsten und siebenten spe zifischen Ausführungsformen ersetzt werden kann. Wie vorher beschrieben, beginnt der Ringoszillator 2 als Antwort auf ein Startpulssignal PA zu arbeiten, d. h. auf ein erstes Steuersignal oder ein erstes Eingangssignal. Während der Operation des Ringoszillators 2 zirkulieren eine Hauptpuls flanke und eine Rücksetzpulsflanke darin.

Die Pulsphasendifferenz-Kodierschaltung 4 enthält ebenso ei nen Pulswähler 6, einen Kodierer 8, einen ersten Zähler 10, eine erste bistabile Kippstufe 12, einen zweiten Zähler 14, eine zweite bistabile Kippstufe 16 und einen Multiplexer 18.

Der Pulswähler 6 empfängt die Ausgangssignale P01, P02, P03, . . , P31 und P32 des NAND-Gatters NAND1, des Inverters INV2, des Inverters INV3, . . , des Inverters INV31 und des NAND-Gatters NAND32 jeweils in dem Ringoszillator 2. Der Pulswähler 6 empfängt ebenso ein Latch-Pulssignal PB, welches ein zweites Eingangssignal ist. Der zweite Pulswähler 6 erfaßt, welche der invertierenden Schaltung in dem Ringos zillator 2 von der Hauptpulsflanke erreicht wird, d. h. die Position der Hauptpulsflanke in dem Ringoszillator 2, durch Bezugnahme auf die Ausgangssignale P01-P32 des Ringoszillator 2 zu einem Zeitpunkt, welcher durch das Latch-Pulssignal PB bestimmt wird. Somit dient der Pulswähler 6 als Pulsposi tions-Erfassungsvorrichtung.

Der Kodierer 8 empfängt Ausgangssignale E00, E01, . . und E31 des Pulswählers 6 und kodiert die empfangenen Signale in ein 5-Bit-Digitalsignal D0-D4, welches die Ordnungszahl der Stufe der invertierenden Schaltung darstellt, die von dem Pulswähler 6 erfaßt wurde. Die Ordnungszahl der Stufe wird als von dem NAND-Gatter in dem Ringoszillator 2 an gezählt definiert. Der Kodierer 8 ist entworfen, um einen niedrigen Pegel bei jedem der Ausgangssignale E00-E31 des Pulswählers 6 als "aktiv" zu erkennen.

Der erste Zähler 10 empfängt das Ausgangssignal P32 des NAND- Gatters NAND32 in dem Ringoszillator 2 und zählt und erfaßt die Zahl von Malen des Durchgangs der Hauptpulsflanke durch das NAND-Gatter NAND32. Der zweite Zähler empfängt das Ausgangssignal P16 des Inverters INV16 des Ringoszillator 2 und zählt und erfaßt die Zahl von Malen des Durchgangs der Hauptpulsflanke durch den Inverter INV16.

Die erste bistabile Kippstufe 12 tastet ein 5-Bit-Ausgangs signal C10-C14 des ersten Zählers 10 zu einem Zeitablauf ab, welcher von dem Latch-Pulssignal PB bestimmt ist, und hält es. Die zweite bistabile Kippstufe 16 tastet ein 5-Bit-Aus gangssignal C20-C24 des zweiten Zählers 14 zu einem Zeitab lauf ab, welcher durch das Latch-Pulssignal PB bestimmt ist, und hält es.

Der Multiplexer 18 empfängt ein 5-Bit-Ausgangssignal L10-L14 der ersten bistabilen Kippstufe 12 und ein 5-Bit-Ausgangssi gnal L20-L24 der zweiten bistabilen Kippstufe 16. Der Multi plexer 18 empfängt ebenso das MSB, d. h. das höchstwertige Bit D4 des 5-Bit-Ausgangssignals D0-D4 des Kodierers 8. Der Multiplexer 18 wählt eines des Ausgangssignals L10-L14 der ersten bistabilen Kippstufe 12 und des Ausgangssignals L20- L24 der zweiten bistabilen Kippstufe 16 als Antwort auf den Wert oder dem Pegel (Logikzustand) des MSB des Ausgangssi gnals D0-D4 des Kodierers 8 aus. Der Multiplexer 18 gibt das ausgewählte Signal als 5-Bit-Digitalsignal D5-D9 aus.

Wie in Fig. 4 gezeigt, enthält der Pulswähler 6 32 D- Flipflops "D-FF", eine erste Gruppe von 16 Invertern "INVA", eine zweite Gruppe von 16 Invertern "INVB", eine dritte Gruppe von 16 Invertern "INVC", eine erste Gruppe von 16 NAND-Gattern "NANDA mit zwei Eingängen und eine zweite Gruppe von 16 NAND-Gattern "NANDB" mit zwei Eingängen. Die Da teneingangsanschlüsse der D-Flipflops D-FF sind den Aus gangssignalen P01-P32 des Ringoszillators 2 jeweils unter worfen. Die Takteingangsanschlüsse der D-Flipflops D-FF sind gemeinsam dem Latch-Pulssignal PB unterworfen. Die Eingangs anschlüsse der Inverter INVA sind an die Ausgangsanschlüsse der D-Flipflops D-FF angeschlossen, welche die Ausgangssi gnale P01, P03, . . und P31 der ungeraden Stufen des Ringos zillators 2 jeweils empfangen. Die Eingangsanschlüsse der Inverter INVB sind an die Ausgangsansschlüsse der Inverter INVA jeweils angeschlossen. Die Eingangsanschlüsse der In verter INVC sind an die Ausgangsanschlüsse der D-Flops-Flops D-FF angeschlossen, welche Ausgangssignale P02, P04, . . und P32 der geraden Stufe des Ringoszillators 2 jeweils empfan gen. Die ersten Eingangsanschlüsse der NAND-Gatter NANDA empfangen die Ausgangssignale der Inverter INVA, welche auf die ungeraden Stufen des Ringoszillators 2 jeweils bezogen sind, und die zweiten Einganganschlüsse davon empfangen die Ausgangssignale der Inverter INVC, welche auf die folgenden geraden Stufen des Ringoszillators 2 jeweils bezogen sind. Die Ausgangssignale der NAND-Gatter NANDA werden an den Ko dierer 8 als die Ausgangssignale E00, E02, . . und E30 des Pulswählers 6 angelegt. Erste Eingangsanschlüsse der NAND- Gatter NANDB empfangen die Ausgangssignale der D-Flipflops D- FF, welche jeweils auf die geraden Stufen des Ringoszillators 2 bezogen sind, und zweite Eingangsanschlüsse davon empfangen die Ausgangssignale der Inverter INVB, welche auf die folgenden ungeraden Stufen des Ringoszillators 2 jeweils bezogen sind. Die Ausgangssignale der NAND-Gatter NANDB wer den an den Kodierer 8 als die Ausgangssignale E01, E03, . . und E31 des Pulswählers 6 angelegt.

Die Pulsphasendifferenz-Kodierschaltung 4 arbeitet wie folgt. Wenn das Startpulsignal PA den niedrigen Pegel annimmt, fällt der Ringoszillator 2 in den stabilen Zustand (nicht oszillierenden Zustand) und wird somit inaktiv. Wenn sich das Startpulssignal PA von dem niedrigen Pegel auf den hohen Pegel verändert, beginnt der Ringoszillator 2 damit zu arbeiten, und gleichzeitig wird eine Hauptpulsflanke erzeugt. Während der Operation des Ringoszillators 2 zirkuliert die Hauptpulsflanke darin.

Wenn, wie in Fig. 5 gezeigt, die Hauptpulsflanke durch den Inverter INV16 an der 16. Stufe des Ringoszillators 2 hin durchtritt, führt der zweite Zähler 14 einen Heraufzählprozeß aus, so daß der Wert, welcher durch das Ausgangssignal C20- C24 dargestellt wird, von "0" auf "1" sich erhöht. Es sollte bemerkt werden, daß die Hauptpulsflanke mit Punkten in Fig. 5 bezeichnet ist. Während einer darauffolgenden Periode, wenn die Hauptpulsflanke durch das NAND-Gatter NAND32 an der 32. Stufe des Ringoszillators 2 hindurchtritt, führt der erste Zähler 10 einen Heraufzählprozeß aus, so daß der Wert, welcher durch das Ausgangssignal C10-C14 dargestellt wird, von "0" auf "1" sich erhöht. Somit ist der Zeitablauf jeder Veränderung der Ausgangssignale C10-C14 des ersten Zählers 10 und der Zeitablauf jeder Veränderung des Ausgangssignals C20- C24 des zweiten Zählers voneinander durch ein Intervall getrennt, in welchem die Hauptpulsflanke sich über eine Hälfte der Signalflußschleife in dem Ringoszillator 2 bewegt.

In dem Fall, in welchem die Hauptpulsflanke in dem Ringos zillator 2 zirkuliert, wenn eine ansteigende Flanke des Latch-Pulssignals auftritt, tasten die ersten und zweiten bistabilen Kippstufen 12 und 16 die Ausgangssignale C10-C14 und C20-C24 der ersten und zweiten Zähler 10 bzw. 14 ab und halten sie. Unmittelbar danach werden die Ausgangssignale C10-C14 und C20-C24 der ersten und zweiten Zähler 10 und 14 auf den Zustand "0" durch die ansteigende Flanke des Latch- Pulssignals PB zurückgesetzt.

Die D-Flipflops des Pulswählers 6 speichern die Ausgangssi gnale P01-P32 des Ringoszillators 2 als Antwort auf die an steigende Flanke des Latch-Pulssignals PB und geben die ge speicherten Signale jeweils aus.

Es wird nun angenommen, daß der Zeitablauf der ansteigenden Flanke des Latch-Pulssignals PB gleich einem Zeitablauf t1 von Fig. 5 ist, bei welchem sich die Hauptpulsflanke in der Position des Inverters INV31 der 31. Stufe in dem Ringoszil lator 2 befindet. Zu dem Zeitpunkt t1 hat sich das Ausgangs signal P31 des Inverters INV31 bereits auf den niedrigen Pe gel verändert, jedoch verbleibt das Ausgangssignal P32 des NAND-Gatters NAND32 auf dem niedrigen Pegel, so daß sich le diglich das Ausgangssignal E30 des NAND-Gatters, welches auf die 31. Stufe und auf die 32. Stufe des Ringoszillator 2 ge zogen ist, sich in dem niedrigen Pegelzustand unter den Aus gangssignalen E00-E32 der NAND-Gatter in dem Pulswähler 6 befindet. Somit werden zu dem Zeitpunkt t1 das Signal E30 des niedrigen Pegels und die Signale E00-E29 und E31 der hohen Pegel von dem Pulswähler 6 dem Kodierer 8 ausgegeben.

Die Hauptpulsflanke bewegt sich und zirkuliert in dem Ring oszillator 2 als abfallende Pulsflanke, welche von jedem der invertierenden Schaltungen an den ungeraden Stufen ausgegeben wird, und als ansteigende Pulsflanke, welche von jeder der invertierenden Schaltungen an den geraden Stufen ausgegeben wird. Wenn darüber hinaus sich die Hauptpulsflanke von jeder invertierenden Schaltung der ungeraden Stufe zu der nächsten invertierenden Schaltung der geraden Stufe bewegt, nehmen beide Ausgangssignale der zwei invertierenden Schaltungen den niedrigen Pegel an. Wenn andererseits sich die Hauptpulsflanke von jeder invertierenden Schaltung der geraden Stufe zu der nächsten invertierenden Schaltung der ungeraden Stufe bewegt, nehmen beide Ausgangssignale der zwei invertierenden Schaltungen die hohen Pegel an. Unter Bezugnahme auf diese Bedingungen, welche von der Position der Hauptpulsflanke in dein Ringoszillator 2 abhängen, erfaßt der Pulswähler 6 die Ordnungszahl der Stufe der invertierenden Schaltung, welche von der Hauptpulsflanke erreicht wird, d. h. die Position der Hauptpulsflanke. Um die Erfassung der Position der Hauptpulsflanke zu realisieren, ist der Puls wähler 6 wie folgt entworfen. Insbesondere werden in dem Pulswähler 6 die Ausgangssignale der D-Flipflops D-FF, welche auf die ungeraden Stufen des Ringoszillator 2 bezogen sind, und die Ausgangssignale der D-Flipflops D-FF, welche auf die folgenden geraden Stufen des Ringoszillator 2 bezogen sind, von den Invertern INVA und INVC invertiert, und die Ausgangssignale der Inverter INVA und INVC werden an die Eingangsanschlüsse der NAND-Gatter der NANDA angelegt. Dar über hinaus werden die Ausgangssignale der D-Flipflops D-FF, welche auf die geraden Stufen des Ringoszillators 2 bezogen sind, und die Ausgangssignale der D-Flipflops D-FF, welche auf die folgenden ungeraden Stufen des Ringoszillators 2 be zogen sind, an die Eingangsanschlüsse der NAND-Gatter NANDB angelegt, ohne invertiert zu werden. Es sollte bemerkt wer den, daß zwei Inverter INVA und INVB, welche zwischen einem NAND-Gatter NANDB und einem D-Flipflop D-FF angeschlossen sind, welches sich auf eine ungerade Stufe des Ringoszilla tors 2 bezieht, ihre invertierenden Funktionen annullieren.

Der Kodierer 8 konvertiert die Ausgangssignale E00, E01, . . und E31 des Pulswählers 6 in das 5-Bit-Digitalsignal D0-D4, welches die Ordnungszahl der Stufe der invertierenden Schal tung darstellt, die von dem Pulswähler 6 erfaßt wurde. In dem Fall, wo beispielsweise lediglich das Signal E30 sich in dem Zustand des niedrigen Pegels befindet, jedoch die anderen Signale E00-E29 und E31 sich in den Zuständen des hohen Pegels befinden, nimmt das Ausgangssignal D0-D4 des Kodierers 8 einen Zustand "11110" an (das MSB-Ausgangssignal D4 des Kodierers 8 nimmt den Wert "1" an).

Das MSB des Ausgangssignals D0-D4 des Kodierers 8, d. h. das Signal D4, wird dem Multiplexer 18 zugeführt. Wenn das Signal D4 den Wert "1" aufweist, wählt der Multiplexer 18 das Ausgangssignal L10-L14 der ersten bistabilen Kippstufe 12 aus und gibt das gewählt. Signal als das Signal D5-D9 aus. Wenn das Signal D4 den Wert "0" aufweist, wählt der Multiplexer 18 das Ausgangssignal L20-L24 der zweiten bistabilen Kippstufe aus und gibt das gewählte Signal als das Signal D5-D9 aus.

Das Ausgangssignal D4 des Kodierers 8 hängt von der Position der Hauptpulsflanke in dem Ringoszillator 2 ab. Insbesondere besitzt das Ausgangssignal D4 des Kodierers 8 den Wert "0", wenn die Hauptpulsflanke sich in einer Position zwischen dem NAND-Gatter NAND1 an der ersten Stufe und dem Inverter INV16 an der 16. Stufe befindet. Das Ausgangssignal D4 des Kodie rers 8 besitzt den Wert "1", wenn sich die Hauptpulsflanke in einer Position zwischen dem Inverter INV17 an der 17. Stufe und dem NAND-Gatter NAND32 an der 32. Stufe befindet.

In dem Fall, bei welchem die ansteigende Flanke des Latch- Pulssignals PB zur Zeit t1 von Fig. 5 auftritt, erreicht die Hauptpulsflanke den Inverter INV31 an der 31. Stufe des Ringoszillators 2 zu dem Zeitpunkt t1, so daß das Ausgangssi gnal L10-L14 der ersten bistabilen Kippstufe 12 einen Zustand "00001" (ein Dezimalwert von 1, vgl. Fig. 5) annimmt. Darüber hinaus besitzt das Ausgangssignal D4 des Kodierers 8 den Wert "1", wie oben beschrieben ist. In diesem Fall wählt der Multiplexer 18 das Ausgangssignal L10-L14 der ersten bi stabilen Kippstufe 12 aus und gibt "00001" als das Signal D5- ⁰⁷⁸⁴⁹ ⁰⁰⁰⁷⁰ ⁵⁵² ⁰⁰¹⁰⁰⁰²⁸⁰⁰⁰⁰⁰00200012000285910773800040 0002004400825 00004 07730 D9 aus.

In dem Fall, bei welchem die ansteigende Flanke des Latch- Pulssignals PB zu dem Zeitpunkt t2 von Fig. 5 auftritt, ist die Hauptpulsflanke durch das NAND-Gatter NAND32 an der 32. Stufe hindurchgetreten und erreicht einen Punkt, welcher dem Inverter INV16 an der 16. Stufe des Ringoszillators 2 zu dem Zeitpunkt t2 vorausgeht, so daß das Ausgangssignal L20-L24 der bistabilen Kippstufe 16 einen Zustand des Wertes "00010" annimmt (einen Dezimalwert von 2, vgl. Fig. 5). Darüber hin aus besitzt das Ausgangssignal D4 des Kodierers den Wert "0", wie vorher beschrieben ist. In diesem Fall wählt daher der Multiplexer 18 das Ausgangssignal L20-L24 der zweiten bistabilen Kippstufe 16 aus und gibt "00010" als das Signal D5-D9 aus.

Die Pulsphasendifferenz-Kodierschaltung 4 ist mit zwei Zäh lern 10 und 14 und den zwei bistabilen Kippstufen 12 und 16 versehen. Der Multiplexer 18 wählt das Ausgangssignal der zweiten bistabilen Kippstufe 16 aus, wenn die Hauptpulsflanke sich an einer Position zwischen dem NAND-Gatter NAND1 an der 1. Stufe und dem Inverter INV16 an der 16. Stufe des Ringoszillators 2 befindet. Darüber hinaus wählt der Multi plexer 18 das Ausgangssignal der ersten bistabilen Kippstufe 12 aus, wenn sich die Hauptpulsflanke an einer Position zwi schen dem Inverter INV17 an der 17. Stufe und dem NAND-Gatter NAND32 an der 32. Stufe des Ringoszillators 2 befindet. Diese 2-System-Konfiguration in der Pulsphasendifferenz-Ko dierschaltung 4 ist bezüglich der Tatsache zu kompensieren, daß die Zähler 10 und 14 im allgemeinen eine bestimmte Zeit nach dem Empfang der Signale, die dadurch gezählt werden, stabilisiert werden. Insbesondere wählt der Multiplexer 18 das Ausgangssignal des stabileren der Zähler 10 und 14 über eine der entsprechenden bistabilen Kippstufen 12 und 16 aus. Insbesondere wählt der Multiplexer 18 einen Zähler aus, wel cher das Ausgangssignal einer invertierenden Schaltung emp fängt, welche der Position der Hauptpulsflanke um eine Länge vorausgeht, die wenigstens einer Hälfte der Signalfluß schleife des Ringoszillators 2 entspricht, wobei die Position der Hauptpulsflanke zu dem Zeitpunkt der ansteigenden Flanke des Latch-Pulssignals PB auftritt.

Das Ausgangssignal D5-D9 des Multiplexers 18 und das Aus gangssignal D0-D4 des Kodierers 8 werden als 5 höherwertige Bits bzw. 5 niederwertige Bits verwendet, welche zu einem 10- Bit-Digitalsignal D0-D9 in Abhängigkeit einer Phasendifferenz zwischen dem Startpulssignal PA und dem Latch-Pulssignal PB kombiniert werden. Der Wert, welcher durch das Signal D0-D0 repräsentiert wird, wird von einer Operationsverzögerungszeit jeder der invertierenden Schaltungen multipliziert, welche den Ringoszillator 2 bilden, und das Ergebnis der Multiplikation stimmt mit der Zeitdifferenz zwischen der ansteigenden Flanke des Startpulssignals PA und der anstei genden Flanke des Latch-Pulssignals PB überein, d. h. der Phasendifferenz zwischen dem Startpulssignal PA und dem Latch-Pulssignal PB.

In der Pulsphasendifferenz-Kodierschaltung 4 der Ausfüh rungsform wird das Digitalsignal D5-D9 des Multiplexors 18 direkt als die höherwertigen Bits des Digitalsignals D0-D9 verwendet, welches die Phasendifferenz zwischen dem Start pulssignal PA und dem Latch-Pulssignal repräsentiert. Es ist somit unnötig, eine Operationsvorrichtung so wie einen Sub trahierer zum Verarbeiten des Digitalsignals D5-D9 vorzuse hen, um einen Teil eines letzten Phasendifferenzsignals zu erzeugen. Da die Pulsphasendifferenz-Kodierschaltung 4 einen einfachen Entwurf besitzt, kann sie in einer kleinen Größe gefertigt werden. In der Pulsphasendifferenz-Kodierschaltung 4 kann das Ausgeben der erfaßten Phasendifferenz in einer kurzen Zeit durchgeführt werden, und es kann eine hohe Er fassungsgeschwindigkeit erlangt werden. Darüber hinaus be sitzt die Pulsphasendifferenz-Kodierschaltung 4 eine hohe Auflösung bezüglich der Phasendifferenzerfassung.

Neunte spezifische Ausführungsform

Fig. 6 zeigt eine Pulsphasendifferenz-Kodierschaltung 20 ei ner neunten spezifischen Ausführungsform der Erfindung, wel che ähnlich der Pulsphasendifferenz-Kodierschaltung 4 von Fig. 3 mit Ausnahme der hernach angezeigten Entwurfsverände rungen ist.

Wie in Fig. 6 gezeigt ist, enthält die Pulsphasendifferenz- Kodierschaltung 20 eine Verzögerungsschaltung DL, welche eine Reihenverknüpfung von 16 Invertern aufweist. Der Ein gangsanschluß der Verzögerungsschaltung DL ist dem Latch- Pulssignal PB unterworfen. Der Ausgangsanschluß der Verzöge rungsschaltung DL ist an den Steueranschluß der zweiten bi stabilen Kippstufe angeschlossen. Die Schaltung DL verzögert das Latch-Pulssignal PB um eine Zeit, welche einer Hälfte der Signalflußschleife des Ringoszillators 2 entspricht. Das Ausgangssignal C10-C14 des ersten Zählers 10 wird an den Eingangsanschluß der zweiten bistabilen Kippstufe angelegt. Der zweite Zähler 14 (vgl. Fig. 3) wird bei der Pulsphasen differenz-Kodierschaltung 20 ausgelassen.

Die Pulsphasendifferenz-Kodierschaltung 20 arbeitet wie folgt. In dem Fall, bei welchem sich die Hauptpulsflanke in einer Position zwischen dem Inverter INV17 an der 17. Stufe und dem NAND-Gatter NAND32 an der 32. Stufe des Ringoszilla tors 2 befindet, wenn eine ansteigende Flanke des Latch- Pulssignals PB auftritt, wird das Ausgangssignal L10-L14 der ersten bistabilen Kippstufe 12 von dem Multiplexer 18 ausge wählt. Somit wählt wie in der Pulsphasendifferenz-Kodier schaltung 4 von Fig. 3 der Multiplexer 18 das Ausgangssignal des Zählers 10 aus, welcher das Ausgangssignal der invertie renden Schaltung NAND32 empfängt, das der Position der Haupt pulsflanke um eine Länge vorausgeht, die wenigstens eine Hälfte der Signalflußschleife des Ringoszillators 2 ent spricht, wobei die Hauptpulsflankenposition zu dem Zeitpunkt der ansteigenden Flanke des Latch-Pulssignals PB auftritt.

In dem Fall, bei welchem die Hauptpulsflanke sich in einer Position zwischen dem NAND-Gatter NAND1 an der ersten Stufe und dem Inverter INV16 an der 16. Stufe des Ringoszillators 2 befindet, wenn eine ansteigende Flanke des Latch-Pulssignals PB auftritt, wird das Ausgangssignal L20-L24 der zweiten bistabilen Kippstufe 16 von dem Multiplexer 18 ausgewählt. So aktiviert der Multiplexer 18 die Verwendung des Ausgangssignals des Zählers 10, welches auftritt, nachdem ein Intervall, das einer Hälfte der Signalflußschleife in dem Ringoszillator 2 entspricht, ab dem Zeitpunkt des Auftretens der ansteigenden Flanke des Latch-Pulssignals PB abgewartet wird.

Dementsprechend ist es möglich, stets das Ausgangssignal des Zählers 10 zu verwenden, welches bereits einen stabilen Zu stand besitzt. Somit kann die Pulsphasendifferenz-Kodier schaltung 20 genau die Phasendifferenz zwischen dem Start pulssignal PA und dem Latch-Pulssignal PB erfassen.

Claims

1. Ringoszillator zum Zirkulieren von Pulsflanken zweier Ty pen darin mit:
einer geraden Zahl von invertierenden Schaltungen, die in einem Ring miteinander verbunden sind, wobei jede der in vertierenden Schaltungen operativ ist, ein Eingangssignal zu invertieren und eine Inversion des Eingangssignals auszugeben,
wobei eine der invertierenden Schaltungen eine erste in vertierende Startschaltung aufweist, welche eine Opera tion des Invertierens eines Eingangssignals als Antwort auf ein erstes Steuersignal beginnt, das von außen ange legt wird,
wobei eine der invertierenden Schaltungen mit Ausnahme der ersten invertierenden Startschaltungen und einer in vertierenden Schaltung, welche unmittelbar auf die erste invertierende Startschaltung folgt, eine zweite invertie rende Startschaltung umfaßt, die eine Operation des In vertierens eines Eingangssignals als Antwort auf ein zweites Steuersignal beginnt, und
einer Steuersignal-Eingabeeinrichtung zum Eingeben des zweiten Steuersignals der zweiten invertierenden Start schaltung während eines Intervalls zwischen einem ersten Zeitpunkt, zu welchem das erste Steuersignal der ersten invertierenden Startschaltung eingegeben wird und die er ste invertierende Startschaltung die Invertierungsopera tion beginnt, und einem zweiten Zeitpunkt, zu welchem ei ne Pulsflanke, welche von dem Start der Invertierungsope ration der ersten invertierenden Startschaltung erzeugt wurde und sich bewegt, während sie aufeinanderfolgend von den invertierenden Schaltungen invertiert wird, in die zweite invertierende Startschaltung eintritt.

2. Ringoszillator nach Anspruch 1, dadurch gekennzeichnet, daß die Steuersignal-Eingabeeinrichtung eine Einrichtung aufweist zum Eingeben eines Ausgangssignals einer gegebe nen invertierenden Schaltung, welche der zweiten inver tierenden Startschaltung vorausgeht, von einer Seite der ersten invertierenden Startschaltung aus betrachtet, um Stufen, die einer geraden Zahl von invertierenden Schal tungen entsprechen, die gleich oder kleiner als eine Hälfte der Gesamtzahl aller invertierenden Schaltungen ist, der zweiten invertierenden Startschaltung als das zweite Steuersignal, und daß die zweite invertierende Startschaltung eine Einrichtung aufweist zum Invertieren des Signalpegels und Ausgeben einer Inversion des Signal pegels in Fällen, bei welchen ein Signalpegel des zweiten Steuersignals und ein Signalpegel eines Eingangssignals von einer invertierenden Schaltung, welche unmittelbar der zweiten invertierenden Schaltung vorausgeht, gleich sind, und eine Einrichtung zum Invertieren in Fällen, bei welchen der Signalpegel des zweiten Steuersignals und der Signalpegel des Eingangssignals von der invertierenden Schaltung, die unmittelbar der zweiten invertierenden Startschaltung vorausgeht, unterschiedlich sind, eines von zwei Signalpegeln und Ausgeben einer Inversion einer der zwei Signalpegeln mit einer Priorität, die gleich ei nem Signalpegel des zweiten Steuersignals ist, welches von der gegebenen Schaltung eingegeben wurde, wenn die erste invertierende Startschaltung nicht mit der Inver tierungsoperation beginnt.

3. Ringoszillator nach Anspruch 1, dadurch gekennzeichnet, daß eine Ansprechzeitzeit bzw. Antwortzeit als gleich ei nem Intervall definiert wird von einem Zeitpunkt einer Inversion eines Eingangssignals in jede invertierende Schaltung zu einem Zeitpunkt einer Inversion eines Aus gangssignals von der invertierenden Schaltung; und daß eine Ansprechzeit bzw. Antwortzeit hinblicklich einer er sten Pulsflanke, die anfänglich von dem Start der Inver tierungsoperation der ersten invertierenden Startschal tung erzeugt wurde und sich bewegt, während sie aufeinan derfolgend von den invertierenden Schaltungen invertiert wird, größer ist als eine Ansprechzeit bzw. Antwortzeit hinblicklich einer zweiten Pulsflanke, welche auf einen Pegel entgegengesetzt zu einem Pegel der ersten Pulsflan ke invertiert wurde.

4. Pulsphasendifferenz-Kodierschaltung mit einem Ringoszillator zum Zirkulieren von Pulsflanken zweier Typen darin, welcher eine gerade Zahl von inver tierenden Schaltungen umfaßt, die in einem Ring miteinan der verbunden sind, wobei jede der invertierenden Schal tungen operativ ist, ein Eingangssignal zu invertieren und eine Inversion des Eingangssignals auszugeben; wobei eine der invertierenden Schaltungen eine erste invertie rende Startschaltung umfaßt, welche eine Operation des Invertierens eines Eingangssignals als Antwort auf ein erstes Steuersignal beginnt, das von außen angelegt wird; wobei eine der invertierenden Schaltungen mit Ausnahme der ersten invertierenden Startschaltung und einer inver tierenden Schaltung, welche der ersten invertierenden Startschaltung folgt, eine zweite invertierende Start schaltung umfaßt, die eine Operation des Invertierens ei nes Eingangssignals als Antwort auf ein zweites Steuersi gnal beginnt, und einer Steuersignal-Eingabeeinrichtung zum Eingeben des zweiten Steuersignals der zweiten inver tierenden Startschaltung während eines Intervalls von ei nem ersten Zeitpunkt, zu welchem das erste Steuersignal der ersten invertierenden Startschaltung eingegeben wird und die erste invertierende Startschaltung die Invertie rungsoperation beginnt, zu einem zweiten Zeitpunkt, zu welchem eine Pulsflanke, welche anfänglich von dem Start der Invertierungsoperation der ersten invertierenden Startschaltung erzeugt wurde und sich bewegt, während sie aufeinanderfolgend von den invertierenden Schaltungen in vertiert wird, in die zweite invertierende Startschaltung eintritt;
einer Einrichtung zum Eingeben eines ersten Eingangssi gnals der ersten invertierenden Startschaltung von außen als erstes Steuersignal;
Ausgangsanschlüssen zum Ausgeben von Ausgangssignalen der invertierenden Schaltungen jeweils in dem Ringoszillator;
einer Zähleinrichtung, welche ein Ausgangssignal von ei nem gegebenen Ausgangsanschluß der Ausgangsanschlüsse empfängt, zum Zählen einer Zahl von Malen, die eine Puls flanke, welche anfänglich durch den Start der Invertie rungsoperation der ersten invertierenden Startschaltung erzeugt wurde, in dem Ringoszillator während eines Inter valles von einem Zeitpunkt des Starts der Invertie rungsoperation der ersten invertierenden Startschaltung als Antwort auf das erste Eingangssignal bis zu einem Zeitpunkt, zu welchem ein zweites Eingangssignal eingege ben wird, zirkuliert, und zum Ausgeben eines Digitalsi gnals, welches die gezählte Zahl repräsentiert;
einer Pulsflanken-Erfassungseinrichtung, welcher die Aus gangssignale von den Ausgangsanschlüssen empfängt, zum Erfassen, welcher der invertierenden Schaltungen von der Pulsflanke, die anfänglich von dem Start der Invertie rungsoperation der ersten invertierenden Startschaltung erzeugt wurde, erreicht wird, wenn das zweite Eingangssi gnal eingegeben wird; und
einem Kodierer zum Ausgeben einer Zahl von invertierenden Schaltungen von der ersten invertierenden Startschaltung zu der invertierenden Schaltung, die durch die Pulsflan ken-Erfassungseinrichtung erfaßt wurde, als ein Digital signal;
wobei ein letztes Digitalsignal als Anzeige einer Phasen differenz zwischen dem ersten Eingangssignal und dem zweiten Eingangssignal ausgegeben wird, und das letzte Digitalsignal höherwertige Bits aufweist, die aus dem Di gitalsignal von der Zähleinrichtung zusammengesetzt sind, und niederwertige Bits, die aus dem Digitalsignal von dem Kodierer zusammengesetzt sind.

5. Ringoszillator mit
einer geraden Zahl von invertierenden Schaltungen, die in einem ersten Ring miteinander verbunden sind, wobei jede der invertierenden Schaltungen operativ ist, ein Ein gangssignal zu invertieren und eine Inversion des Ein gangssignals auszugeben;
wobei eine der invertierenden Schaltungen eine erste in vertierende Startschaltung umfaßt, die eine Operation des Invertierens eines Eingangssignals als Antwort auf ein erstes Steuersignal beginnt, welches von außen angelegt wird;
wobei eine der invertierenden Schaltungen mit Ausnahme der ersten invertierenden Startschaltung eine zweite in vertierende Startschaltung umfaßt, die eine Operation des Invertierens eines Eingangssignals als Antwort auf ein zweites Steuersignal beginnt; und
einer ungeraden Zahl von invertierenden Schaltungen, wel che eine zweite invertierende Startschaltung enthalten und in einem Ring miteinander verbunden sind, wobei ein Ausgangssignal einer der invertierenden Schaltungen in dem zweiten Ring als zweites Steuersignal verwendet wird.

6. Ringoszillator nach Anspruch 5, dadurch gekennzeichnet, daß die erste invertierende Startschaltung sowohl in dem ersten als auch dem zweiten Ring vorhanden ist.

7. Ringoszillator nach Anspruch 5, dadurch gekennzeichnet, daß die erste invertierende Startschaltung und die zweite invertierende Startschaltung ein NAND-Gatter umfassen.

8. Ringoszillator mit
einer geraden Zahl von invertierenden Schaltungen, die in einem Ring miteinander verbunden sind, wobei jede der in vertierenden Schaltungen operativ ist, ein Eingangssignal zu invertieren und eine Inversion des Eingangssignals auszugeben;
wobei eine erste der invertierenden Schaltungen eine er ste invertierende Startschaltung umfaßt, die eine Opera tion des Invertierens des Eingangssignals als Antwort auf ein erstes Steuersignal beginnt, welches von außen ange legt wird;
wobei eine zweite invertierenden Schaltung eine zweite invertierende Schaltung umfaßt, die eine Operation des Invertierens eines Eingangssignals als Antwort auf ein Ausgangssignal einer dritten der invertierenden Schaltun gen beginnt, die der zweiten invertierenden Startschal tung um eine gerade Zahl von invertierenden Schaltungen vorausgeht.

9. Ringoszillator nach Anspruch 8, dadurch gekennzeichnet, daß die erste invertierende Startschaltung und die zweite invertierende Startschaltung ein NAND-Gatter umfassen.

10. Ringoszillator mit
einer vorherbestimmten geraden Zahl von invertierenden Schaltungen, die in einer Schleife miteinander verbunden sind und geeignet sind, ein Ausgangssignal auszugeben, das eine vorherbestimmte Inversionsbeziehung zu einem Eingangssignal besitzt;
einer Einrichtung zum selektiven Unterbrechen und Freige ben der vorherbestimmten Inversionsbeziehung zwischen dem Eingangssignal und dem Ausgangssignal zu und von einer ersten der invertierenden Schaltungen als Antwort auf ein extern angelegtes Signal; und
einer Einrichtung zum selektiven Unterbrechen und Freige ben der vorherbestimmten Inversionsbeziehung zwischen dem Eingangssignal und dem Ausgangssignal zu und von einer zweiten der invertierenden Schaltungen als Antwort auf das Ausgangssignal einer der invertierenden Schaltungen mit Ausnahme der zweiten in der Schleife.