DE4225750A1 - Hochintegrierte Schaltkreise - Google Patents

Hochintegrierte Schaltkreise

Info

Publication number
DE4225750A1
DE4225750A1 DE19924225750 DE4225750A DE4225750A1 DE 4225750 A1 DE4225750 A1 DE 4225750A1 DE 19924225750 DE19924225750 DE 19924225750 DE 4225750 A DE4225750 A DE 4225750A DE 4225750 A1 DE4225750 A1 DE 4225750A1
Authority
DE
Germany
Prior art keywords
vcc
voltage
asic
reference voltage
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19924225750
Other languages
English (en)
Inventor
Bernhard Dr Unger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wincor Nixdorf International GmbH
Original Assignee
Wincor Nixdorf International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wincor Nixdorf International GmbH filed Critical Wincor Nixdorf International GmbH
Priority to DE19924225750 priority Critical patent/DE4225750A1/de
Priority to PCT/DE1993/000636 priority patent/WO1994003976A1/de
Priority to EP93915643A priority patent/EP0654189A1/de
Publication of DE4225750A1 publication Critical patent/DE4225750A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00353—Modifications for eliminating interference or parasitic voltages or currents in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086—Emitter coupled logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft hochintegrierte, insbesondere anwendungsspezifische integrierte Schaltkreise (ASIC′s) mit ECL-Peripherie, bestehend aus Eingangswandlerschal­ tungen mit zugehörigen Referenzspannungsgeneratoren mit VCC- und VEE-Potentialversorgung.
Schalten bei ASIC′s (Application Specific Integrated Circuit) mit ECL-Peripherie mehrere Ausgänge gleichzeitig, wird aufgrund der Längsinduktivität der VCC = OV Versor­ gungspins auf das interne VCC-Netz des ASIC′s eine Stör­ spannung induziert. Diese Störung koppelt auf die Ausgän­ ge, die internen Schaltungen und die Referenzspannung der internen Referenzspannungsgeneratoren über, was zu Fehl­ funktionen führen kann.
Wie aus dem ECL-Handbuch der Fa. Fairchild Semiconductor Juli 1974, insbesondere Seite 2-3, rechte Spalte, dritter Absatz sowie Fig. 2-3 zu entnehmen ist, läßt sich dieses Problem durch getrennte VCC-Netze für die internen Schaltungen und die Referenzspannungsgeneratoren VCC2 und die Kollektoren der Ausgangsemitterfolger VCC1 lösen. Diese Lösung hat jedoch Nachteile. Die resultieren­ de Längsinduktivität des VCC1-Netzes wird, da ca. 40 bis 50% der VCC-Pins für die VCC2-Versorgung benötigt wer­ den, erhöht. Dadurch steigt die Störung auf den Ausgängen. Der wesentliche Nachteil ist aber, daß bei getrennten VCC-Netzen die prinzipiell bei Ausgangsemitterfolgern bestehende Schwingneigung verstärkt wird.
Aus diesen Gründen ist diese Lösung insbesondere bei inte­ grierten Schaltungen mit sehr vielen Ausgängen problema­ tisch. Das Problem kann dann aber nur durch eine starke Einschränkung der Anzahl der Ausgänge pro zur Verfügung stehender VCC-Pin gelöst werden, wodurch die Performance der Rechner beeinträchtigt werden kann.
Um die Schwingneigung zu reduzieren, ist es deshalb üblich, die Trennung der VCC-Netze bei integrierten Schal­ tungen mit vielen Ausgängen wieder aufzuheben und die Störungen auf interne Schaltungen und Referenzspannungen in Kauf zu nehmen. Wegen der endlichen Störsicherheit muß dann aber die Anzahl der gleichzeitig schaltenden Ausgänge reduziert werden. Am kritischsten ist dabei die Störung auf die Eingangsreferenz, da dadurch die für die Eingänge verbleibende Störsicherheit reduziert wird.
Aufgabe der vorliegenden Erfindung ist es daher, hochinte­ grierte Schaltkreise, insbesondere mit ECL-Peripherie, insbesondere ASIC′s zu schaffen, durch die ein störungs­ freier Betrieb auch bei gleichzeitigem Schalten mehrerer Ausgänge gewährleistet ist.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß die VCC-Versorgungsspannung der Eingangswandlerschal­ tungen getrennt ist von der VCC-Versorgungsspannung der Referenzgeneratorschaltung.
Durch diese Maßnahmen wird die Kopplung der VCC-Störungen auf die Eingangsreferenz vermieden. Deshalb steht die Stör­ sicherheit der Eingangswandlerschaltung voll für Störun­ gen auf dem externen Eingang zur Verfügung.
Der Referenzspannungsgenerator zur Erzeugung der Eingangs­ referenz wird durch ein getrenntes VCC-Netz mit eigenen VCC-Pads versorgt. Da die Stromaufnahme gering und sta­ tisch ist, werden nur ca. 5-10% der VCC-Pads benötigt.
Anhand des Ausführungsbeispiels nach der Figur wird die Erfindung näher erläutert.
Die Schaltung besteht aus einer Eingangswandlerschaltung 1 mit Emitterfolger 2, der in Abhängigkeit der internen Schaltkreistechnik benötigt wird oder weggelassen werden kann. Die für den Eingangswandler 1 benötigte Referenz­ spannung wird von dem Referenzspannungsgenerator 3 erzeugt. Dieser Referenzspannungsgenerator kann als Slave ausgeführt sein, wobei die Referenzspannungen der Strom­ quelle 4 in einem nicht dargestellten Masterreferenz­ generator für mehrere Slaves erzeugt werden können. Vom Slave Referenzgenerator können mehrere Eingangswandler versorgt werden.
Das VCC-Netz ist in zwei unterschiedliche Netze aufge­ trennt, wobei die Versorgung der internen Logik, der Eingangswandler sowie der Ausgangswandler über das Netz VCCI und die Versorgung des Referenzspannungsgenerators 3 über getrennte VCC-Pads mit der Spannung VCCR erfolgt.

Claims (1)

  1. Hochintegrierte, insbesondere anwendungsspezifische inte­ grierte Schaltkreise (ASIC′s) mit ECL-Peripherie, bestehend aus Eingangswandlerschaltungen mit zugehörigen Referenz­ spannungsgeneratoren mit VCC- und VEE-Potentialversorgung, dadurch gekennzeichnet, daß die VCC-Versorgungsspannung der Eingangswandlerschal­ tungen (1) getrennt ist von der VCC-Versorgungsspannung der Referenzgeneratorschaltung (3).
DE19924225750 1992-08-04 1992-08-04 Hochintegrierte Schaltkreise Withdrawn DE4225750A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19924225750 DE4225750A1 (de) 1992-08-04 1992-08-04 Hochintegrierte Schaltkreise
PCT/DE1993/000636 WO1994003976A1 (de) 1992-08-04 1993-07-20 Hochintegrierte schaltkreise
EP93915643A EP0654189A1 (de) 1992-08-04 1993-07-20 Hochintegrierte schaltkreise

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19924225750 DE4225750A1 (de) 1992-08-04 1992-08-04 Hochintegrierte Schaltkreise

Publications (1)

Publication Number Publication Date
DE4225750A1 true DE4225750A1 (de) 1994-02-10

Family

ID=6464810

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924225750 Withdrawn DE4225750A1 (de) 1992-08-04 1992-08-04 Hochintegrierte Schaltkreise

Country Status (3)

Country Link
EP (1) EP0654189A1 (de)
DE (1) DE4225750A1 (de)
WO (1) WO1994003976A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200600492A (en) 2004-05-18 2006-01-01 Achillion Pharmaceuticals Inc Substituted aryl acylthioureas and related compounds; inhibitors of viral replication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0449208A2 (de) * 1990-03-30 1991-10-02 Kabushiki Kaisha Toshiba ECL/TTL-Pegelumsetzer
DE4112612A1 (de) * 1990-06-19 1992-01-09 Mitsubishi Electric Corp Integrierter halbleiterschaltkreis mit einem schaltkreis zum erzeugen eines stabilen referenzpotentials

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5566132A (en) * 1978-11-10 1980-05-19 Chiyou Lsi Gijutsu Kenkyu Kumiai Logic circuit
JPS5883434A (ja) * 1981-11-13 1983-05-19 Hitachi Ltd 半導体集積回路装置
JPS59171322A (ja) * 1983-03-18 1984-09-27 Nec Corp 半導体論理回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0449208A2 (de) * 1990-03-30 1991-10-02 Kabushiki Kaisha Toshiba ECL/TTL-Pegelumsetzer
DE4112612A1 (de) * 1990-06-19 1992-01-09 Mitsubishi Electric Corp Integrierter halbleiterschaltkreis mit einem schaltkreis zum erzeugen eines stabilen referenzpotentials

Also Published As

Publication number Publication date
WO1994003976A1 (de) 1994-02-17
EP0654189A1 (de) 1995-05-24

Similar Documents

Publication Publication Date Title
DE2850841C2 (de) Schaltungsanordnung für ein integrierbares elektronisches Relais
DE60012121T2 (de) Verfahren und schaltungsanordnung zur pufferung von taktsignalen mit hoher geschwindigkeit
DE3335559A1 (de) Schaltungsanordnung zum erzeugen eines uebertragsignals
DE3719181A1 (de) Finite zustandsmaschine
DE2643020A1 (de) Schmitt-trigger
DE3311881A1 (de) Schnittstellenschaltung fuer eine informationsverarbeitungseinrichtung
DE2706904A1 (de) Bistabiler schaltkreis
DE69631923T2 (de) Ein Flipflop
DE4225750A1 (de) Hochintegrierte Schaltkreise
DE2221717C3 (de) Teilnehmerschaltung für Fernsprechvermittlungsanlagen zur Zuführung des Rufstromes an die Teilnehmerstation und zur Feststellung des Schleifenzustandes
DE2833211C2 (de) Asynchroner binärer Vorwärts-Rückwärtszähler
DE3878276T2 (de) Tri-state-ausgangsschaltung.
EP0421016A1 (de) ECL-TTL-Signalpegelwandler
DE60027600T2 (de) Elektronische schaltung
DE4421419A1 (de) MOS-Treiberschaltung
EP0292817A2 (de) Schaltungsanordnung zur Erzeugung bipolarer digitaler Datensignale
EP0400372B1 (de) CMOS-ECL-Wandler
DE10313332A1 (de) Frequenzteiler-Anordnung mit Stromsignaleinpeisung
EP0218940A1 (de) Schaltungsanordnung zur Spannungspegelumsetzung
DE2348432B2 (de) Elektronischer mos-fet-baustein mit mehreren signalempfangsanschluessen
DE2621694A1 (de) Spannungsverdoppelungsschaltung
SU807469A1 (ru) Инвертор
DE2114397C3 (de) Schaltungsanordnung zur Mehrfachausnutzung von Leitungen
DE1815173B1 (de) Schaltungsanordnung fuer Fernsprechmikrofonverstaerker
DE1247392B (de) Kontaktlose Schalteinrichtung zum wahlweisen Einschalten jeweils eines von zwei galvanisch getrennten Wechselstromkreisen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H03K 19/007

8130 Withdrawal