DE4210774A1 - Verfahren zum ausrichten eines halbleiterchips, der mit hilfe eines reparatursystems repariert werden soll, sowie laser-reparaturtarget zur verwendung fuer dieses verfahren - Google Patents

Verfahren zum ausrichten eines halbleiterchips, der mit hilfe eines reparatursystems repariert werden soll, sowie laser-reparaturtarget zur verwendung fuer dieses verfahren

Info

Publication number
DE4210774A1
DE4210774A1 DE4210774A DE4210774A DE4210774A1 DE 4210774 A1 DE4210774 A1 DE 4210774A1 DE 4210774 A DE4210774 A DE 4210774A DE 4210774 A DE4210774 A DE 4210774A DE 4210774 A1 DE4210774 A1 DE 4210774A1
Authority
DE
Germany
Prior art keywords
target
semiconductor chip
laser repair
alignment
basic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4210774A
Other languages
English (en)
Other versions
DE4210774B4 (de
Inventor
Byoung Yul Han
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4210774A1 publication Critical patent/DE4210774A1/de
Application granted granted Critical
Publication of DE4210774B4 publication Critical patent/DE4210774B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/0486Replacement and removal of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0015Orientation; Alignment; Positioning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448Located on chip prior to dicing and remaining on chip after dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Lasers (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Laser Beam Processing (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Ausrichten eines Halbleiterchips, der mit Hilfe eines Reparatursystems repariert werden soll. Außerdem bezieht sich die Erfindung auf ein Laser-Reparaturtarget, das für das Ausrichten verwendet werden soll.
Zum Reparieren eines Zellenausfalls von Halbleiterchips wird üblicherweise ein Reparatursystem verwendet. Beim Reparieren wird zuerst ein Wafer, d. h. ein Halbleiterchip, auf das Reparatursystem gelegt und dann einem Laser ausgesetzt, so daß ein Ausrichten des Halbleiterchips mit dem Reparatursystem überprüft werden kann.
Dieses Ausrichten schließt ein Fokussieren zum Justieren der Höhe des Halbleiterchips über dem Reparatursystem ein, damit die Höhe einer geforderten Höhe entspricht, ferner ein Ausrichten in X-Richtung zum Kompensieren eines Versatzes für die Bewegung des Lasers in X-Richtung, eine Ausrichtung in Y- Richtung zum Kompensieren eines Versatzes für die Bewegung des Lasers in Y-Richtung und ein winkeliges Ausrichten (Theta- Ausrichten) zum Kompensieren eines Versatzes von einem Drehzentrum des Reparatursystems und des Halbleiterchips. Das Fokussieren, X-Ausrichten, Y-Ausrichten und Theta-Ausrichten werden für jeden Halbleiterchip durchgeführt. Gegenwärtig werden Reparaturtargets verwendet, die an den Ecken jedes Halbleiterchips geformt sind, um eine richtige Gestalt zu haben.
Falls ein präzises Ausrichten zwischen dem Reparatursystem und dem Halbleiterchip durchgeführt ist, wird der Laser über den Halbleiterchip abgetastet, um festzustellen, ob ein Zellenfehler im Halbleiterchip vorliegt. Auch wenn eine Zelle mit nur einem Bit ausgefallen ist, wird die Leitung ein­ schließlich der fehlerhaften Zelle als schlecht eingestuft. Das bedeutet, daß ein Redundanzkreis geändert wird, um die fehlerhafte Linie durch eine übrige Zelle zu ersetzen.
Bei diesem Laser-Reparaturverfahren wurde kürzlich ein Verfahren mit Adressenunterdrückung anstelle einer typischen Dekodiermethode verwendet. Bei der Adressenunterdrückungs­ methode ist es möglich, einen Laser-Reparaturprozeß nach dem Passivieren durchzuführen. In diesem Fall wird eine Polster­ maske vorgesehen, um das Gebiet um jedes Target zu ätzen, und zwar beim Polsterätzen für ein Ausrichten des Targets.
Im folgenden wird ein typisches derartiges Ausrichten eines Halbleiterchips in Verbindung mit Fig. 1 beschrieben.
Fig. 1 ist eine vergrößerte Ansicht eines Halbleiterchips 1, der auf einem zeichnerisch nicht dargestellten Reparatursystem zum Laser-Reparieren aufliegt. Fig. 1 zeigt, daß der Halb­ leiterchip 1 an jeder Ecke ein Laser-Reparaturtarget 2 hat, das im wesentlichen eine L-Form hat (Target=Ziel, Auffän­ ger, Antikathode).
In Fig. 1 bezeichnet der Pfeil a diejenige Richtung, in der ein Fokussieren erfolgt, der Pfeil b die Richtung des Ausrichtens in X-Richtung, der Pfeil c die Richtung des Ausrichtens in Y-Richtung und der Pfeil d die Richtung des Ausrichtens in Thetarichtung (Winkelrichtung), welches dem Ausrichten in Y-Richtung folgt.
Beim Ausrichten wird der Laser zu einem Endtarget 2 links oben in X-Richtung abgelenkt, um einen Versatz für die Bewegung des Lasers in X-Richtung zu messen. Durch Kompensation des Versatzes erfolgt das Ausrichten in X-Richtung. Anschließend wird der Laser zum links oben angeordneten Endtarget 2 in Y- Richtung abgelenkt, um einen Versatz für die Bewegung des Lasers in Y-Richtung zu messen. Durch Kompensation des Versatzes erfolgt die Ausrichtung in Y-Richtung.
Anschließend wird der Laser zu einem Endtarget 2 rechts oben in Y-Richtung abgelenkt, um einen Versatz für die Bewegung des Lasers in Y-Richtung zu messen.
Unter der Annahme, daß Yoffy (µm) der Versatz beim Ausrichten in Y-Richtung in Pfeilrichtung c ist und Yofft (µm) der Versatz beim Ausrichten in Pfeilrichtung d ist und Xgap (µm) die Differenz in absolutem Wert zwischen den jeweiligen X- Koordinaten in Pfeilrichtung c und d ist, so wird der Wert Theta durch die folgende Gleichung ausgedrückt:
Theta = (Yoffy + Yofft)/Xgap [Micro Radian]
Der Wert Theta entspricht im wesentlichen dem Sinus R (die Einheit von R ist Radian), weil der Abstand zwischen gegenüber­ liegenden Targets 2 viel länger als Yofft ist. Entsprechend kann das Thetaausrichten durch Rotieren des Systems um einen geeigneten Winkel erfolgen, um den Versatz zu kompensieren.
Andererseits zeigt Fig. 2 das Gebiet einer Region 3, die bei einem Polster-Ätzprozeß geätzt worden ist, wobei die jeweili­ gen Längen des Targets 2 in X-Richtung und in Y-Richtung 50 µm sind. Wenn jeweilige Längen jedes Targest 2 in X- Richtung und in Y-Richtung 50 µm betragen, so beträgt die Fläche der Ätzregion 3 im allgemeinen 100 µm×100 µm. Diese Fläche ist eine geeignete Fläche, um das Ausrichten von Targets 2 genau durchzuführen, welche Fläche dem Vierfachen der Fläche jedes Targets 2 entpricht.
Weil jedes Target beim Stand der Technik L-förmig ist, kann aber das Ausrichten nur durch vier Verfahrensschritte durchgeführt werden, d. h. Fokussieren, X-Ausrichten, Y- Ausrichten und Theta-Ausrichten, und dies für jeden Halb­ leiterchip. Als Ergebnis ist festzustellen, daß das Ausrichten viel Zeit benötigt, wodurch die Produktivität fühlbar verringert wird. Weiterhin nimmt jede Ätzregion 3 einen wesentlichen Teil der Fläche eines Halbleiterchips ein, weil sie etwa dem Vierfachen der Fläche jedes Targets 2 entspricht.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum Ausrichten eines Halbleiterchips vorzuschlagen, der mit Hilfe eines Reparatursystems repariert werden soll, sowie ein Laser-Reparaturtarget zur Verwendung für dieses Verfahren, wobei die Zeit verringert werden kann, die zum Ausrichten des Halbleiterchips, der repariert werden soll, benötigt wird, und wobei das Ätzgebiet verringert wird, das zum Ausrichten des Laser-Reparaturtargets benötigt wird, wodurch die Produktivi­ tät von Halbleiterchips verbessert wird und wodurch die Gesamtfläche jedes Halbleiterchips verringert wird.
Bei einem Aspekt sieht die Erfindung ein Verfahren zum Ausrichten eines Halbleiterchips, der mit Hilfe eines Reparatursystems repariert werden soll, vor, wobei erfindungsgemäß ein Grundtarget abgetastet wird, um Verschie­ bungen in der X-Richtung und in der Y-Richtung zu berechnen, und wobei das Ausrichten in X-Richtung und in Y-Richtung gleichzeitig erfolgt.
Bei einem anderen Aspekt der Erfindung ist ein Laser-Repara­ turtarget zur Laserreparatur eines Halbleiterchips vorgesehen, dadurch gekennzeichnet, daß wenigstens ein Grundtarget vorgesehen ist, das zum Fokussieren, zum Ausrichten in X- Richtung und zum Ausrichten in Y-Richtung geeignet ist und das an einer ausgewählten Ecke des Halbleiterchips angeordnet ist und daß wenigstens ein stangenförmiges Target vorgesehen ist, das zum Ausrichten des Winkels (Theta) geeignet ist und das an einer ausgewählten Ecke des Halbleiterchips angeordnet ist.
Weitere Ziele und Merkmale der Erfindung gehen aus der folgenden Beispielsbeschreibung hervor. Es zeigen:
Fig. 1 vergrößert eine Ansicht zur Erläuterung eines üblichen Verfahrens zum Ausrichten eines Halbleiterchips, der mit einem Reparatursystem repariert werden soll;
Fig. 2 eine teilweise vergrößerte Ansicht zur Erläuterung von Ätzregionen des Halbleiterchips nach Fig. 1;
Fig. 3A-3D und Fig. 4A-4D Ansichten zur Darstel­ lung verschiedener praktischer Anwendungen von Laser-Reparaturtargets nach der Erfindung, wobei die Fig. 3A-3D X-Abtast-Grundtargets zeigen und die Fig. 4A-4D Y-Abtast-Grundtar­ gets;
Fig. 5A und 5B sind Ansichten zur Erläuterung anderer praktischer Verwendungen eines Laser-Reparatur­ targets nach der Erfindung, wobei Fig. 5A ein Target vom Stangentyp zum Berechnen eines Versatzes beim Ausrichten in X-Richtung zeigt, während 5B ein Target vom Stangentyp zum Berechnen eines Versatzes beim Ausrichten in Y-Richtung zeigt;
Fig. 6 ist eine Ansicht eines Halbleiterchips nach der Erfindung;
Fig. 7 sind Ansichten zur Erläuterung des Verfahrens zum Ausrichten eines Halbleiterchips, der mit einem Reparatursystem repariert werden soll, und zwar in Übereinstimmung mit einer Aus­ führungsform nach der Erfindung;
Fig. 8 ist eine Ansicht zur Erläuterung eines Verfahrens zum Ausrichten eines Halbleiter­ chips, der mit einem Reparatursystem repariert werden soll, und zwar bei einer anderen Ausführungsform nach der Erfindung.
In Fig. 3A-3D sind Grundtargets 10, 20 in Dreiecksform gezeigt, die einen vorbestimmten Gradienten haben, um gleichzeitig in X-Richtung und in Y-Richtung ausrichten zu können, und zwar in Übereinstimmung mit der vorliegenden Erfindung. Es wird bevorzugt, wenn die Grundtargets 10, 20 rechtwinklige Dreiecke sind. Abermals bevorzugt wird es, wenn sie die Form von rechtwinkligen, gleichseitigen Dreiecken haben.
Das bedeutet, daß das Grundtarget 10 zum Abtasten in X- Richtung vier Grundtargetteile 11-14 hat, die als recht­ eckige, gleichseitige Dreiecke geformt sind und die in verschiedene Richtungen weisen, wie dies die Fig. 3A und 3D zeigen. Das Grundtarget 10 zum Abtasten in X-Richtung weist auch vier Ätzregionen 51-54 auf, die insgesamt als Pos. 50 bezeichnet sind, von denen jede ein erstes Teil aufweist, das eine Breite (beispielsweise 40 µm) hat, die identisch mit der Basislänge (beispielsweise 40 µm) des Grundtargets 10 ist, weiterhin einen zweiten Teil mit einer Breite (beispielsweise 20 µm), die der Hälfte der Basislänge des Basistargets 10 entspricht, und einen dritten und vierten Teil, die jeweils eine Breite (beispielsweise 5 µm) haben entsprechend einem Achtel der Basislänge des Basistargets 10. Der erste Teil und der zweite Teil sind an der linken bzw. rechten Seite des Basistargets vorgesehen oder auch umgekehrt. Der zweite Teil und der vierte Teil sind an der oberen bzw. unteren Seite des Basistargets vorgesehen bzw. umgekehrt.
Andererseits weist das Basistarget 20 zum Abtasten in Y- Richtung, das ein Fluchten entsprechend dem Abtasten in Längsrichtung durchführt, vier Basistargetteile 21-24 auf, die als rechteckige, gleichseitige Dreiecke geformt sind und die in verschiedene Richtungen weisen, wie in den Fig. 4A- 4D gezeigt ist. Das Y-Abtast-Basistarget 20 hat ebenfalls vier Ätzregionen 61 bis 64, die insgesamt als Pos. 60 bezeichnet sind, und die jeweils einen ersten Teil mit einer Breite (beispielsweise 40 µm) identisch der Basislänge (beispiels­ weise 40 µm) des Basistargets 20 hat, einen zweiten Teil mit einer Breite (beispielsweise 20 µm) entsprechend der Hälfte der Basislänge des Basistargets 20 und einen dritten und einen vierten Teil, die jeweils eine Breite (beispielsweise 5 µm) entsprechend einem Achtel der Basislänge des Basistar­ gets 20 haben. Der erste Teil und der zweite Teil sind an der oberen bzw. unteren Seite des Basistargets oder rechts oder umgekehrt angeordnet. Der zweite Teil und der vierte Teil sind links und rechts des Basistargets angeordnet oder umgekehrt.
Zum Theta-Ausrichten sind Targets 30, 40 vom Stangentyp vorgesehen. Fig. 5A zeigt, daß das Target 30 vom Stangentyp zum X-Ausrichten länglich geformt ist. Das heißt, es ist eine vertikale Stange vorgesehen mit einer vorbestimmten Höhe (beispielsweise 40 µm) und mit einer vorbestimmten Breite (beispielsweise 10 µm). Ringsum das Target 30 ist eine Ätzregion 70 geformt, die ein Paar erste Teile mit einer vorbestimmten Breite hat (beispielsweise 45 µm) und die sich links und rechts des Targets 30 erstrecken, und ein Paar zweite Teile mit vorbestimmter Breite (beispielsweise 5 µm), angeordnet oben und unten neben dem Target 30.
Fig. 5B zeigt, daß das Target 40 zum Ausrichten in Y-Richtung als quer angeordnete Stange ausgebildet ist mit vorbestimmter Höhe (beispielsweise 10 µm) und mit vorbestimmter Breite (beispielsweise 40 µm). Ringsum das Target 40 ist eine Ätzregion 80 ausgebildet, die ein Paar erster Teile mit vorbestimmter Breite (beispielsweise 5 µm) hat, die sich links und rechts des Targets 40 erstrecken, und ein Paar zweiter Teile mit vorbestimmter Breite (beispielsweise 45 µm), die sich oben und unten des Targets 40 befinden.
Die jeweiligen Abmessungen der Basistargets 11, 12, 13, 14, 21, 22, 23, 24 und der Stangentargets 30, 40 sowie der Ätzgebiete 50 (51, 52, 53 und 54), 60 (61, 62, 63 und 64), 70 und 80 sind praktische Werte, wie sie üblicherweise beim Laserreparieren verwendet werden. Diese Abmessungen können bei Wunsch geändert werden.
Fig. 6 zeigt einen Halbleiterchip 90 mit Laser-Reparatur­ targets nach der Erfindung. Fig. 6 zeigt, daß der Halbleiter­ chip 60 eine Konstruktion hat, wobei Grundtargets 10, 20 und Stangentargets 30, 40 nach Fig. 3-5 selektiv an den vier Ecken A-D geformt sind. Der Halbleiterchip 90 sollte wenigstens ein Grundtarget 10 oder 20 haben und wenigstens ein Stangentarget 30, 40.
Wenn ein Grundtarget 10 zum Abtasten in X-Richtung vorgesehen ist, d. h. eines der Targetteile 11-14, und zwar an einer Ecke, dann wird es bevorzugt, wenn beim Halbleiterchip 90 an der anderen Ecke des Chips das Stangentarget 30 nach Fig. 5A vorgesehen ist. Hat andererseits das Halbleiterchip 90 ein Grundtarget 20 zum Y-Abtasten (d. h. eines der Targeteile 21- 24) an einer Ecke, so wird es bevorzugt, wenn an der anderen Ecke des Chips das Stangentarget 40 nach 5B vorgesehen ist. In beiden Fällen kann der Halbleiterchip 90 an den verbleiben­ den beiden Ecken beliebige Targettypen haben, die unter den Targets 10, 20, 30, 40 ausgewählt sind.
Im folgenden wird das Ausrichten bei einer Ausführungsform der Erfindung beschrieben, und zwar in Verbindung mit einem Fall, wobei das Grundtarget 10 zum X-Abtasten nach Fig. 3A und das Stangentarget 30 nach Fig. 5A ausgewählt werden.
In diesem Fall ist die Breite des Grundtargets 10=2×(Xrig-Xlef)/4, wobei vorausgesetzt wird, daß in der Y- Koordinate Y 0 und in der X-Koordinate X 0 den Mittelpunkten des Grundtargets 10 entsprechen und das gilt: (Ylef+Ybot)/2 und Xlef+(Xrig+Xlef)/4.
Ein Versatz Xoffset in X-Richtung, der als X-Abtastung ausgeführt wird in einer Richtung entsprechend dem Pfeil d unter dieser Bedingung entspricht der Differenz zwischen Xlef (=Xbot) und einer Targetkante Xedge beim praktischen Scannen. Der Versatz Xoffset kann durch |Xlef-Xedge | ausgedrückt werden.
Andererseits entspricht ein Versatz Yoffset in Y-Richtung der Differenz zwischen der Targetbreite und der Breite beim praktischen Scannen. Dementsprechend ist es möglich, gleich­ zeitig in X- und in Y-Richtung auszurichten.
Nach dem Ausrichten in X- und in Y-Richtung erfolgt das Theta- Ausrichten, und zwar mit Hilfe des Grundtargets 10 und des Stangentargets 30. Dieses Theta-Ausrichten erfolgt auf herkömmliche Art und Weise.
Das bedeutet, daß das Theta-Ausrichten dadurch erfolgt, daß der Wert von Theta dadurch berechnet wird, daß der Versatz Xofft in X-Richtung verwendet wird, der vom X-Ausrichten des Stangentargets 30 erhalten wird, ferner der Versatz in X- Richtung Xoffy, der vom X-Ausrichten des Grundtargets 10 erhalten wird, sowie die Differenz Ygap (absoluter Wert) zwischen dem Basistarget 10 und dem Stangentarget 30, und zwar wie folgt:
Theta = (Xofft + Xoffy)/Ygap [Mikro Radian].
Andererseits wird im folgenden ein Ausrichten in bezug auf einen optischen Winkel R des Grundtargets 10 in Verbindung mit Fig. 8 beschrieben.
Fig. 8 zeigt das Verfahren zum Berechnen des Versatzes Xoffset in X-Richtung, wobei der Winkel R ein optionaler Winkel abweichend von 45° ist. Dies ist derselbe Winkel wie bei der vorstehend erläuterten Ausführungsform der Erfindung. Andererseits kann der Versatz Yoffset in Y-Richtung wie folgt berechnet werden:
Unter der Annahme, daß die Pfeilrichtung e in Fig. 8 eine ideale X-Abtastrichtung ist und die Pfeilrichtung f in Fig. 8 eine aktuelle X-Abtastrichtung ist, gilt die folgende Gleichung:
tan R = (Xrig - Xlef)/(Ylef - Ybot) = Breite (h)offset/Yoffset .
Durch diese Gleichung kann also der Versatz Yoffset berechnet werden, wobei Yoffset=Breite (h)offset/tan R ist. Dadurch kann also das Ausrichten in Y-Richtung erfolgen.
Wie vorstehend erläutert kann ein gleichzeitiges Ausrichten in X-Richtung und in Y-Richtung dadurch erfolgen, daß das X- Abtasten oder das Y-Abtasten verwendet wird, welches durch Verwendung dreieckiger Targets und Stangentargets in Überein­ stimmung mit der Erfindung durchgeführt wird. Zum Ausrichten in X-Richtung und zum Ausrichten in Y-Richtung erfordert der Stand der Technik ein Abtasten sowohl in X- wie auch in Y- Richtung, wobei Ätzregionen ringsum Targets zum X-Abtasten und zum Y-Abtasten notwendig sind, und zwar beim X-Abtasten und beim Y-Abtasten. Beim Stand der Technik werden im wesent­ lichen vier Ätzregionen benötigt, die links oben, rechts oben, links unten und rechts unten an den vier Ecken jedes Targets vorgesehen sind. Bei der Erfindung aber verringert sich die Fläche der Ätzregion um 50%, verglichen mit dem Stand der Technik, und zwar bei Verwendung von Grundtargets, weil das X-Ausrichten und das Y-Ausrichten gleichzeitig erfolgen, wozu lediglich ein X-Abtasten oder ein Y-Abtasten notwendig sind. Bei der Verwendung von Stangentargets zum Theta-Ausrichten kann die Ätzregion etwa auf 55% verringert werden.
Aus der vorstehenden Beschreibung geht hervor, daß erfin­ dungsgemäß ein Verfahren zum Ausrichten eines Halbleiterchips vorgeschlagen wird, wobei Grundtargets verwendet werden, die als rechtwinklige Dreiecke geformt sind, sowie Stangentargets, wodurch das X-Ausrichten und das Y-Ausrichten gleichzeitig erfolgen. Dadurch ist es möglich, die für das Ausrichten des zum reparierenden Halbleiterchips notwendige Zeit zu ver­ ringern, wodurch die Produktivität von Halbleiterchips erhöht wird und wodurch das Gesamtgebiet jedes Halbleiterchips verringert wird. Weil das Ätzgebiet auf 50% bei Grundtargets und auf 55% bei Stangentargets verringert werden kann, ist es möglich, kompaktere Halbleiterchips vorzusehen.
Vorstehend wurden bevorzugte Ausführungsformen der Erfindung erläutert. Der Fachmann weiß aber, daß man davon in zahl­ reicher Art und Weise abweichen kann, und zwar durch Abän­ derungen, Zufügungen und Substitutionen, ohne daß man dabei vom Erfindungsgedanken abweicht.

Claims (9)

1. Verfahren zum Ausrichten eines Halbleiterchips, der mit Hilfe eines Reparatursystems repariert werden soll, dadurch gekennzeichnet, daß ein Grundtarget abgetastet wird, um Verschiebungen in der X-Richtung und in der Y-Richtung zu berechnen, und daß das Ausrichten in X-Richtung und in Y-Richtung gleichzeitig erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim Abtasten des Grundtargets in X-Richtung abgetastet wird, um das Grundtarget in Querrichtung abzutasten.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim Abtasten des Grundtargets in X-Richtung abgetastet wird, um das Grundtarget in Längsrichtung abzutasten.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Versätze in X-Richtung und in Y-Richtung auf der Basis jeweiliger Unterschiede in den X- und Y-Koordinaten zwischen dem Mittelpunkt X- und Y-Koordinaten und den X- und Y-Koordinaten beim momentanen Abtasten berechnet werden.
5. Laser-Reparaturtarget zur Laserreparatur eines Halb­ leiterchips, dadurch gekennzeichnet, daß wenigstens ein Grundtarget vorgesehen ist, das zum Fokussieren, zum Ausrichten in X-Richtung und zum Ausrichten in Y-Richtung geeignet ist und das an einer ausgewählten Ecke des Halbleiterchips angeordnet ist, und daß wenigstens ein stangenförmiges Target vorgesehen ist, das zum Ausrichten des Winkels (Theta) geeignet ist und das an einer ausgewählten Ecke des Halbleiterchips angeordnet ist.
6. Laser-Reparaturtarget nach Anspruch 5, dadurch gekennzeichnet, daß das Grundtarget ein X-Abtast-Grundtarget zum Abtasten des Halbleiterchips in Querrichtung aufweist oder ein Y- Abtast-Grundtarget zum Abtasten des Halbleiterchips in Längsrichtung.
7. Laser-Reparaturtarget nach Anspruch 6, dadurch gekennzeichnet, daß die Grundtargets als rechtwinklige, gleichseitige Dreiecke geformt sind.
8. Laser-Reparaturtarget nach Anspruch 5, dadurch gekennzeichnet, daß das stangenförmige Target ein X-Abtast-Stangentarget zum Abtasten des Halbleiterchips in Querrichtung aufweist oder ein Y-Abtast-Stangentyp-Target zum Abtasten des Halbleiterchips in Längsrichtung.
9. Laser-Reparaturtarget nach Anspruch 5, dadurch gekennzeichnet, daß das Laser-Reparaturtarget wenigstens ein X-Abtast- Grundtarget oder ein Y-Abtast-Grundtarget sowie wenigstens ein X-Abtast-Stangentarget oder ein Y-Abtast- Stangentarget aufweist.
DE4210774A 1991-04-12 1992-04-01 Verfahren zum Ausrichten eines Halbleiterchips, der mit Hilfe eines Reparatursystems repariert werden soll, sowie Laser-Reparaturtarget zur Verwendung für dieses Verfahren Expired - Fee Related DE4210774B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR5891/91 1991-04-12
KR1019910005891A KR940000910B1 (ko) 1991-04-12 1991-04-12 반도체 칩의 얼라인먼트 방법 및 레이저 리페이어용 타겟이 형성된 반도체 칩

Publications (2)

Publication Number Publication Date
DE4210774A1 true DE4210774A1 (de) 1992-10-15
DE4210774B4 DE4210774B4 (de) 2007-06-28

Family

ID=19313205

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4210774A Expired - Fee Related DE4210774B4 (de) 1991-04-12 1992-04-01 Verfahren zum Ausrichten eines Halbleiterchips, der mit Hilfe eines Reparatursystems repariert werden soll, sowie Laser-Reparaturtarget zur Verwendung für dieses Verfahren

Country Status (5)

Country Link
US (1) US5414519A (de)
JP (1) JP2802561B2 (de)
KR (1) KR940000910B1 (de)
DE (1) DE4210774B4 (de)
TW (1) TW232744B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545593A (en) * 1993-09-30 1996-08-13 Texas Instruments Incorporated Method of aligning layers in an integrated circuit device

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3446287B2 (ja) * 1994-03-15 2003-09-16 富士通株式会社 縮小投影露光装置と光軸ずれ補正方法
US5696587A (en) * 1994-12-14 1997-12-09 United Microelectronics Corporation Metal target for laser repair of dies
US5796414A (en) * 1996-03-25 1998-08-18 Hewlett-Packard Company Systems and method for establishing positional accuracy in two dimensions based on a sensor scan in one dimension
KR100256815B1 (ko) * 1996-06-24 2000-06-01 김영환 확대/축소 크기 측정용 마크
JP2866831B2 (ja) * 1996-08-30 1999-03-08 株式会社アドバンテスト レーザ加工装置の位置決め方法
US6938335B2 (en) 1996-12-13 2005-09-06 Matsushita Electric Industrial Co., Ltd. Electronic component mounting method
CN1138463C (zh) * 1996-12-13 2004-02-11 松下电器产业株式会社 电子部件及其安装方法和装置
US6064750A (en) * 1997-01-10 2000-05-16 Hunter Engineering Company Apparatus and method for determining vehicle wheel alignment measurements from three dimensional wheel positions and orientations
TW335527B (en) * 1997-11-08 1998-07-01 United Microelectronics Corp The rework testing method of semiconductor device
US6077756A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Overlay target pattern and algorithm for layer-to-layer overlay metrology for semiconductor processing
US6462900B1 (en) 2000-11-09 2002-10-08 Exabyte Corporation Cartridge picker robot with ribbon cable for cartridge library
US6473261B1 (en) 2000-11-09 2002-10-29 Exabyte Corporation Cartridge overinsertion protection for cartridge library
US6466396B1 (en) 2000-11-09 2002-10-15 Exabyte Corporation Cartridge library
US6486956B2 (en) 2001-03-23 2002-11-26 Micron Technology, Inc. Reducing asymmetrically deposited film induced registration error
US7053495B2 (en) 2001-09-17 2006-05-30 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method for fabricating the same
US6612499B2 (en) 2002-01-24 2003-09-02 Exabyte Corporation Calibration cartridge for automated cartridge library and method of using same
JP2005109145A (ja) 2003-09-30 2005-04-21 Toshiba Corp 半導体装置
US7777986B2 (en) * 2007-05-11 2010-08-17 Tandberg Data Corporation Multi-dimensional transport method and drive subsystems in a cartridge library apparatus
US20080282275A1 (en) * 2007-05-11 2008-11-13 Zaczek Thomas E Entry/exit port method and apparatus for cartridge library
US20080278847A1 (en) * 2007-05-11 2008-11-13 Barkley John A Method and apparatus for positioning drives in cartridge library
US7777985B2 (en) * 2007-05-11 2010-08-17 Tandberg Data Corporation Transport method and apparatus for cartridge library utilizing cam slot and follower for moving a robot carriage
US20080282281A1 (en) * 2007-05-11 2008-11-13 White Christopher M Cartridge engagement apparatus and method for cartridge library
US9583401B2 (en) 2014-02-12 2017-02-28 International Business Machines Corporation Nano deposition and ablation for the repair and fabrication of integrated circuits
JP6219227B2 (ja) * 2014-05-12 2017-10-25 東京エレクトロン株式会社 ヒータ給電機構及びステージの温度制御方法
JP2017053999A (ja) * 2015-09-09 2017-03-16 株式会社東芝 半導体装置および検査パターン配置方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660157A (en) * 1969-08-18 1972-05-02 Computervision Corp Enhanced contrast semiconductor wafer alignment target
JPS55162229A (en) * 1979-06-04 1980-12-17 Chiyou Lsi Gijutsu Kenkyu Kumiai Detection of electron beam exposure position
US4385838A (en) * 1980-01-19 1983-05-31 Nippon Kogaku K. K. Alignment device
JPS57192028A (en) * 1981-05-20 1982-11-26 Matsushita Electric Ind Co Ltd Mask set and positioning method for mask
JPS58108745A (ja) * 1981-12-23 1983-06-28 Canon Inc 転写装置
JPS58116541A (ja) * 1981-12-29 1983-07-11 Canon Inc 整合方法
JPS59200905A (ja) * 1983-04-28 1984-11-14 Mitsubishi Electric Corp 位置検出装置
JPS61258420A (ja) * 1985-05-13 1986-11-15 Canon Inc 位置検出装置
JPS62193124A (ja) * 1986-02-19 1987-08-25 Sanyo Electric Co Ltd パタ−ン位置合わせ方法
EP0241773B1 (de) * 1986-04-18 1991-05-29 Heidelberger Druckmaschinen Aktiengesellschaft Bestimmung des Registerfehlers beim Mehrfarbendruck
JPS63204722A (ja) * 1987-02-20 1988-08-24 Nec Corp 半導体集積回路の製造方法
JP2629709B2 (ja) * 1987-05-28 1997-07-16 株式会社ニコン 位置合わせ方法及び装置
JPH01301030A (ja) * 1988-05-26 1989-12-05 Toshiba Corp Xy方向送り装置
FR2676129A1 (fr) * 1991-04-30 1992-11-06 Cer Ets Procede destine a positionner un objet par rapport a un element a emplacement determine ou vice et versa et machine pour sa mise en óoeuvre.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545593A (en) * 1993-09-30 1996-08-13 Texas Instruments Incorporated Method of aligning layers in an integrated circuit device

Also Published As

Publication number Publication date
TW232744B (de) 1994-10-21
US5414519A (en) 1995-05-09
KR940000910B1 (ko) 1994-02-04
JPH05109873A (ja) 1993-04-30
KR920020700A (ko) 1992-11-21
DE4210774B4 (de) 2007-06-28
JP2802561B2 (ja) 1998-09-24

Similar Documents

Publication Publication Date Title
DE4210774A1 (de) Verfahren zum ausrichten eines halbleiterchips, der mit hilfe eines reparatursystems repariert werden soll, sowie laser-reparaturtarget zur verwendung fuer dieses verfahren
EP0126786B1 (de) Verfahren zum Übertragen eines Musters in eine strahlungsempfindliche Schicht
DE19825829C2 (de) Verfahren zur Bestimmung des Abstandes P einer Kante eines Strukturelementes auf einem Substrat
EP0191439B1 (de) Aperturblende mit zeilenförmiger Mehrlochstruktur und Austastelektroden zur Erzeugung einer Mehrzahl von individuell austastbaren Korpuskularstrahlsonden für ein Lithografiegerät
DE10217565A1 (de) Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
DE10241158A1 (de) Halbleiterspeichervorrichtung und Verfahren zum Herstellen der Gleichen
EP0003038B1 (de) Verfahren zum Messen von Ausrichtfehlern unter Verwendung eines Elektronenstrahlsystems als Messinstrument
DE3206374C2 (de) Verfahren und Vorrichtung zum Eichen der Ablenkung eines aus geladenen Teilchen bestehenden Strahls
DE4221080A1 (de) Struktur und verfahren zum direkten eichen von justierungsmess-systemen fuer konkrete halbleiterwafer-prozesstopographie
DE4012530C2 (de) Funkenerosive Drahtschneidemaschine und Verfahren zum Korrigieren eines Neigungswinkels einer Drahtelektrode
DE69408114T2 (de) Anordnung zur direkten Elektronenstrahlschrift für ULSI Lithographie, mit einfacher Rotation- und Verstärkungseinstellung der angestrahlten Muster, und Elektronenstrahl-Direktschriftverfahren
EP0003527B1 (de) Verfahren und Anordnung zur Fokussierung eines Ladungsträgerstrahls auf Halbleiterplättchen
DE60033258T2 (de) Einrichtung zur Bestimmung eines Positionsfehlers
DE3510961C2 (de)
DE19826645C2 (de) Automatisches Verdrahtungsverbindungsgerät
DE69208583T2 (de) Elektronenstrahl-Lithographieverfahren
DE10248224B4 (de) Verfahren zur Justage und zur Belichtung eines Halbleiterwafers
DE10304674A1 (de) Verfahren zum Belichten eines Substrates mit einem den optischen Proximity-Effekt ausgleichenden Strukturmuster
DE69622922T2 (de) Leiterplatte für Elektronikkomponenten mit hochdichten Anschlüssen und ihre Herstellung
DE10011202A1 (de) Verfahren zur Ausrichtung eines Elektronenstrahls auf eine Zielposition an einer Substratoberfläche
DE69219926T2 (de) Kathodenstrahlröhre mit Elektronenstrahlerzeugersystem mit planparalleler Optik
DE3831086C1 (en) Method for determining the alignment of two regions formed in an integrated monolithic (semiconductor) circuit
EP1510118B1 (de) Verfahren zur vermessung der verzerrung einer flächen-positioniervorrichtung
DE69830476T2 (de) Farbbildröhre
DE19531651C2 (de) Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche eines Halbleiterbauelements

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee