DE4209983A1 - Verfahren zur Herstellung von in einem Gehäuse angeordneten Halbleiterbauelementen - Google Patents
Verfahren zur Herstellung von in einem Gehäuse angeordneten HalbleiterbauelementenInfo
- Publication number
- DE4209983A1 DE4209983A1 DE19924209983 DE4209983A DE4209983A1 DE 4209983 A1 DE4209983 A1 DE 4209983A1 DE 19924209983 DE19924209983 DE 19924209983 DE 4209983 A DE4209983 A DE 4209983A DE 4209983 A1 DE4209983 A1 DE 4209983A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor substrate
- component
- substrate
- housing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 title claims abstract description 28
- 238000010276 construction Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 5
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 13
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/864—Transit-time diodes, e.g. IMPATT, TRAPATT diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von
Halbleiterbauelementen und eine damit hergestellte IMPATT-
Diode nach den Oberbegriff der Patentansprüche 1 und 4.
Die Erfindung findet Verwendung bei der Herstellung von
Halbleiterbauelementen, mit sehr kleinen Abmessungen deren
Einbau im Gehäuse mit herkömmlicher Technologie nicht mehr
möglich ist.
Aus dem Stand der Technik sind z. B. IMPATT-Dioden bekannt,
die auf Wärmesenken aufgebaut werden. Die Oberfläche der
Wärmesenke wird vergoldet und die Diode wird "up side
down" auf die Oberfläche der Wärmesenke aufgebondet. Ein
Quarzring mit vergoldeter Stirnseite wird ebenfalls auf
die Wärmesenke aufgebracht und umschließt die IMPATT-Di
ode.
Auf die vergoldete obere Seite des Quarzringes werden nun
kreuzförmige Goldbändchen angebracht und mit dem obenlie
genden Kontakt der Diode verbunden. Nach dem Aufbonden ei
nes Deckels auf den Goldring ist die Diode hermetisch ver
schlossen.
Zur Herstellung einer vollständigen IMPATT-Diode ist somit
nicht nur die Fertigung der Diode notwendig, es müssen
auch die Kontaktbändchen und die isolierenden Quarzringe
hergestellt werden.
Werden die Abmessungen der Diode sehr klein, z. B. Ringdi
oden mit einem Durchmesser von 200 µm und einer Ringbreite
von weniger als 10 µm, kann die herkömmliche Aufbautechnik
nicht mehr verwendet werden, da die Bondfläche für die
Bondwerkzeuge zu klein ist.
Diese Problematik ist nicht nur bei IMPATT-Dioden gegeben,
sondern generell bei Halbleiterbauelementen mit sehr klei
nen Abmessungen, die in ein Gehäuse eingebaut werden, z. B.
BARRIT-Dioden.
Der Erfindung liegt deshalb die Aufgabe zugrunde eine Auf
bautechnik für Halbleiterbauelemente mit Gehäuse anzuge
ben, bei der mit einem einfachen Prozeßablauf Halbleiter
bauelemente auch mit geringen Abmessungen hergestellt wer
den können und die Prozeßausbeute als auch die Zuverläs
sigkeit des Prozeßablaufes erhöht wird.
Die Aufgabe wird gelöst durch die im kennzeichnenden Teil
der Patentansprüche 1 und 4 angegebenen Merkmale. Vorteil
hafte Ausgestaltungen und/oder Weiterbildungen sind den
Unteransprüchen zu entnehmen.
Die Erfindung hat den Vorteil, daß die zum Aufbau des Ge
häuses notwendigen Komponenten, nämlich Gehäusewand und
Anschlußkontakte, zugleich mit dem Halbleiterbauelement
mit der Mikrostrukturtechnik hergestellt werden können.
Die noch notwendigen Bondprozesse reduzieren sich auf das
Verbinden von Gehäuse und Halbleiterbauelement mit anderen
Bauelementen und auf das Verkapseln der Anordnung. Mit dem
erfindungsgemäßen Verfahren können eine Vielzahl von Halb
leiterbauelementen mit entsprechendem Gehäuse auf einem
Substrat hergestellt werden, die durch Sägen oder Brechen
von einander abgetrennt werden können.
Weiterhin ist vorteilhaft das die Anschlußkontakte, sog.
Anschlußbändchen, zwischen Halbleiterbauelement und Gehäu
sewand eine Überlänge besitzen, so daß das Halbleiterbau
element im Gehäuse vertikal verschiebbar ist.
Die Erfindung wird anhand eines Ausführungsbeispiels be
schrieben unter Bezugnahme auf schematische Zeichnungen.
Gemäß Fig. 1 wird in die Rückseite eines Halbleitersub
strates 1 zumindest eine Wanne 2 geätzt, so daß unterhalb
der Wanne das Substrat eine Restdicke von etwa 200 µm be
sitzt. Vorder- und Rückseite des Substrates werden mit ei
ner Oxidschicht 3 bedeckt. Auf der Vorderseite des Sub
strates 1 wird ein Fenster 4 eingebracht, daß das Substrat
teilweise freiliegt und es wird eine Bauelementschichten
folge 5 auf der Vorderseite aufgewachsen. Anschließend
wird auf der Vorder- und der Rückseite eine Metallschicht
6 aufgebracht. Durch Verstärken der Metallschicht in Teil
bereichen werden auf der Vorderseite bondbare Metall
schichten, sog. Bondflächen 9a, 9b und auf der Rückseite
die Maskierungsschicht 10 gebildet (Fig. 2).
Anschließend wird auf der Vorderseite zumindest ein Halb
leiterbauelement 11 zwischen den Bondflächen 9a, 9b durch
z. B. Mesa-Ätzung hergestellt.
Die Maskierungsschicht 10 auf der Rückseite besitzt auf
der dem Halbleiterbauelement gegenüberliegenden Seite ein
Fenster 12. Durch geeignete Ätzprozesse wird im Bereich
dieses Fensters 12 das Substrat freigelegt. Die Oxid
schicht 3 auf der Vorderseite wird entfernt (Fig. 3).
Die gesamte Vorderseite wird mit einer Schutzschicht 14
abgedeckt. Auf der Rückseite wird im Bereich des Fensters
in das Substrat ein Graben 13 geätzt, derart, daß das Sub
strat unterhalb des Halbleiterbauelementes 11 in einen Be
reich b entfernt wird. Anschließend wird auf die Maskie
rungsschicht 10 und auf die Innenflächen des Grabens 13
eine Metallschicht aufgebracht und Kontaktbänder 15 struk
turiert (Fig. 4).
Die Schutzschicht 14 auf der Vorderseite wird teilweise
bis auf das Substrat entfernt, so daß lediglich die Bond
flächen 9a, 9b und das Halbleiterbauelement 11 geschützt
bleiben. Zwischen den Bondflächen 9a, 9b und dem
Halbleiterbauelement 11 und seitlich der Bondflächen 9a,
9b wird das Substrat entfernt. Unterhalb der Bondfläche
9a, 9b bleibt das Substrat erhalten und es werden Distanz
stücke 16 ausgebildet, die die Gehäusewand bilden (Fig. 5).
Außerdem bleibt ein dünner Steg 17 zwischen der Wanne 2
und den Distanzstücken 16 bestehen. An diesen Stellen kann
später der Halbleiterkörper aus dem Substrat gebrochen
werden (Fig. 5).
Die Schutzschicht 14 wird nun vollständig entfernt und die
zwischen den Kontaktbändern 15 und den Distanzstücken 16
vorhandene Oxidschicht wird weggeätzt (Fig. 5). Die Kon
taktbänder sind jetzt nur noch an den Distanzstücken befe
stigt. Es werden dadurch abgewinkelte Kontaktbänder gebil
det, deren Überlänge l so gewählt wird, daß sie zumindest
der Höhendifferenz d entspricht, die zwischen den Bondflä
chen 9a, 9b für die Distanzstücke und der Oberfläche des
Halbleiterbauelementes 11 besteht (Fig. 6).
Ist das mit dem oben beschriebenen Verfahren hergestellte
Halbleiterbauelement 11 z. B. eine IMPATT-Diode, so muß die
Diode auf eine Wärmesenke gebondet werden. Um eine gute
Wärmeableitung zu ermöglichen, wird die Kontaktschicht 19
der Diode möglichst dünn gehalten. Auf dem Distanzstück 16
sind hingegen im Interesse einer guten Bondung Bondflächen
9a, 9b mit dickerer Metallauflage erwünscht. Beide Ober
flächen liegen somit nicht in einer Ebene, sollen aber auf
der planen Wärmesenke 18 aufliegen (Fig. 6). Die resultie
rende Distanz d muß durch das flexible Kontaktbändchen 15,
welches die Diode auf der Rückseite hält, aufgefangen wer
den. Dies wird erreicht durch Entfernen eines Teils der
Auflagefläche des Bändchens. Dadurch entstehen abgewin
kelte Kontaktbänder 15. Wird nun die Diode nach unten ge
drückt, so strafft sich das Bändchen und der Knick wird
reduziert oder vollständig ausgerichtet. In Fig. 6 sind
die Verhältnisse an einem schematischen Querschnitt darge
stellt. Die Höhe der Distanzstücke 16 beträgt z. B. 200 µm.
Die Kontaktbänder 15 besitzen beispielsweise eine Länge
von etwa 240 µm, wobei die Überlänge etwa 1 = 20 µm beträgt.
Der Außendurchmesser der z. B. als Ringdiode ausgestalteten
IMPATT-Diode beträgt etwa 200 µm mit einer Ringbreite von
ca. 10 µm.
Wird die Ätztechnik geschickt eingesetzt, so können die
Einzelelemente ohne weiteres Sägen oder Ritzen gewonnen
werden. Dazu wird außerhalb der Kontakte zusammen mit dem
Freilegen der Bändchen eine Vertiefung geschaffen, die
sich der ursprünglichen Vertiefung auf der Scheibenrück
seite soweit nähert, daß nur noch ein dünner Steg 17 zwi
schen dem Halbleiterrahmen für die IMPATT-Diode und dem
Substrat stehen bleibt (Fig. 5). Ein Herausbrechen der Di
odenstruktur wird dann leicht möglich.
Claims (6)
1. Verfahren zur Herstellung von Halbleiterbauelementen,
die in einem Gehäuse eingebracht sind, dadurch gekenn
zeichnet, daß zumindest ein Halbleiterbauelement, das da
zugehörende Gehäuse und die Anschlußkontakte in inte
grierter Aufbautechnik aus und auf einem Halbleitersub
strat hergestellt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
das Halbleitersubstrat (1) beidseitig strukturiert wird,
derart,
- - daß auf der Vorderseite des Halbleitersubstrates zumindest ein Halbleiterbauelement (11) hergestellt wird und zwei Bondflächen (9a, 9b) für das dazugehörende Gehäuse seitlich neben das Halb leiterbauelement (11) angeordnet werden (Fig. 3),
- - daß durch Foto- und Ätzprozesse die Rückseite des Halbleitersubstrates unterhalb des Halbleiterbau elementes (11) entfernt wird und Kontaktbänder (15) von der Oberkante der Substratrückseite zum Halbleiterbauelement (11) hergestellt werden (Fig. 4),
- - daß das Halbleitersubstrat zwischen Halbleiterbau element (11) und den Bondflächen (9a, 9b) und seitlich der Bondflächen (9a, 9b) derart entfernt wird, daß unterhalb der Bondflächen (9a, 9b) das Halbleitersubstrat erhalten bleibt und die Di stanzstücke (16) und ein dünner Steg (17) gebildet und die Kontaktbänder (15) teilweise freigelegt werden (Fig. 5).
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
daß durch Entfernen eines Teils der Auflagefläche der Kon
taktbänder (15) auf dem Halbleitersubstrat eine Überlänge l
der Kontaktbänder hergestellt wird.
4. IMPATT-Diode mit einem Gehäuse hergestellt nach den
vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß die
Distanzstücke (16) die Gehäusewand bilden und daß die IM-
PATT-Diode zwischen den Distanzstücken (16) angeordnet und
an Kontaktbändern (15) befestigt ist, die mit der Ober
seite der Distanzstücke (16) verbunden sind.
5. IMPATT-Diode nach Anspruch 4, dadurch gekennzeichnet,
daß die Kontaktbänder eine Überlänge l besitzen, die min
destens der Höhendifferenz d zwischen den Bondflächen (9a,
9b) der Distanzstücke (16) und dem Kontakt (19) der IM-
PATT-Diode entspricht (Fig. 6).
6. IMPATT-Diode nach den Ansprüchen 4 oder 5, dadurch ge
kennzeichnet, daß die IMPATT-Diode auf einer Wärmesenke
(18) angeordnet ist und die Bondflächen (9a, 9b) der
Distanzstücke (16) und der Kontakt (19) der IMPATT-Diode
auf die Wärmesenke in einer Ebene gebondet sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19924209983 DE4209983A1 (de) | 1992-03-27 | 1992-03-27 | Verfahren zur Herstellung von in einem Gehäuse angeordneten Halbleiterbauelementen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19924209983 DE4209983A1 (de) | 1992-03-27 | 1992-03-27 | Verfahren zur Herstellung von in einem Gehäuse angeordneten Halbleiterbauelementen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4209983A1 true DE4209983A1 (de) | 1993-09-30 |
Family
ID=6455159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19924209983 Withdrawn DE4209983A1 (de) | 1992-03-27 | 1992-03-27 | Verfahren zur Herstellung von in einem Gehäuse angeordneten Halbleiterbauelementen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4209983A1 (de) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4091408A (en) * | 1976-05-21 | 1978-05-23 | Hughes Aircraft Company | High frequency ion implanted passivated semiconductor devices and mircowave intergrated circuits and planar processes for fabricating both |
GB2067354A (en) * | 1980-01-09 | 1981-07-22 | Aei Semiconductors Ltd | Mounting for a s.c. device |
DE3226555A1 (de) * | 1981-07-24 | 1983-02-24 | Fondation Suisse pour la Recherche en Microtechnique (FSRM), 2000 Neuchâtel | Ionenempfindliche halbleiteranordnung |
EP0085607A2 (de) * | 1982-02-02 | 1983-08-10 | Thomson-Csf | Verfahren zur gleichzeitigen Produktion von Hyperfrequenzdioden mit eingebauter Einkapselung und nach diesem Verfahren hergestellte Dioden |
DE3336867A1 (de) * | 1983-10-11 | 1985-04-25 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Halterung fuer mindestens ein halbleiterbauelement |
EP0214414A1 (de) * | 1985-08-31 | 1987-03-18 | Licentia Patent-Verwaltungs-GmbH | Verfahren zum Herstellen eines beidseitig kontaktierten Halbleiterkörpers |
DD257717A1 (de) * | 1987-02-13 | 1988-06-22 | Univ Dresden Tech | Verfahren zur herstellung elektrischer durchgangsverbindungen |
DE3743773A1 (de) * | 1987-12-23 | 1989-07-06 | Licentia Gmbh | Dreidimensional angeordnete impatt-dioden |
US4864384A (en) * | 1982-03-23 | 1989-09-05 | Thomson Csf | Pre-matched module for an ultra-high frequency diode and a process for forming the biasing connection for the diode |
US5006920A (en) * | 1987-03-18 | 1991-04-09 | Telenorma Telefonbau Und Normalzeit Gmbh | Electrical components |
-
1992
- 1992-03-27 DE DE19924209983 patent/DE4209983A1/de not_active Withdrawn
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4091408A (en) * | 1976-05-21 | 1978-05-23 | Hughes Aircraft Company | High frequency ion implanted passivated semiconductor devices and mircowave intergrated circuits and planar processes for fabricating both |
GB2067354A (en) * | 1980-01-09 | 1981-07-22 | Aei Semiconductors Ltd | Mounting for a s.c. device |
DE3226555A1 (de) * | 1981-07-24 | 1983-02-24 | Fondation Suisse pour la Recherche en Microtechnique (FSRM), 2000 Neuchâtel | Ionenempfindliche halbleiteranordnung |
EP0085607A2 (de) * | 1982-02-02 | 1983-08-10 | Thomson-Csf | Verfahren zur gleichzeitigen Produktion von Hyperfrequenzdioden mit eingebauter Einkapselung und nach diesem Verfahren hergestellte Dioden |
US4864384A (en) * | 1982-03-23 | 1989-09-05 | Thomson Csf | Pre-matched module for an ultra-high frequency diode and a process for forming the biasing connection for the diode |
DE3336867A1 (de) * | 1983-10-11 | 1985-04-25 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Halterung fuer mindestens ein halbleiterbauelement |
EP0214414A1 (de) * | 1985-08-31 | 1987-03-18 | Licentia Patent-Verwaltungs-GmbH | Verfahren zum Herstellen eines beidseitig kontaktierten Halbleiterkörpers |
DD257717A1 (de) * | 1987-02-13 | 1988-06-22 | Univ Dresden Tech | Verfahren zur herstellung elektrischer durchgangsverbindungen |
US5006920A (en) * | 1987-03-18 | 1991-04-09 | Telenorma Telefonbau Und Normalzeit Gmbh | Electrical components |
DE3743773A1 (de) * | 1987-12-23 | 1989-07-06 | Licentia Gmbh | Dreidimensional angeordnete impatt-dioden |
Non-Patent Citations (1)
Title |
---|
BÜTTGENBACH, Stephanus: Mikromechanik, B.G. Teubner Stuttgart 1991, S. 173-174 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19619921B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung mit Funktionselement und Schutzkappe | |
DE4317721C1 (de) | Verfahren zur Vereinzelung von Chips aus einem Wafer | |
EP0217063B1 (de) | Optische Anordnung | |
DE3731312C2 (de) | Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden | |
DE102016117562B4 (de) | Halbleiterchip mit strukturierten seitenwänden und verfahren zu seiner herstellung | |
DE10152096A1 (de) | Halbleiter-Wafer | |
DE4223455A1 (de) | Halbleiterdrucksensor und Herstellungsverfahren | |
DE10051465A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis | |
DE2511925A1 (de) | Verfahren zum herstellen einer vielzahl von halbleiterbauteilen | |
DE69209970T2 (de) | Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur | |
DE10051890A1 (de) | Halbleiterwaferteilungsverfahren | |
DE10320376B4 (de) | Optische Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE19757269B4 (de) | Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats | |
DE2713298B2 (de) | Halbleiterlaser | |
DE69622339T2 (de) | Verfahren zum herstellen einer einrichtung, bei der ein substrat mit halbleiterelement und leiterbahnen auf ein trägersubstrat mit metallisierung aufgeklebt wird | |
DE2351943A1 (de) | Verfahren zur herstellung integrierter schaltungen | |
DE4446850C2 (de) | Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung | |
DE69029936T2 (de) | Diodenmatrixtrennung | |
DE69321966T2 (de) | Leistungs-Halbleiterbauelement | |
EP1522095B1 (de) | Verfahren zur herstellung eines bauelementes mit tiefliegenden anschlussflächen | |
DE19819456B4 (de) | Verfahren zur Herstellung eines mikromechanischen Bauelements | |
WO2021023577A1 (de) | Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil | |
DE60307589T2 (de) | Halbleiteranordnung und Herstellungsverfahren dafür | |
EP0164645A2 (de) | Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes | |
DE4209983A1 (de) | Verfahren zur Herstellung von in einem Gehäuse angeordneten Halbleiterbauelementen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8110 | Request for examination paragraph 44 | ||
8120 | Willingness to grant licenses paragraph 23 | ||
8127 | New person/name/address of the applicant |
Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE |
|
8139 | Disposal/non-payment of the annual fee |