DE4125954A1 - Schaltungsanordnung fuer eine parallel-ein-/ausgabe-schnittstelle an einem personalcomputer - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung für eine Parallel-Ein-/Ausgabe-Schnittstelle an einem AT-Slot eines Personalcomputers zu dessen kommunikativer Kopplung für Steuerungs- und Testvorgänge, vorzugsweise mit Einheiten an Parallel-Bus-Systemen.

Es ist bekannt, Baueinheiten von elektronischen Geräten, ins­ besondere von Datenverarbeitungsvorrichtungen, durch die Kopplung eines Personalcomputers als Steuergerät mit einer zwischen diesem und den Baueinheiten als Anpassungs- und/oder Anzeigeeinheit geschalteten, Zwischeneinrichtung zu prüfen (DE-OS 36 39 242). Die Zwischeneinrichtung ist mit elektronisch steuerbaren Schaltelementen ausgerüstet, über die die mit dem Steuergerät verbundenen Eingangsleitungen der Zwischen­ einrichtung mit deren Ausgangsanschlüssen verbindbar sind, an die die zu prüfende Baueinheit vorzugsweise über eine Steck­ verbindung anschaltbar ist.

Mit dieser Vorrichtung sind von einem Personalcomputer zwar Prüfinformationen an eine zu prüfende Baueinheit vorgebbar, jedoch ist damit keine Rücklesemöglichkeit von Informationen vom Prüfling in den Personalcomputer gegeben. Dadurch ist außer der Bildschirmanzeige des Personalcomputers eine zusätz­ liche Anzeigeeinheit zur Darstellung der Prüfinformationen und Prüfergebnisse an der Zwischeneinrichtung erforderlich.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsan­ ordnung für eine Prallel-Ein-/Ausgabe-Schnittstelle zur Kopp­ lung eines, mit einem AT-Slot ausgestatteten, Personalcompu­ ters mit vorzugsweise über ein Parallel-Bus-System kommunizie­ renden externen Einheiten zu schaffen, durch die von dem Personalcomputer über steuerbare Register Steuer- und Test­ vorgänge ausgeführt werden können.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß in einer ersten Komponente eine interne Steuerlogik an die Steuer- und Adreßleitungen des AT-Slots und an den Ausgang eines, mit seinen Eingängen mit den AT-Slot-Adreßleitungen verbundenen, Adreßdekoders sowie mit Modifikationsregister­ eingängen an Datenleitungen des, über die gesamte Datenbreite mit Ein-/Ausgaberegistern verbundenen, AT-Slot-Daten-Busses angeschlossen ist.

Eine, mit dem AT-Slot-Datenbus verbundene, zeitlich modi­ fizierbare Steuersignal-Ausgabeeinheit und eine Ausgabeein­ heit zur Übertragung des Modifikationsregisterinhaltes als Statusinformation sind mit ihren Ausgängen an eine zweite, ebenso mit den Ein-/Ausgaberegistern verbundenen Komponente zur Anpassung und Umsetzung an externe Einheiten geführt.

Gemäß weiterer Ausbildung ist die Erfindung dadurch gekenn­ zeichnet, daß zur Umsetzung auf Parallel-Bus-Systeme, vorzugs­ weise Multibus, in der zweiten Komponente ein Bus-Controller mit seinen Eingängen an die Ausgabeeinheit und eine interne Taktversorgungseinheit angeschlossen ist, dessen Ausgänge den Parallel-Steuer-Bus bilden und der zum Aufruf von Daten-, Adreß- und Interruptauswerteregistern mit diesen verbunden ist.

Die Daten-, Adreß- und Interruptauswerteregister sind einer­ seits mit Daten,- Adreß- und Interruptleitungen des Parallel-Busses und andererseits über Daten-Bus-Leitungen mit einem ersten Teil der Ein-/Ausgaberegister der ersten Komponente ver­ bunden.

Der zweite Teil der Ein-/Ausgaberegister der ersten Komponente ist über einen Adreßbustreiber auf Adreßleitungen des Parallel-Busses geführt. Die Ausgänge der Steuersignal- Ausgabeeinheit sind über einen Steuersignaltreiber an den Parallel-Bus ge­ führt. Für universelle Anwendungsfälle ist die erste Komponente über programmierbare und zeitbewertet rücklesbare Ein-/Aus­ gaberegister, in der zweiten Komponente mit externen Einheiten verbindbar.

Durch Informationen des Personalcomputers erfolgt zunächst eine Modifikation gemäß den Bedingungen der externen Einheiten. Danach ist eine Kommunikation zwischen diesen für Steuer- und Prüfzwecke möglich. Durch einen relativ geringen schaltungs­ technischen Aufwand können somit elektronische Einheiten ge­ prüft oder Steuerungsvorgänge direkt von einem Personalcomputer an Endgeräte oder -einheiten ausgeführt werden.

Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. In der dazugehörigen Zeichnung zeigen:

Fig. 1: Das Blockschaltbild einer Parallelschnittstelle.

Fig. 2: Das Blockschaltbild eines Moduls zur weiteren Ver­ bindung auf, durch Multibus gekoppelte, Empfänger­ einheiten.

In Fig. 1 sind Steuer- und Adreßleitungen SB eines Personal­ computer-slots PC-slot auf eine interne Steuerlogik IS, die Modifikationsregister MRE beinhaltet, geführt. Weitere Adreßleitungen AD des Personalcomputer-slots PC-slot sind zur Identifikation der Parallelschnittstelle PSPC auf einen Adreß­ dekoder ADK geführt, der mit einem Ausgang mit einem Aktivie­ rungseingang der internen Steuerlogik IS verbunden ist. Der Datenbus DB des Personalcomputer-slots PC-slot ist auf Ein-/Ausgaberegister E/A 1.1 bis /A 2.2., die in zwei Gruppen mit je 2 mal 8 Ein-/Ausgängen oder Stellen untergliedert sind, geführt. Der Datenbus im Personalcomputer-Slot PC-slot umfaßt 16 bit Breite und jede Datenleitung ist parallel mit je einer Registerstelle in jeder Gruppe der Ein-/Ausgabregister E/A 1.1. bis E/A 2.2. verbunden. Ausgänge der internen Steuerlogik IS sind zur Ein-/Ausgabesteuerung auf die Ein-/Ausgaberegister E/A 1.1. bis E/A 2.2. geführt. Zur Ausgabe verschiedener Sig­ nalzeiten der Ausgabeinformationen der Ein-/Ausgaberegister E/A 1.1. bis E/A 2.2. und zur Ausgabe weiterer Steuersignale an eine zu prüfende oder zu steuernde Einheit ist eine Steuer­ signal-Ausgabeeinheit USER mit ihren Eingängen an die interne Steuerlogik IS und an Ausgänge des Modifikationsregisters MRE angeschlossen. Weitere Ausgänge des Modifikationsre­ gisters MRE sind zur Ausgabe von generierbaren Sondersig­ nalen an die zu prüfende oder zu steuernde Einheit auf eine Ausgabesteuerung AS geführt. Die Verbindung von Aus­ gabeeinheit USER und den Ein-/Ausgaberegistern E/A 1.1. bis E/A 2.2. zu der zu prüfenden oder zu steuernden Einheit wird direkt oder über einen zusätzlichen, auf die speziellen Bedingungen dieser Einheit abgestimmten, Modul PSEM/PSU hergestellt.

Soll beispielsweise eine zu prüfende Einheit mit 32 TTL-Ein­ gängen auf Kurzschluß geprüft werden, so werden die Ausgänge der Parallelschnittstelle PSPC, die durch ein Adapterkabel mit der zu prüfenden Einheit verbunden wird, mit diesen TTZ-Ein­ gängen verbunden. Durch den Personalcomputer wird die Parallel­ schnittstelle PSPC auf Ausgabe mit Rücklesemöglichkeit akti­ viert. Danach wird vom Personalcomputer ein Bitmuster an die Parallelschnittstelle PSPC ausgegeben, die dieses Bitmuster über die Ein-/Ausgaberegister E/A 1.1. bis E/A 2.2. an den Prüf­ ling weiterschaltet. Das Ergebnis dieser Ausgabe am Prüfling wird in die Ein-/Ausgaberegister E/A 1.1. bis E/A 2.2. zurück­ gelesen und daraufhin durch den Personalcomputer ausgewertet. Anhand von Abweichungen der rückgelesenen Information von der ausgegebenen Information werden fehlerhafte Eingänge am Prüfling lokalisiert. Durch weitere Prüfvorgaben innerhalb eines Prüfprogrammes sind danach Vergleiche von funktionsge­ rechten Reaktionen des Prüflings anhand seiner Konzeption mit den rückgelesenen Informationen möglich. Einfache BUS-Systeme sind anhand von zeitbezogenen Signalen der Steuersignal-Aus­ gabeeinheit USER durch Vorgaben und nachfolgendem Vergleich mit der rückgelesenen Information durch den Personalcomputer prüf­ bar.

In Fig. 2 ist das Blockschaltbild eines Moduls PSEM zur Ver­ bindung der Parallelschnittstelle PSPC an einen Parallel-Bus (Multibus/AMS-Bus) dargestellt. Eine interne Taktversorgung CLK ist mit ihren Ausgängen auf die Taktleitung am Parallel- Bus und an einen Bus-Controller BC geführt. Die Eingänge des BUS-Controllers BC sind mit den Ausgängen der Ausgabesteue­ rung AS verbunden. Die Ausgänge des Bus-Controllers BC bilden den Parallel-Steuer-Bus PSB. Die dem Personalcom­ puter-Slot PC-slot abgewendeten Ein-/Ausgänge der Ein-/Aus­ gaberegister E/A 1.1 bis E/A 2.2. der Parallelschnittstelle PSPC sind als Datenbus DB zusammengefaßt an ein Datenbusre­ gister DBR, ein Adreßbusregister ABR und ein Interrupt­ auswerteregister IRR angeschlossen. Außerdem ist eine Diagno­ selogik mit diesem Datenbus DB zur Durchführung einer Ein­ schaltdiagnose verbunden. Die Eingänge des Interruptauswerte­ registers IRR sind mit den Interruptanforderungsleitungen /INT 0....F am Parallel-Bus verbunden. Die Ausgänge der Steuer­ signal-Ausgabeeinheit USER sind über einen Steuersignaltreiber SST auf den Parallel-Bus geführt. Ebenso sind die unteren Adreßleitungen /ADR 0...F des Personalcomputer-slots PC-slot über einen Adreßbustreiber ABT an den Parallel-Bus ange­ schlossen.

Durch den Personalcomputer initialisiert, übernimmt der Bus- Controller BC, getaktet durch die interne Taktversorung CLK, das Regime über den Parallel-Bus, an dem mit Hilfe des Per­ sonalcomputers zu steuernde oder zu prüfende Endgeräte ange­ schlossen sind. Durch die, über den Adreßbustreiber ABT ausgegebenen Adressen /ADR 0...F, wird zunächst der Parallel- Bus angesprochen. Anhand von Datenausgaben auf den Datenbus DB von den Ein-/Ausgaberegistern E/A 1.1. bis E/A 2.2. wird über das Adreßbusregister ABR das entsprechende Endgerät am Parallel-Bus angewählt. Über den Datenbus DB und das Daten­ busregister DBR werden Dateninformationen auf das angewählte Endgerät am Parallel-Bus für Prüfzwecke, wie beispielsweise Kurzschlußprüfungen anhand eines Bitmusters, oder für Steuer­ vorgänge ausgegeben und rückübertragen. Zeitbezogene Steuer­ signale für vorgebbare Abläufe, wie sie von der Steuersignal­ Ausgabeeinheit USER über den Steuersignaltreiber SST aus­ gegeben werden, ermöglichen die Prüfung des Parallel-Bus- Betriebes.

Claims (3)

1. Schaltungsanordnung für eine, an einem AT-Slot eines Personalcomputers anschließbare und über dessen Ein-/Ausgabebefehle programmierbare Parallel-Ein-/Ausgabe- Schnittstelle zur Kopplung des Personalcomputers mit­ tels steuerbarer Register an externe Einheiten, dadurch gekennzeichnet, daß in einer ersten Komponente (PSPC) eine interne Steuerlogik (15) an die Steuer- und Adreß­ leitungen (SB) des AT-Slot und an den Ausgang eines, mit seinen Eingängen mit den AT-Slot-Adreßleitungen (Ab) verbundenen Adreßdekoders (ADK) sowie mit Modifikations­ registereingängen (MRE) an Datenleitungen des, über die gesamte Datenbreite mit Ein-/Ausgaberegistern (E/A 1.1 bis E/A 2.2) verbundenen AT-Slot-Daten-Busses (DB) an­ geschlossen ist und eine, mit dem AT-Slot-Daten-Bus (DB) verbundene, zeitlich modifizierbare Steuersignal-Ausgabe­ einheit (USER) und eine Ausgabeeinheit (AS) zur Übertra­ gung des Modifikationsregisterinhaltes als Statusinfor­ mation mit ihren Ausgängen an eine zweite, ebenso mit den Ein-/Ausgaberegistern (EA 1.1 bis E/A 2.2) verbun­ denen Komponente (PSEM; PSU) zur Anpassung und Umsetzung an externe Einheiten geführt sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeich­ net, daß zur Umsetzung auf Parallel-Bus-Systems, vorzugs­ weise Multibus, in der zweiten Komponente (PSEM) ein Bus- Controller (BC) mit seinen Eingängen an die Ausgabeeinheit (AS) und an eine interne Taktversorgungseinheit (CLK) an­ geschlossen ist, dessen Ausgänge den Parallel-Steuer-Bus (PSB) bilden und der zum Aufruf von Daten-, Adreß- und Interruptauswerteregistern (DBR; ABR; ZRR) mit diesen ver­ bunden ist, und daß die Daten-, Adreß- und Interruptaus­ werteregister (DBR; ABR; IRR) einerseits mit Daten-, Adreß- und Interruptleitungen (/DAT 0.. .F, /ADR 10...17;/INT 0...F) des Parallel-Busses und andererseits über Daten-Bus-Lei­ tungen (DE) mit einem ersten Teil der Ein-/Ausgaberegister (E/A 1.1 und E/A 1.2) der ersten Komponente (PSPC) verbunden sind, der zweite Teil der Ein-/Ausgabe­ register (E/A 2.1 und E/A 2.2) der ersten Komponente (PSPC) über einen Adreßbustreiber (ABT) auf Adreß­ leitungen (/ADR 0.. .F) des Parallelbusses geführt ist und die Ausgänge der Steuersignal-Ausgabeeinheit (USER) über einen Steuersignaltreiber (SST) an den Parallel-Bus geführt sind.

3. Schaltungsanordnung nach Anspruch 1. dadurch gekenn­ zeichnet, daß die erste Komponente (PSPC) über pro­ grammierbare und zeitbewertet rücklesbare Ein-/Aus­ gaberegister in der zweiten Komponente (PSU) mit ex­ ternen Einheiten verbindbar ist.