DE202006011861U1

DE202006011861U1 - Peripherer Anschluss mit Grenz-Abfrage Testfunktion

Info

Publication number: DE202006011861U1
Application number: DE202006011861U
Authority: DE
Original assignee: Askey Computer Corp
Current assignee: Askey Computer Corp
Priority date: 2006-01-27
Filing date: 2006-08-02
Publication date: 2006-12-28
Anticipated expiration: 2016-08-03
Also published as: TWM298123U; US7490277B2; US20070198884A1

Abstract

Peripherer Anschluss, umfassend:
Ein peripheres Signal Endgerät für elektrisches Verbinden einer peripheren Schnittstelle eines Mikrocomputers;
ein Testsignal Endgerät für elektrisches Verbinden einer Grenz-Abfrage Schnittstelle des Mikrocomputers;
eine Buchse aufweisend ein Eingabe Endgerät für ein elektrisches Verbinden eines von einer mit der peripheren Schnittstelle kompatiblen peripheren Einrichtung und eines mit der Grenz-Abfrage Schnittstelle kompatiblen Testmoduls, ein Schalt Endgerät, um eines von der peripheren Einrichtung und des Testmoduls zu detektieren, welche/welches mit dem Eingabe Endgerät elektrisch verbunden ist und entsprechend dem detektierten Ergebnis ein elektrisches Potential ausgibt, und ein Übertragungsendgerät, das eine digitale Datenübertragungsschnittstelle ist, welches mit dem peripheren Signalendgerät elektrisch verbunden ist; und
eine Umwandlungseinheit aufweisend eine logische Schaltung und eine Übertragungsschaltung; worin das Übertragungsendgerät und das Testsignal Endgerät durch die Übertragungsschaltung elektrisch verbunden sind, um dem Testmodul zu ermöglichen einen Grenz-Abfrage Test auf dem Mikrocomputer durchzuführen; worin die logische Schaltung mit dem Schalt Endgerät und der...

Description

Hintergrund der Erfindung
1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft Computerperipherie-Ausstattung und insbesondere einen peripheren Anschluss mit Grenz-Abfrage bzw. Grenzpfadabtastungs- (boundary scan) Testfunktion.
2. Beschreibung des Stands der Technik
Die bordeigene Testtechnik für die Eingabe/Ausgabe Einrichtungen eines integrierten Schaltkreises oder einer gedruckten Schaltung wird durch den Grenz-Abfrage Test der Testanordnung bestimmt, d.h. das so genannte JTAG (Joint Test Action Group) Testprotokoll. Es ist die Anwendung eines Abfragewegs an jedem Grenzanschluss von bordeigenen ICs oder PCB Schaltkreisen welche Verbindend auf das Testergebnis zugreift bzw. abruft um die Leistung des Schaltkreises durch eine Abfragefunktion zu beobachten. Die JTAG Testtechnik umfasst eine Kontrolle der I/O Signalübertragung, der Integrität von Verbindungen und logischer Betriebsfunktionalität, etc.. Dies Stellt einem Schaltkreissystem einen Test von hoher Zuverlässigkeit bereit.
JTAG Testarchitektur umfasst eines Testzugangsanschluss (TAP), der eine Eingabe und Ausgabe logischer Testbefehle ermöglicht, Testdaten und Testergebnisse, etc.. Der TAP fungiert bzw. arbeitet daher als eine serielle Schnittstelle auf welche durch ein externes Test-Hauptgerät einer entfernten Steuereinheit zugegriffen wird. Strukturell erleichtert die JTAG Testarchitektur einen anfängliche Schaltkreisanordnungstest und spätere Systemkontrolle oder serielle Kommunikationsanwendung. Da der Testzugangsanschluss allerdings ein Hardware Zugangsanschluss ist, der dem Äußeren des Schaltkreissystems ausgesetzt ist, stellt er einen unnötigen zusätzlichen Anschluss in einem Endprodukt, einem Computersystem für einen gewöhnlichen Benutzer beispielsweise, dar. Der Hersteller kann daher den Testzugangsanschluss entfernen, um das Risiko einer Schaltkreiskontaminierung durch die Umwelt zu beseitigen, oder den Testzugangsanschluss zur weiteren Verwendung als Produkt Instandhaltungstest beibehalten und verstecken. Ein Beibehalten des Testzugangsanschluss ist allerdings kein guter Weg, da ein zusätzlicher Befestigungsablauf notwendig ist, wenn die spätere Testarbeit benötigt wird. Er setzt darüber hinaus die Wirksamkeit des Schaltkreisanordnungsplatzes auf der Schaltung herab, da ein zusätzlicher Schaltungsplatz zum Verstecken des Testzugangsanschluss bereitgestellt werden muss. Dieses Verfahren behält daher die Qualität und Wirksamkeit praktischer Verwendung nicht bei, während eine JTAG Testfunktion beibehalten wird.
Zusammenfassung der Erfindung
Die vorliegende Erfindung wurde unter den gegebenen Umständen fertig gestellt. Die Hauptaufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines peripheren Anschlusses der mit einer Grenz-Abfrage Testfunktion kombiniert ist, welcher die Verbindung einer peripheren Einrichtung ermöglicht und den Betrieb des Grenz-Abfrage Tests für einen bordeigenen Schaltkreis erleichtert und wirksam periphere Schnittstellen eines Computersystems integriert.
Um diese Aufgabe der vorliegenden Erfindung zu lösen umfasst der periphere Anschluss ein peripheres Signal Endgerät, um eine periphere Schnittstelle eines Mikrocomputers elektrisch zu verbinden, und ein Testsignal Endgerät, um eine Grenz-Abfrage Schnittstelle der Mikrocomputers elektrisch zu verbinden. Der periphere Anschluss umfasst weiterhin eine Buchse und eine Umwandlungseinheit. Die Buchse weist ein Eingabe Endgerät auf, ein Schalt Endgerät und ein Übertragungsendgerät. Das Eingabeendgerät ist für den Anschluss bzw. die Verbindung von einem von einer peripheren Einrichtung, die zu der peripheren Schnittstelle kompatibel ist, und einem Testmodul, das mit der Grenz-Abfrage Schnittstelle kompatibel ist. Das Schalt Endgerät ist angepasst eines der peripheren Einrichtung und des Testmoduls zu detektieren, welches mit dem Eingabe Endgerät elektrisch verbunden ist und ein elektrisches Potential auszugeben, da dem detektieren Ergebnis entspricht. Das Übertragungsendgerät ist eine digitale Datenübertragungsschnittstelle, die mit dem peripheren Signal Endgerät und der Umwandlungseinheit elektrisch verbunden ist. Die Umwandlungseinheit umfasst eine logische Schaltung und eine Übertragungsschaltung. Das Übertragungsendgerät und das Testsignal Endgerät sind durch die Übertragungsschaltung elektrisch verbunden, um dem Testmodul ein Durchführen eines Grenz-Abfrage Tests auf dem Mikrocomputer zu ermöglichen. Die logische Schaltung ist mit dem Schalt Endgerät und der Übertragungsschaltung elektrisch verbunden und angepasst, das ausgegebene elektrische Potential des Schalt Endgeräts in ein digitales Steuersignal umzuwandeln, um Aktivierung oder Deaktivierung der Übertragungsschaltung zu steuern.
Kurze Beschreibung der Zeichnungen
1 ist ein Schaltungsblockdiagramm eines peripheren Anschlusses gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
2 ist ein Schaltungsdiagramm eines peripheren Anschlusses gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
Ausführliche Beschreibung der Erfindung
Hinsichtlich 1 wird ein peripherer Anschluss 1 gemäß einer ersten Ausführungsform der vorliegenden Erfindung gezeigt, der ein peripheres Signal Endgerät 11, ein Testsignal Endgerät 12, eine Buchse 20 und eine Unwandlungseinheit 30 umfasst.
Das periphere Signal Endgerät 11 und das Testsignal Endgerät 12 sind mit einer peripheren Schnittstelle (nicht gezeigt) und einer Grenz-Abfrage Schnittstelle (nicht gezeigt) eines Mikrocomputers (nicht gezeigt) jeweils elektrisch verbunden.
Die Buchse 20 weist ein Eingabe Endgerät 21, ein Schalt Endgerät 22 und ein Übertragungsendgerät 23 auf. Die Buchse 20 ist angepasst eine periphere Einrichtung aufzunehmen, die mit der peripheren Einrichtung kompatibel ist, oder ein Grenz-Abfrage Testmodul, das mit der Grenz-Abfrage Schnittstelle kompatibel ist. Entweder die periphere Einrichtung oder das Testmodul müssen mit dem Eingabe Endgerät 21 für eine Übertragung digitaler Daten durch das Übertragungsendgerät 23 elektrisch verbunden sein. Das Schalt Endgerät 22 ist angepasst, die Art der Einrichtung zu detektieren, die mit dem Eingabe Endgerät 21 verbunden ist, und ein entsprechendes elektrisches Signal auszugeben. Das Übertragungsendgerät 23 ist eine digitale Datenübertragungsschnittstelle, die mit dem peripheren Signal Endgerät 11 und der Unwandlungseinheit 30 elektrisch verbunden ist.
Die Umwandlungseinheit 30 umfasst eine logische Schaltung 31 und eine Übertragungsschaltung 32. Die logische Schaltung 31 ist mit dem Schalt Endgerät 22 und der Übertragungsschaltung 32 elektrisch verbunden und angepasst das Ausgegebene elektrische Potential des Schalt Endgeräts 22 in ein digitales Steuersignal zum Steuern der Übertragungsschaltung 32 zu übertragen, um aktiviert oder deaktiviert zu sein. Das Übertragungsendgerät 23 und as Testsignal Endgerät 12 sind elektrisch verbunden, wenn die Übertragungsschaltung 32 angeschaltet ist, um dem vorstehend erwähnten Testmodul ein Durchführen eines Grenz-Abfrage Tests auf dem Mikrocomputer zu ermöglichen.
Das Schalt Endgerät 22 erkennt daher die Anwesenheit der peripheren Einrichtung an dem Eingabe Endgerät 21 und sendet Verbindend ein elektrisches Potential an die logische Schaltung 31 aus, was die logische Schaltung 31 zur Deaktivierung der Übertragungsschaltung 32 veranlasst, wodurch die periphere Einrichtung und der Mikrocomputer zur Übertragung digitaler Daten zueinander durch das Übertragungsendgerät 23 und das periphere Signal Endgerät 11 aktiviert wird, wenn der Benutzer die vorstehend erwähnte periphere Einrichtung mit dem peripheren Anschluss 1 verbindet. Bei Einfügen des Testmoduls in den peripheren Anschluss 1 erkennt das Schalt Endgerät 22 das Testmodul, das mit dem Eingabe Endgerät 21 verbunden ist, und sendet ein elektrisches Potential aus, wodurch die logische Schaltung 31 zur Aktivierung der Übertragungsschaltung 32 zur Übertragung der logischen Steuer- und Testdaten veranlasst wird, die durch das Testmodul an den Mikrocomputer durch das Übertragungsendgerät 23 und das Testsignal Endgerät 12 ausgesendet wurden, und Verbindendes Zurücksenden des Testergebnisses von dem Mikrocomputer. Der Mikrocomputer kann einfach durch Verbinden des Testmoduls an den peripheren Anschluss 1 den Grenz-Abfrage Test einfach abschließen ohne das Verfahren eines erneuten Entfernens des Testzugangsanschlusses von dem Schaltkreis, wie in der Anordnung des Stands der Technik durchgeführt.
Die 2 zeigt einen peripheren Anschluss 2 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Diese Ausführungsform setzt eine gängige SD Karten (sichere digitale Eingabe/Ausgabe Karte) bezogene Schnittstelle für eine Anwendung aus einen JTAG Test Verbindung ein. Der peripheren Anschluss 2 umfasst eine Buchse 40, eine SD Schnittstelle 51, eine JTAG Schnittstelle 52, eine logische Schaltung 60 und eine Übertragungsschaltung 70.
Die Buchse 40 weist eine Aufnahmekammer 401, eine Vielzahl von Anschlussenden 41 und eine Vielzahl von Signalanschlüssen (signal pins) 42 auf. Die Aufnahmekammer 401 ist angepasst eine SD Karte oder ein JTAG Testmodul aufzunehmen. Die Metall-Anschlussenden 41 sind mit der eingefügten SD Karte oder JTAG Testmodul elektrisch verbunden und fungiert als ein Eingabe Endgerät, wenn eine SD Karte oder ein JTAG Testmodul in die Aufnahmekammer 401 eingefügt wird. Die Signalanschlüsse 42 entsprechen jeweils den Metall-Anschlussenden 41, wobei jeder davon eine bestimmte elektrische Funktion aufweist. Die Signalanschlüsse 42 umfassen zwei Gruppen, nämlich das Übertragungsendgerät 421 zur Übertragung digitaler Daten und das Schalt Endgerät 422 zur Ausgabe eines elektrischen Potentials, um die logische Schaltung 60 zu betreiben. Das Übertragungsendgerät 421 ist mit der SD Schnittstelle 51 und der Übertragungsschaltung 70 elektrisch verbunden und weist 6 Signalanschlüsse für digitale Signalübertragung einschließlich bidirektionaler Datenübertragung und logischer Befehl und Uhr bzw. Takt sequentiell gesteuerte Signalübertragung von der SD Schnittstelle 51 auf. Das Schalt Endgerät 422 ist mit der logischen Schaltung 60 elektrisch verbunden. Wenn in die Buchse 40 eine SD Karte eingefügt wird, wird PIN10 deaktiviert, wodurch ein geringes elektrisches Potential ausgegeben wird. Wenn in die Buchse 40 ein JTAG Testmodul eingefügt wird, wird PIN10 aktiviert, wodurch ein hohes elektrisches Potential ausgegeben wird. Wenn das Übertragungsendgerät 421 mit bidirektionaler Datenübertragung funktionieren muss, muss die Schreibschutzfunktion von PIN12 deaktiviert sein. Wenn im Gegensatz PIN12 aktiviert wird, ermöglicht das Übertragungsendgerät 421 ausschließlich eine Ausgabefunktion.
Die logische Schaltung 60 ist eine durch logischen Betrieb gesteuerte Schaltung, die aus einer UND Basis (basis) 61 und zwei NICHT Basen 62 und 63 umfasst ist. Die NICHT Basis 63 ist mit der Übertragungsschaltung 70 durch ein logisches Ausgabe Endgerät 64 für eine Eingabe des logischen Betriebsergebnisses der logischen Schaltung 60 elektrisch verbunden. Ausschließlich wenn PIN10 ein hohes elektrisches Potential und PIN12 ein niedriges elektrisches Potential ausgibt, gibt das logische Ausgabe Endgerät 64 ein logisches NIEDRIG Potential an die Übertragungsschaltung 70 aus.
Die Übertragungsschaltung 70 beinhaltet einen Puffer 71, der von CMOS logic technology von der Toshiba Corporation entwickelt ist. Der Puffer 71 ist ein oktal Bus Transceiver geringer Spannung, welcher für Hochgeschwindigkeits- und Hochleistungsbetrieb und geringen Energieverlust ausgelegt ist, worin PIN1 die Richtung der Datenübertragung festlegt; PIN19 festlegt, ob der Puffer 71 aktiviert wird, d.h. der Puffer 71 ist deaktiviert, wenn PIN19 aktiviert ist. Für eine zweckbestimmte Auslegung der Übertragungsschaltung 70 ist an PIN1 und PIN19 des Puffers 71 Kurzschluss verursacht (shorted), um die gleiche logische Eingabe aufzuweisen. Die 6 Signalanschlüsse 42 des Übertragungsendgeräts 421 sind jeweils mit PIN2, PIN4, PIN6, PIN8, PIN9 und PIN13 des Puffers 71 verbunden und die entsprechenden PIN18, PIN16, PIN14, PIN12, PIN11 und PIN7 sind jeweils mit den Steuerschnittstellen von TRST, TDI, TMS, TCK, TDO und RÜCKSETZEN der JTAG Schnittstelle 52 verbunden. Die Übertragungsschaltung 70 kann daher ein JTAG Testsignal übertragen, wenn der Puffer 71 aktiviert ist.
Wenn der periphere Anschluss 2 unter der Bedingung eines Anschlusses einer gewöhnlichen Speichereinrichtung ist, d.h. wenn eine SD Karte in die Buchse 40 eingefügt wird, gibt PIN10 des Schalt Endgeräts 422 ein geringes elektrisches Potential aus, was das logische Ausgabe Endgerät 64 der logischen Schaltung 60 zur Ausgabe eines logischen HOCH Potentials veranlasst, um den Puffer 71 zu deaktivieren, daher arbeitet das Übertragungsendgerät 421 mit der SD Schnittstelle 51 direkt zur Datenübertragung. Wenn das Schaltungssystem des Computers ein Durchführen einer Instandhaltungs- oder Testarbeit bedarf, d.h. wenn ein JTAG Modul in die Buchse 40 eingefügt wird, wird PIN10 zur Ausgabe eines hohen elektrischen Potentials veranlasst und PIN12 liegt bei einem geringen elektrischen Potential eines elektrischen Anschlusses an Schaltungsbezugpotential bzw. Schaltungserdung vor, wodurch das logische Ausgabe Endgerät 64 der logischen Schaltung 60 zur Ausgabe eines logischen NIEDRIG Potentials veranlasst wird, um den Puffer 71 zu aktivieren, wobei daher das Übertragungsendgerät 421 mit der JTAG Schnittstelle 52 direkt für eine Übertragung des JTAG Testsignals arbeitet. Einfach durch Verbinden des Testmoduls an den peripheren Anschluss 2 kann der Computer eine Grenz-Abfrage Testarbeit einfach abschließen ohne das Verfahren einer erneuten Entnahme des Testzugangsanschlusses von dem Schaltkreis, wie in der Anordnung des Stands der Technik durchgeführt.
Obgleich bestimmte Ausführungsformen der Erfindung detailliert für Veranschaulichungszwecke beschrieben wurden, können verschiedene Abänderungen und Verbesserungen vorgenommen werden ohne vom Geist und Bereich der Erfindung abzuweichen. Demgemäß soll die Erfindung mit Ausnahme der beigefügten Ansprüche nicht begrenzt werden.

Claims

Peripherer Anschluss, umfassend: Ein peripheres Signal Endgerät für elektrisches Verbinden einer peripheren Schnittstelle eines Mikrocomputers; ein Testsignal Endgerät für elektrisches Verbinden einer Grenz-Abfrage Schnittstelle des Mikrocomputers; eine Buchse aufweisend ein Eingabe Endgerät für ein elektrisches Verbinden eines von einer mit der peripheren Schnittstelle kompatiblen peripheren Einrichtung und eines mit der Grenz-Abfrage Schnittstelle kompatiblen Testmoduls, ein Schalt Endgerät, um eines von der peripheren Einrichtung und des Testmoduls zu detektieren, welche/welches mit dem Eingabe Endgerät elektrisch verbunden ist und entsprechend dem detektierten Ergebnis ein elektrisches Potential ausgibt, und ein Übertragungsendgerät, das eine digitale Datenübertragungsschnittstelle ist, welches mit dem peripheren Signalendgerät elektrisch verbunden ist; und eine Umwandlungseinheit aufweisend eine logische Schaltung und eine Übertragungsschaltung; worin das Übertragungsendgerät und das Testsignal Endgerät durch die Übertragungsschaltung elektrisch verbunden sind, um dem Testmodul zu ermöglichen einen Grenz-Abfrage Test auf dem Mikrocomputer durchzuführen; worin die logische Schaltung mit dem Schalt Endgerät und der Übertragungsschaltung elektrisch verbunden ist, um das ausgegebene elektrische Potential des Schalt Endgeräts in ein digitales Steuersignal umzuwandeln, um Aktivierung oder Deaktivierung der Übertragungsschaltung zu steuern.
Peripherer Anschluss nach Anspruch 1, worin das periphere Signal Endgerät mit einer sicheren digitalen (SD) I/O Schnittstelle des Mikrocomputers elektrisch verbunden ist, und das Testsignal Endgerät mit einer Joint Test Action Group (JTAG) Testschnittstelle des Mikrocomputers elektrisch verbunden ist.
Peripherer Anschluss nach Anspruch 2, worin das Eingabe Endgerät der Buchse eine Vielzahl von Metall Anschlussenden und eine Vielzahl von Signalanschlüssen umfasst, die den Metall Anschlussenden entsprechen; worin die Signalanschlüsse 6 Anschlüsse umfassen, die das Übertragungsendgerät bilden, und 2 Anschlüsse, die das Schalt Endgerät bilden.
Peripherer Anschluss nach Anspruch 3, worin die logische Schaltung eine UND Basis umfasst, die mit einem Anschluss des Schalt Endgeräts elektrisch verbunden ist.
Peripherer Anschluss nach Anspruch 4, worin, wenn eine SD Karte in die Buchse eingefügt wird und mit dem Eingabe Endgerät elektrisch verbunden wird, der Anschluss des Schalt Endgeräts, der mit der UND Basis elektrisch verbunden ist, ein geringes elektrisches Potential ausgibt, was die logische Schaltung zu einer Ausgabe eines logischen HOCH Potentials veranlasst, um die Übertragungsschaltung zu deaktivieren.
Peripherer Anschluss nach Anspruch 4, worin, wenn ein JTAG Testmodul in die Buchse eingefügt wird und mit dem Eingabe Endgerät elektrisch verbunden wird, die zwei Anschlüsse des Schalt Endgeräts jeweils ein hohes elektrisches Potential und ein geringes elektrisches Potential ausgeben, was die logische Schaltung zu einer Ausgabe eines logischen NIEDRIG Potentials veranlasst, um die Übertragungsschaltung für eine Übertragung des JTAG Testsignals zu aktivieren.
Peripherer Anschluss nach Anspruch 4, worin die logische Schaltung weiterhin zwei NICHT Basen umfasst, die mit der UND Basis elektrisch verbunden sind; worin einer der beiden NICHT Basen mit der Übertragungsschaltung elektrisch verbunden ist.
Peripherer Anschluss nach Anspruch 1, worin die Übertragungsschaltung einen Puffer umfasst, der von CMOS logic technology entwickelt wurde, worin der Puffer zwei Signalanschlüsse aufweist, um eine Richtung der Datenübertragung und ein Aktivieren des Puffers jeweils zu steuern; worin an beiden Signalanschlüsse ein elektrischer Kurzschluss verursacht ist.