TWM298123U - Peripherals connecting devices with boundary scanning and testing functions - Google Patents

Peripherals connecting devices with boundary scanning and testing functions Download PDF

Info

Publication number
TWM298123U
TWM298123U TW095202094U TW95202094U TWM298123U TW M298123 U TWM298123 U TW M298123U TW 095202094 U TW095202094 U TW 095202094U TW 95202094 U TW95202094 U TW 95202094U TW M298123 U TWM298123 U TW M298123U
Authority
TW
Taiwan
Prior art keywords
test
signal
boundary
end group
circuit
Prior art date
Application number
TW095202094U
Other languages
English (en)
Inventor
Shiang-Jr Ni
Original Assignee
Askey Computer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Askey Computer Corp filed Critical Askey Computer Corp
Priority to TW095202094U priority Critical patent/TWM298123U/zh
Priority to DE202006011861U priority patent/DE202006011861U1/de
Priority to US11/500,477 priority patent/US7490277B2/en
Publication of TWM298123U publication Critical patent/TWM298123U/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

M298123 八、新型說明: 【新型所屬之技術領域】 本創作倾電_邊設備㈣,㈣是指—種具邊界 知瞄測試功能之周邊元件連接裝置。
【先前技術】 :=電路或印刷電路板上輸入輸出元件的測試技 邊界_架構之測試設計,即為所謂;TAG (Joint llAct麵Group ’聯合測試推動團體)測試規格,以對積 -二路TG件之王部外界輸人輸出難順序㈣,並摘取輸 ,出端之測試數據’或對印刷電路基板所安裝的邊界掃 二:構進行測試’因此包括有外界電路與元件之間的輸入/ '出W監控、7〇件之_互接測試,或者内部邏輯電路 功能測試等’為電路系統的高可靠度測試技術。 10
157職f主要具有能支援其測試架構的測試存 取隼(Test Access P〇rt) ’可將測試邏輯電路指令、測試數 f或測試結果等輸人輸出,故為外界電腦主機控制測試的 、列介面,其結構上軸枝初期電路設計工程的測試, 以至後期之系統監控或串列通信之應用等,然由於並為外 露於電路系統的硬體連接埠,當最終製成產品後,、^普 20之電腦裝置設備等,實對於一般使用者為不必要的額外裝 置:因此製造商或者將其移除以避免其直接外露使整個 路系統受環境污染的風險,或者將其隱藏待日需後要時再 重新加工取出,可保留供以如產品維修測試工程所用,'作 部-方面徒增了取出之加工作業,另一方面電路板上亦需 4 M298123 留有多餘的空間以供該存取4隱藏容置,使浪費了電路板 的有效電路空間,因此使該電路系統之製成產品無法有效 維持JTAG測試功能之同時並兼顧品f與實用效率的考量。 【新型内容】 因此,本創作之主要目的乃在於提供一種具邊界掃目苗 測試功能之周邊元錢接裝置,不何供—般之周邊元件 插設’並可方便電路线進行邊界掃_試所需,有效整 合電腦裝置之周邊硬體介面。 15 "為達成前揭目的,本創作所提供之一種具邊界掃目苗測 式力月b之周邊元件連接n係有_周邊訊號端組電性連 接至微電職置之周邊元件介面’以及—職訊號端植電 性連接至該微電«置之邊界掃_試介面,並包括有一 插槽以及-轉換單元;該_具有―輸人端組、_切換端 組以及-傳輪端組,該輸人端_與上述周邊元件介面带 見格相符之周邊元件相電性連接,可使微電腦 = 互作資料傳輸,或與上述邊界糾測試介面= ===測試模組相電性連接,而可使對微電腦裝置進 Γ之功能測試,該切換端組係用以感應 、、且所連接之元件㈣並輸出相對應之電位賴, 組係為數位:f料職之傳輸介面,並 二= 紙該轉換單元具有一邏輯電路邊訊 1輸端組與_試訊號端組係透過該傳輸電路^電“ ^ ’使上述_模組對微電腦裝置進行邊界掃目苗測試,該 5 20 M298123 通運作 2广路係電性連接抑換端組及該傳輸電路,並將上述 二,喊處理成—數位控制訊號以控㈣傳輸電路之導 【實施方式】 炫_ 5右干圖式列舉一較佳實施例,用以對
簡 ⑮之組成構件及功效作進一步說明,其中所用圖式之 要說明如下: 第一圖係本創作所提供較佳實施例之電路方塊示意 第二圖係本創作所提供另一較佳實施例之電路示意 凊茶閱第-圖所示為本創作所提供一種具邊界掃 j能之周邊元件連接裝置1之電路方塊示意圖,包括有 周邊汛旒端組11、—測試訊號端組12、一插槽20以及 一轉換單元30,其中: 、及周邊汛唬端組u以及該測試訊號端組12係分別用 ^電性連接至微電腦裝置之周邊元件介面與邊界掃目苗測試 面0 该插槽20具有—輸入端組21、一切換端組22以及一 2端組23 ’係供以設置與周邊元件介面電性規格相符之 二::,:二界掃報介面電酿 、,^疋_邊元件或該測試模組皆需與該輪入端組21 6 M298123 23傳輸數位資料訊號;該切 輸出相對應之電位亥輸入端組21戶斤連接之元件種類並 傳輸介面,並電性該傳輸端組23為數位資料訊號之 該轉換單元:Ϊ;該周邊訊號端組u。 %,該邏輯電路31 :千有―邏輯電路31以及-傳輸電路 路32,並顧娜換额22及該傳輸電 控制訊號他齡^^所輸出之電健誠理成—數位 與該測物之導通運作,該傳輸端組23 相互電轉通,使上該傳輸電路32之導通運作而 掃瞄測試。 定上述该測試模組對微電腦裝置進行邊界 兮、查垃狀:t知作時使用者端將上述該周邊元件揚設至 嗔衣+1 °亥切換端組22則感應該輸入端組21連接有 mi ’故送出電位訊號使該邏輯電路31㈣該傳輸 運作,使該周邊元件與微電腦裝置透過該傳輸 當2電腦周♦邊進=端=u而相互傳輸數位資料訊號; 、而仃對尚速元件、微處理器或印刷電路基 入輪出元件等作測試時,即將上述該測試模組插 口又至遠連接裝置1,号+械 20連接有該測試模电,故22則感應該輸入端組21 ^ _ 、、 出电位訊號使該邏輯電路31控制 f傳輸電路。32導通運作,使該測試模組透過該傳輸端組23 了 mfi錢組丨2而輸人邊界掃猫測試之邏輯電路指令 與測試數據至微電腦裝置,並自微電職i輸出測試結 果,因此使微電腦褒置僅需將該連接裝置i替換插設有該 M298123 測试杈組,而無須再如習用 取埠,便能麫易宗成、喜w ,、弘路板上重新取出測試存 工易凡成邊界掃瞄測試工程, 電路系統作有效的測試監控。 了彳文兒細衣置之 閱如第_u所林創作所提供 立闽广…㈤, 周邊凡件連接裝置2的電路示 ”/n係利用目前所普遍使用的SD卡(Secure Dlgltal :Utt^d)型之外射轉元件作為可顧至圓 構衣置,具有—插槽4〇、一 sd介面5卜一圓 面52、—邏輯電路60以及—傳輸電路70,其中: 15 麵曹40具有-容置空間4〇1、複數個金屬連接端子 以及稷數個訊號引腳42 (piN),該容置空間4〇ι可供 SD卡或JTAG測試模組替換插設,該些金屬連接端子μ 則為與SD卡或ITAG測試模組作電性連接時的輸入端組, 。玄了fl號引腳42分別對應於各該金屬連接端子41而各有 八知疋之私性功旎,可區分有用以傳輸數位資料訊號之一 傳輸端組421以及用以輪出電位訊號使邏輯電路6〇運作之 一切換端組422,該傳輸端組421為電性連接該SD介面51 及戎傳輸電路70,係以六個引腳42作數位資料傳輸,包括 儲存資料與控制指令之雙向傳輸以及接收自 SD介面51之 日守序控制讯號,該切換端組422為電性連接該邏輯電路 6〇 ’當該插槽40設有SD卡時,PIN1〇之腳位會設定為無 法致忐(Enable)的狀態而輸出低準位之電位訊號,當該插 槽40設有jtAG測試模組時,piN1〇則致能驅動而輸出高 準位之電位訊號,且若欲使該傳輸端組421可進行訊號雙 8 20 M298123 向傳輸的功能,PIN12之元件防寫保護功能需於無法致能 的狀態,反之若其為致能之驅動狀態下,該傳輸端組421 僅能於單向輸出的功能作動。 該邏輯電路60係為由一及閘(and GATE ) 61與二反 5閘(NOT GATE) 62、63所構成的邏輯運算控制電路,其 中該反閘63並以一邏輯輸出端組64電性連接該傳輸電路 φ 70而將該邏輯電路60最後產生之數位控制訊號輸入,因此 僅當PIN10輸出高準位之電位訊號且piN12輸出低準位之 電位訊號時,該邏輯輸出端組64才輸出有低準位之數位控 1〇 制訊號至該傳輸電路70。 該傳輸電路70係主要利用由東芝(T〇shiba)公司的 CMOS邏輯電路技術所開發之緩衝器71,為具有高速、高 傳輸性能且低功率的低電壓資料傳輸收發電路(L〇w Voltage Octal Bus Transceiver),其中 PIN1 之腳位為決定訊 15號傳輸的方向,PIN19之腳位則決定該緩衝器71的驅動, 當PIN19致能時该緩衝71則不具任何的功能運作,設計 上該傳輸電路70將該緩衝器71之ΡΙΝΙ與PIN19相互短路 使具有相同的邏輯輸入,並配合將該傳輸端組421之六個 引腳42連接至該緩衝器71的ΡΙΝ2、Ϊ>ΙΝ4、ΡΙΝ6、ΡΙΝ8、 2〇 ΡΙΝ9、ΡΙΝ13之腳位,然後以其依序對應之ρΐΝΐ8、ριΝ16、 ΡΙΝ14、ΡΙΝ12、ΡΙΝ11、ΡΙΝ7 分別連接該 jTAg 介面 52 的 TRST、TDI、TMS、TCK、TDO、RESET 之指令控制介面, 使該緩衝器71驅動時該傳輸電路7〇可為傳輸jTAG測試訊 號之用。 9 M298123 因此當該連接裝置2為於„般使用者的儲存 fPIt;亦即將該插槽4〇插設有-卡時,該切換端組422 〇則輸出低準位之電位訊號,使該邏輯電 $ =出端組64輸出高準位訊號而無法致能該緩衝器 妗C組421為直接與該SD介面51相運作以傳 二貝士 # H自電腦裝置之電路系統需進行維修或測試工 王日了’亦即將該插槽40插設有JTAG測試模組時,piNi〇 則受到驅動而輸出高準位之電位訊號,且piNi2電位導通 至接地之低準位’使該邏輯電路6〇之邏輯輸出端組64輸 η出低準位訊號而致能該緩衝器7卜故該傳輪端、组421為直 接與該JTAG介® 52相運作以傳輸JTAG測試訊號,如此 使電腦裝置僅需將該連接裝置2替換插設有該測試模組, 而m須再如習用般於電路板上重新取出測試存取埠,便能 輕易完成】TAG _紅程’職腦裝置m统作有效的 15測試監控。 唯,以上所述者,僅為本創作之較佳可行實施例而已, 故舉凡應用本創作說明書及申請專利範圍所為之等效結構 變化,理應包含在本創作之專利範圍内。 10 M298123 【圖式簡單說明】 第一圖係本創作所提供較佳實施例之電路方塊示意 圖, 第二圖係本創作所提供另一較佳實施例之電路示意 5圖。 【主要元件符號說明】 12測試訊號端組 21輸入端組 23、421傳輸端組 31、60邏輯電路 401容置空間 42訊號引腳 52 JTAG介面 62、63反閘 71緩衝器 1、2周邊元件連接裝置 11周邊訊號端組 ίο 20、40 插槽 22、422切換端組 30轉換單元 32、70傳輸電路 41金屬連接端子 15 51 SD介面 61及閘 64邏輯輸出端組 11

Claims (1)

  1. M298123 九、申請專利範圍: 1 種具邊界掃瞄(Boundary-Scam af4 邊元件(Penp㈣device)連接裝^ =測式功能之周 組電性連接至微電腦裝置之周邊元件介=有1邊訊號端 峨至該微電腦裝置之邊界掃心介:以: έ兮^日I有一輸入端組、一切換端組以及-傳輸端 Ϊ元;二述周邊元件介面電性規格相符:周 目苗測言L組電性規格相符之邊界掃 該輸入端組所連接之端組係用以感應 _ 牛種矢員亚輸出相對應之電位訊於, 该傳輸端組係為數位資料訊號之傳輸介面,並電性連ς至 該周邊訊號端組;以及 hil連接至 15 -轉換早凡’具有—邏輯電路以及一傳輸電路,該 輸端組與該測試訊號端組係透過該傳輸電路相互電性導 L使則試模組對微電腦裝置進行邊界掃瞒 測试’该邏輯電路係電性連接該切換端組及該傳輸電路, =上二,訊號處理成一數位控制訊號 電路之導通運作。 據申明專利範圍第1項所述具邊界掃目苗測試功 能之周邊元件連接裝置,其中該周邊訊號端組係電性連接 至微電腦裝置之SD ( Se_ Digital Input/Output)介面,該 測試訊號端組係電性連接至微電職置之皿 Action Group)測試介面。 3依據申叫專利範圍第2項所述具邊界掃目苗測試功 12 20 M298123 =之周邊元件連接裝置,其中該插槽之輸入端組為複數個 孟屬連接端子,該些金屬連接端子分別對應有一訊號引 ^ ^插槽之傳輸端組為其中六個之該引腳,其餘該些引 腳中之二個為該插槽之切換端組。 & 4 依據申请專利範圍第3項所述具邊界婦目苗測試功 月匕之周邊元件連接裝置,其中該邏輯電路具有/及閘(AND E)篆性連接該切換端組之一引腳。 ^ 5 依據申凊專利範圍第4項所述具邊界柯目$測試功 周邊元件連接裝置,其中該插槽設有SD卡時,與該及 _ % f生連接之引腳輸出低準位之電位訊號,使該邏輯電路 輸,向準位之數位控制訊號至該傳輸電路,並使該傳輸電 路無法致能以運作。 15 6 ·依據申請專利範圍第4項所述具邊界掃瞄測試功 周件連接裝置,其中該插槽設jtag測試模組時, 換^組之二引腳分別輸出高、低準位之電位訊號,使 ^輯路輸出低準位之數位控制訊號至該傳輸電路,並 使為傳輸轉獅㈣輸〗TAG測試訊號。 1 ·直依據申請專利範圍第4項所述具邊界掃瞄測試功 連接裝置,其巾該賴電路更具有二反間 傳輸電路。 連接該及閘,其中—該反閘電性連接該 能之=料職圍第1項所述具邊界㈣測試功 "^ 牛連接裝置,其中該傳輸電路呈有& avios ^ 輯電路技術所制氺^ 包岭/、虿由CMOS邏 衣成之-緩衝器,該緩衝器具有二訊號引卿 13 20 M298123 分別控制訊號傳輸方向以及該緩衝器的驅動運作,且該二 訊號引腳為相互電性短路。
    14
TW095202094U 2006-01-27 2006-01-27 Peripherals connecting devices with boundary scanning and testing functions TWM298123U (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW095202094U TWM298123U (en) 2006-01-27 2006-01-27 Peripherals connecting devices with boundary scanning and testing functions
DE202006011861U DE202006011861U1 (de) 2006-01-27 2006-08-02 Peripherer Anschluss mit Grenz-Abfrage Testfunktion
US11/500,477 US7490277B2 (en) 2006-01-27 2006-08-08 Peripheral connector with boundary-scan test function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095202094U TWM298123U (en) 2006-01-27 2006-01-27 Peripherals connecting devices with boundary scanning and testing functions

Publications (1)

Publication Number Publication Date
TWM298123U true TWM298123U (en) 2006-09-21

Family

ID=37650780

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095202094U TWM298123U (en) 2006-01-27 2006-01-27 Peripherals connecting devices with boundary scanning and testing functions

Country Status (3)

Country Link
US (1) US7490277B2 (zh)
DE (1) DE202006011861U1 (zh)
TW (1) TWM298123U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI395960B (zh) * 2006-11-27 2013-05-11 Hon Hai Prec Ind Co Ltd 資料傳輸測試設備及方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7511526B2 (en) * 2006-08-23 2009-03-31 Munt Kenneth A Circuit module testing apparatus and method
US8140900B2 (en) * 2009-06-15 2012-03-20 Nokia Corporation Establishing a connection between a testing and/or debugging interface and a connector
US9810732B2 (en) * 2010-11-24 2017-11-07 Ziota Technology Inc. Universal mate-in cable interface system
US10088501B2 (en) 2010-11-24 2018-10-02 Ziota Technology Inc. Universal mate-in cable interface system
EP2880535A4 (en) * 2012-07-30 2016-05-25 Hewlett Packard Development Co DETECTION OF ERRORS IN A PROCESSOR BASE
CN203910229U (zh) * 2014-06-19 2014-10-29 北京京东方视讯科技有限公司 一种集成电路板及显示装置
CN108431788B (zh) * 2016-01-28 2020-09-25 华为技术有限公司 一种单板、电子设备及选通的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852743A (en) * 1996-07-12 1998-12-22 Twinhead International Corp. Method and apparatus for connecting a plug-and-play peripheral device to a computer
US6321349B1 (en) * 1998-06-30 2001-11-20 Compaq Computer Corporation Method and apparatus for developing and debugging portable computers via a peripheral interface slot
US6744634B2 (en) * 2001-11-23 2004-06-01 Power Quotient International Co., Ltd. Low height USB interface connecting device and a memory storage apparatus thereof
US20060132119A1 (en) * 2004-12-17 2006-06-22 Arc Radar And Communication Services, Llc Configurable test interface device
US20060245131A1 (en) * 2005-04-29 2006-11-02 Ramey Blaine E Electrical protection circuitry for a docking station base of a hand held meter and method thereof
JP3875254B2 (ja) * 2005-05-30 2007-01-31 株式会社アドバンテスト 半導体試験装置及びインターフェースプレート

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI395960B (zh) * 2006-11-27 2013-05-11 Hon Hai Prec Ind Co Ltd 資料傳輸測試設備及方法

Also Published As

Publication number Publication date
DE202006011861U1 (de) 2006-12-28
US20070198884A1 (en) 2007-08-23
US7490277B2 (en) 2009-02-10

Similar Documents

Publication Publication Date Title
TWM298123U (en) Peripherals connecting devices with boundary scanning and testing functions
CN100385426C (zh) 基于通用串行总线的pc闪存盘的体系结构
US9141152B2 (en) Interface card mount
EP1484708A2 (en) Multi-mode smart card emulator
CN103186441B (zh) 切换电路
US20050268007A1 (en) Storage device with parallel interface connector
CN101530649A (zh) 具有统一化电极接口的除颤仪及除颤电极
CN1722432A (zh) 包括模式检测的多模式集成电路器件和使它工作的方法
TW200831933A (en) Testing device and device interface
CN101419582B (zh) 基于sopc技术的mvb/usb适配器及其通信方法
CN102122156B (zh) 一种新型i/o总线
CN107463522A (zh) Oculink转接卡及基于该Oculink转接卡的服务器、连接PCIE设备的方法
CN102609339A (zh) 嵌入式主板测试装置
CN110058809A (zh) 存储装置及其调试系统
CN107300865A (zh) 一种采集板自动编码方法
CN101033579B (zh) 双板结构的洗衣机电脑控制板
CN106354466A (zh) 共用同一显示器的内外网主机切换装置及内外网主机切换方法
CN113342726B (zh) 一种i2c总线系统、具有外加电压工作模式的芯片和方法
US7904638B2 (en) Nonvolatile memory card having improved compatibility with different memory card standards
CN201955776U (zh) 一种新型i/o总线
CN102722231B (zh) 一种VPX平台的Payload电源管理方法及VPX平台
CN207408892U (zh) 一种基于飞腾平台的指纹识别装置及台式机
CN2901422Y (zh) 具边界扫瞄测试功能的周边组件连接装置
CN110047550A (zh) 数据储存装置、存储器控制电路与其监测方法
CN205983345U (zh) 一种具有多功能兼容性的cpex背板

Legal Events

Date Code Title Description
MM4K Annulment or lapse of a utility model due to non-payment of fees