DE4112891A1 - Halbleiterspeicher mit redundanten bitleitungen - Google Patents
Halbleiterspeicher mit redundanten bitleitungenInfo
- Publication number
- DE4112891A1 DE4112891A1 DE4112891A DE4112891A DE4112891A1 DE 4112891 A1 DE4112891 A1 DE 4112891A1 DE 4112891 A DE4112891 A DE 4112891A DE 4112891 A DE4112891 A DE 4112891A DE 4112891 A1 DE4112891 A1 DE 4112891A1
- Authority
- DE
- Germany
- Prior art keywords
- pair
- bit lines
- signal
- redundant
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
Description
Die Erfindung betrifft einen Halbleiterspeicher mit redun
danten Bitleitungen zum Ersetzen fehlerhafter Bitleitungen
durch die redundanten Leitungen.
In letzter Zeit wurde der Reinheitsgrad beim Herstellen von
Halbleiterbauteilen immer weiter verbessert. Trotzdem ist es
immer noch schwierig, beim Herstellen das Anfallen fehler
hafter Schaltungen zu vermeiden. Um dieses Problem zu lösen,
weisen herkömmliche Halbleiterspeicher in der Regel eine Re
dundanzschaltung auf, die aktiv wird, wenn ein fehlerhafter
Schaltungsteil vorliegt.
Fig. 5 zeigt ein Blockdiagramm für einen herkömmlichen Halb
leiterspeicher mit einer Redundanzschaltung. Dieser herkömm
liche Halbleiterspeicher ist so ausgebildet, daß er ein Paar
komplementärer fehlerhafter Bitleitungen 12, die sich in
einem während der Herstellung ausgeführten Test als funk
tionsunfähig erwiesen, durch ein Paar redundanter komplemen
tärer Bitleitungen 22 ersetzt. Mehrere Paare komplementärer
Bitleitungen 12 einschließlich des fehlerhaften Paars sind
mit einem Paar komplementärer Datenleitungen 30 über erste
Schalter 14 verbunden, die durch einen Spaltendekoder 10
gesteuert werden. Das Paar redundanter komplementärer Bit
leitungen 22 ist mit dem Paar Datenleitungen 30 über einen
zweiten Schalter 24 verbunden, der durch einen redundanten
Spaltendekoder 20 gesteuert wird.
Es wird darauf hingewiesen, daß in Fig. 5 die Paare komple
mentärer Bitleitungen 12, redundanter Bitleitungen 22 und
Datenleitungen 30 jeweils durch eine einzelne Leitung darge
stellt sind.
Das Paar redundanter Leitungen 22 ist mit dem Paar Datenlei
tungen 30 zwischen den Bitleitungen 12 und einem Eingangs
anschluß 42 eines Differenzverstärkers 41 verbunden, wie in
Fig. 5 dargestellt.
Jeder Spaltendekoder 10 enthält eine Sicherung, die aller
dings in der Figur nicht dargestellt ist. Der herkömmliche
Halbleiterspeicher ist so aufgebaut, daß dann, wenn die Si
cherung durchgetrennt ist, der erste Schalter 14 ausgeschal
tet ist, während bei intakter Sicherung der Spaltendekoder
10 die EIN/AUS-Funktion des ersten Schalters aufgrund eines
Spaltenadreßsignals steuert, wie es von einem (nicht darge
stellten) Adreßbus erhalten wird. Die Sicherung des Spalten
dekoders 10, die mit einer fehlerhaften Bitleitung 12 ver
bunden ist, wird bei dem während der Herstellung ausgeführ
ten Test aufgetrennt, während die Sicherung im Spaltendeko
der 10, die mit einer normal funktionsfähigen Bitleitung
verbunden ist, unversehrt gehalten wird.
Infolgedessen kann nach Abschluß der Fertigung das Paar feh
lerhafter Bitleitungen 12 nicht mehr mit den Datenleitungen
30 verbunden werden, selbst wenn ein Spaltenadreßsignal, das
die fehlerhaften Bitleitungen 12 indiziert, an den mit den
fehlerhaften Bitleitungen verbundenen Spaltendekoder 10 ge
liefert wird. Wenn andererseits ein mit einem Paar normal
arbeitender Bitleitungen 12 verbundener Spaltendekoder 10
ein Spaltenadreßsignal erhält, das die Auswahl dieses Paars
an Bitleitungen 12 zeigt, werden diese normal arbeitenden
Bitleitungen mit dem Paar Datenleitungen 30 verbunden.
Der redundante Spaltendekoder 20 ist so ausgebildet, daß er
eine (nicht dargestellte) Sicherung enthält, die eine Funk
tion aufweist, die invers zu derjenigen in den Spaltendeko
dern 10 ist. Genauer gesagt steuert der redundante Spalten
dekoder 20 dann, wenn die Sicherung in ihm unterbrochen ist,
die EIN/AUS-Funktion des zweiten Schalters 24 auf Grundlage
eines Spaltenadreßsignals, wie es vom Adreßbus erhalten
wird, während dann, wenn die Sicherung leitet, der redundan
te Spaltendekoder 20 den zweiten Schalter 24 unabhängig vom
Inhalt des Spaltenadreßsignals ausschaltet. Wenn sich beim
Funktionstest während der Herstellung herausstellt, daß Bit
leitungen 12 fehlerhaft sind, wird die Sicherung des zugehö
rigen redundanten Spaltendekoders 20 aufgetrennt. Gleichzei
tig wird die Spaltenadresse des Paars fehlerhafter Bitlei
tungen 12 in einen Spaltenadreß-Ermittlungsbereich des re
dundanten Spaltendekoders 20 eingeschrieben, so daß dieser
die Spaltenadresse für das Paar fehlerhafter Bitleitungen 12
speichert. Wenn keine fehlerhaften Bitleitungen 12 vorhanden
sind, bleibt die Sicherung des redundanten Spaltendekoders
20 intakt.
Wenn der redundante Spaltendekoder 20 nach Abschluß der Her
stellung ein Spaltenadreßsignal erhält, das die fehlerhaften
Bitleitungen 12 indiziert, gibt er ein Redundanzsignal aus,
das anzeigt, daß der zweite Schalter 24 eingeschaltet werden
soll. Dadurch verbindet dieser das Paar redundanter Bitlei
tungen 22 mit dem Paar komplementärer Datenleitungen 30.
Wenn andererseits der redundante Spaltendekoder 20 ein Spal
tenadreßsignal erhält, das ein Paar normal arbeitender Bit
leitungen 12 kennzeichnet, gibt er ein Nichtredundanzsignal
zum Ausschalten des zweiten Schalters 24 aus. Dementspre
chend trennt der zweite Schalter 24 die redundanten komple
mentären Bitleitungen 22 vom Paar komplementärer Datenlei
tungen 30. Wenn keine fehlerhaften Bitleitungen 12 vorhanden
sind, bleibt das Paar redundanter Bitleitungen 22 vom Paar
Datenleitungen 30 abgetrennt.
Wie oben angegeben, erlaubt es der herkömmliche Halbleiter
speicher, daß redundante Bitleitungen 22 mit den komplemen
tären Datenleitungen 30 statt fehlerhafter Bitleitungen 12
mit Hilfe der Sicherungen in den Spaltendekodern 10 und den
redundanten Spaltendekodern 20 verbunden werden.
Der Differenzverstärker 41 erhält ein Datensignal von einem
Paar normal arbeitender Bitleitungen 12 oder den redundanten
Bitleitungen 22 über die komplementären Datenleitungen 30,
und er verstärkt dann das empfangene Datensignal.
In der Vergangenheit wurden beim Herstellen von Halbleiter
speichern große Fortschritte erzielt. Bei solchen Speichern,
wie z. B. RAMs, ROMs und dergleichen, wurde die Integra
tionsdichte alle drei Jahre vervierfacht. Um den Flächenan
spruch der Chips zu minimieren, setzen die Hersteller ihre
Anstrengungen fort, die Schaltungskomponenten derartiger
Halbleiterspeicher zu vereinfachen.
Bei dieser Suche fiel den Erfindern auf, daß jeder Spalten
dekoder 11 zwingend eine Sicherung enthält, obwohl es un
wahrscheinlich ist, daß alle Bitleitungen 12 gleichzeitig
ausfallen. Die Sicherungen erfordern einen hohen Platzbedarf
auf jedem Chip.
Der Erfindung liegt die Aufgabe zugrunde, einen Halbleiter
speicher mit einer oder mehreren redundanten Bitleitungen
anzugeben, der bei gleicher Speicherkapazität verringerten
Flächenbedarf auf einem Chip hat.
Die Erfindung ist durch die Merkmale von Anspruch 1 gegeben.
Vorteilhafte Weiterbildungen und Ausgestaltungen sind Gegen
stand abhängiger Ansprüche.
Beim erfindungsgemäßen Speicher ist das Paar redundanter Da
tenleitungen durch einen Schalter 2 geteilt, wobei an dem
dem Differenzverstärker gegenüberliegenden Teil des Lei
tungspaars die normalen Bitleitungen liegen. Die redundanten
Bitleitungen liegen zwischen dem Schalter und dem Differenz
verstärker. Wird eine redundante Bitleitung durch einen De
koder ausgewählt, öffnet dieser den genannten zusätzlichen
Schalter, so daß keine Signale mehr von den normalen Bitlei
tungen zum Differenzverstärker gelangen können. Daher erüb
rigt es sich, in den Dekodern Sicherungen einzubauen.
Die Funktion des erfindungsgemäßen Halbleiterspeichers wird
weiter unten näher beschrieben. Dabei wird angenommen, daß
ein Paar fehlerhafter Bitleitungen unter den Bitleitungen
vorhanden ist und ein redundanter Spaltendekoder die Spal
tenadresse des fehlerhaften Bitleitungspaars bei einem Test
während der Herstellung speichert.
Wenn ein Spaltenadreßsignal ein Paar fehlerhafter Bitleitun
gen auswählt, gibt der redundante Spaltendekoder ein Redun
danzsignal zum Einschalten des zugeordneten zweiten Schal
ters aus. Dieser wird demgemäß eingeschaltet, aber gleich
zeitig wird der dritte, zusätzliche Schalter im Paar der
Datenleitungen ausgeschaltet. Infolgedessen wird unabhängig
vom Schaltzustand des ersten Schalters für die fehlerhaften
Bitleitungen nur das Paar redundanter Bitleitungen über den
zugehörigen zweiten Schalter mit dem Differenzverstärker
verbunden. Das Paar fehlerhafter Bitleitungen wird also
durch das Paar redundanter Bitleitungen ersetzt. In diesem
Fall tritt selbst dann kein Problem auf, wenn der Spalten
dekoder 11 an den fehlerhaften Bitleitungen den zugehörigen
ersten Schalter auf das Spaltenadreßsignal hin einschaltet.
Es wird angenommen, daß die anderen, mit normal arbeitenden
Bitleitungen verbundenen Spaltendekoder, die durch das Spal
tenadreßsignal nicht ausgewählt werden, den jeweils zugehö
rigen ersten Schalter wie beim herkömmlichen Halbleiterspei
cher ausschalten.
Wenn das Spaltenadreßsignal andererseits ein Paar normal
arbeitender Bitleitungen auswählt, gibt jeder redundante
Spaltendekoder 20 ein Nichtredundanzsignal zum Ausschalten
des zweiten Schalters aus. Auf dieses Nichtredundanzsignal
hin wird der zweite Schalter oder werden mehrere zweite
Schalter ausgeschaltet. Infolgedessen werden die redundanten
Bitleitungen von den Datenleitungen abgetrennt. Auf das
Nichtredundanzsignal hin schaltet der dritte Schalter ein
und verbindet damit den mit den Bitleitungen verbundenen
Teil der Datenleitungen mit dem Differenzverstärker 41. In
diesem Fall gibt der mit den ausgewählten, normal arbeiten
den Bitleitungen verbundene Spaltendekoder ein Steuersignal
zum Einschalten des zugehörigen ersten Schalters wie beim
herkömmlichen Halbleiterspeicher aus. Infolgedessen wird das
ausgewählte Paar normal arbeitender Bitleitungen über die
Datenleitungen mit dem Differenzverstärker 41 verbunden. Die
mit nichtausgewählten Bitleitungen verbundenen Spaltendeko
der schalten die zugehörigen ersten Schalter aus.
Auf diese Weise werden fehlerhafte Bitleitungen durch redun
dante Bitleitungen ersetzt. Bei der Erfindung kann der Spal
tendekoder an ausgewählten Bitleitungen den zugehörigen er
sten Schalter einschalten und die anderen Spaltendekoder an
nicht ausgewählten Bitleitungen können die zugehörigen er
sten Schalter ausschalten, unabhängig davon, ob fehlerhafte
oder normal arbeitende Bitleitungen durch ein Spaltenadreß
signal ausgewählt werden. Wegen der oben genannten Struktur
benötigt der erfindunsgemäße Halbleiterspeicher keine Siche
rungen in den Spaltendekodern, die bei herkömmlichen Halb
leiterspeichern zum Desaktivieren der Spaltendekoder erfor
derlich waren. Wegen des Wegfalls der Sicherungen weisen er
findungsgemäße Halbleiterspeicher Spaltendekoder mit kleine
rer Fläche auf, wodurch der Flächenbedarf des Chips selbst
verringert wird.
Die Erfindung wird im folgenden anhand von durch Figuren
veranschaulichten Ausführungsbeispielen näher beschrieben.
Fig. 1 ist ein vereinfachtes Teil-Blockdiagramm für einen
erfindungsgemäßen Halbleiterspeicher;
Fig. 2 ist eine Schaltung, die einen Teil (einen Schaltungs
block) eines Halbleiterspeichers gemäß einem Ausführungsbei
spiel der Erfindung zeigt, in dem mehrere Paare redundanter
Bitleitungen vorhanden sind;
Fig. 3 ist eine Schaltung, die einen anderen Teil eines
Halbleiterspeichers gemäß dem Ausführungsbeispiel zeigt;
Fig. 4 ist eine Schaltung, die einen Teil (einen Schaltungs
block) eines anderen Ausführungsbeispiels der Erfindung
zeigt, wobei ein einzelnes Paar redundanter Bitleitungen
vorliegt; und
Fig. 5 ist ein vereinfachtes Teil-Blockdiagramm eines her
kömmlichen Halbleiterspeichers, wie eingangs beschrieben.
Fig. 1 unterscheidet sich von der eingangs beschriebenen
Fig. 5 nur dadurch, daß das Paar komplementärer Datenleitun
gen durch einen dritten Schalter 50 in einen ersten Ab
schnitt komplementärer Datenleitungen 61 zwischen dem Diffe
renzverstärker 41 und dem genannten dritten Schalter 50 und
einen zweiten Abschnitt komplementärer Datenleitungen 30 auf
der anderen Seite des dritten Schalters unterteilt ist. Der
dritte Schalter wird von einem redundanten Spaltendekoder 21
angesteuert. Die Spaltendekoder 11 tragen in Fig. 1 das Be
zugszeichen 11. Sie weisen keine Sicherungen auf, im Gegen
satz zu den Spaltendekodern 10 von Fig. 5. Die anderen Funk
tionsteile, die dieselbe Funktion wie entsprechende Funk
tionsteile in Fig. 5 aufweisen, tragen dieselben Bezugszei
chen wie in Fig. 5. Alle Leitungspaare sind wiederum als
einzelne Linien dargestellt.
Wie in den Fig. 2 und 3 dargestellt, verfügt ein Halbleiter
speicher gemäß einem Ausführungsbeispiel der Erfindung über
folgende Funktionsmittel: mehrere Paare komplementärer Bit
leitungen 12a, 12b, ... (der Einfachheit halber sind nur die
Leitungen 12a und 12b dargestellt, und in der folgenden Be
schreibung werden alle Paare von Bitleitungen durch diese
zwei Paare 12a und 12b repräsentiert), zwei Paar komplemen
tärer redundanter Bitleitungen 22a und 22b, einen ersten
Abschnitt eines Paars komplementärer Datenleitungen 30,
einen anderen Abschnitt eines Paars komplementärer Datenlei
tungen 61, mehrere Spaltendekoder 11a und 11b, von denen je
weils einer für ein Paar Datenleitungen 12a und 12b vorhan
den ist, redundante Spaltendekoder 21a und 21b, von denen
jeweils einer für die Paare redundanter Bitleitungen 22a und
22b vorhanden ist, und ein Differenzverstärker 41, der mit
dem ersten Abschnitt des Paars Datenleitungen 61 verbunden
ist. Das in den Fig. 3 und 4 dargestellte Paar Datenleitun
gen 61 ist bei X und Y angeschlossen.
Als erster Schalter 14 ist ein Paar N-Kanal-Transistoren 14a
und 14b zwischen jeweils einem Paar Bitleitungen 12a, 12b
und dem zweiten Abschnitt des Paars Datenleitungen 30 vor
handen. Andererseits ist ein Paar N-Kanal-Transistoren 24a,
24b als zweiter Schalter 24 zwischen jedem der Paare redun
danter Bitleitungen 22a, 22b und dem ersten Abschnitt des
Paars Datenleitungen 61 vorhanden. Ausgangssignale von den
Spaltendekodern 11a, 11b und den redundanten Spaltendekodern
24a, 24b werden den Gateelektroden der N-Kanal-Transistoren
14a und 14b bzw. der N-Kanal-Transistoren 24a, 24b zugefügt,
so daß diese Transistoren ein- und ausgeschaltet werden kön
nen.
Der dritte Schalter 50 ist zwischen den beiden Abschnitten
des Paars Datenleitungen 30 bzw. 61 vorhanden. Zusätzlich
ist ein vierter Schalter 31 (siehe Fig. 3) zwischen den Da
tenleitungen 61 und dem Paar Eingangsanschlüsse 41 des Dif
ferenzverstärkers 41 angebracht.
Die Eingangsanschlüsse der Spaltendekoder 11a, 11b und der
redundanten Spaltendekoder 21a und 21b stehen mit einem
Adreßbus 82 in Verbindung. Die Ausgangsanschlüsse dieser De
koder 11a, 11b, 21a und 21b stehen mit einer Datensignalaus
gangsleitung 83 in Verbindung.
Wie in Fig. 2 dargestellt, verfügen die Spaltendekoder 11a
und 11b jeweils über folgende Funktionsmittel: drei NAND-
Schaltungen 111, eine NOR-Schaltung 112, einen Inverter 113,
einen P-Kanal-Transistor 114 und einen N-Kanal-Transistor
115, die in Reihe zwischen die Datensignalausgangsleitung
und einen Masseleiter geschaltet sind, einen N-Kanal-Tran
sistor 116, der parallel zum N-Kanal-Transistor 115 geschal
tet ist, und einen anderen Inverter 117, der zwischen die
Gateelektrode des N-Kanal-Transistors 116 und die Datensig
nalausgangsleitung 83 geschaltet ist.
Auf ein Spaltenadreßsignal vom Adreßbus 82 hin, das ein Paar
Bitleitungen anzeigt, dekodiert z. B. der Spaltendekoder 11a
das empfangene Spaltenadreßsignal mit Hilfe der NAND-Schal
tungen 111 und der NOR-Schaltung 112.
Wenn das Spaltenadreßsignal das mit dem Spaltendekoder 11a
verbundene Paar Bitleitungen 12a kennzeichnet, wird den
Gates des P-Kanal-Transistors 114 und des N-Kanal-Transis
tors 115 jeweils über den Inverter 113 ein Signal vom Pegel
"0" zugeführt. Wenn dann das Signal auf der Datensignalaus
gangsleitung 83 den Pegel "1" aufweist, schaltet der P-Ka
nal-Transistor 114 selbst ein, wohingegen der N-Kanal-
Transistor 115 selbst abschaltet, so daß der Spaltendekoder
11a ein Ausgangssignal vom Pegel "1" ausgibt. Dadurch wird
das Paar Transistorn 14a durchgeschaltet, so daß das Paar
Bitleitungen 12a mit dem Paar Datenleitungen 30 verbunden
wird.
Wenn andererseits das Spaltenadreßsignal ein anderes Paar
Bitleitungen als das Paar Bitleitungen 12a kennzeichnet,
nehmen die Gates des P-Kanal-Transistors 114 und des N-
Kanal-Transistors 115 jeweils den Pegel "1" ein. Wenn dann
das Datensignal auf der Datensignalausgangsleitung 83 den
Pegel "1" hat, wird der P-Kanal-Transistor 114 eingeschaltet
und der N-Kanal-Transistor 115 ausgeschaltet, was zum Aus
schalten der Transistoren 14a und damit dem Trennen der Ver
bindung zwischen den komplementären Bitleitungen 12a und den
komplementären Datenleitungen 30 führt.
In den beiden oben genannten Fällen erhält, da die Datensig
nalausgangsleitung 83 den Pegel "1" führt, die Gateelektrode
des N-Kanal-Transistors 116 ein Datensignal vom Pegel "0"
vom Inverter 117, was dazu führt, daß der N-Kanal-Transistor
116 ausschaltet. Dies wiederum führt dazu, daß der Spalten
dekoder 11a ein Signal vom Pegel "1" ausgibt. Wenn jedoch
die Datensignalausgangsleitung 83 den Pegel "0" führt, wird
der N-Kanal-Transistor 116 eingeschaltet, wodurch er den
Spaltendekoder 11a daran hindert, das Signal vom Pegel "1"
auszugeben.
Ähnlich wie die Spaltendekoder 11a und 11b weisen die redun
daten Spaltendekoder 21a und 21b jeweils folgende Funktions
mittel auf: drei NAND-Schaltungen 125, eine NOR-Schaltung
126, einen Inverter 127, einen P-Kanal-Transistor 134 und
einen N-Kanal-Transistor 135, die in Reihe zwischen die Da
tenausgangssignalleitung 83 und den Masseleiter geschaltet
sind, einen N-Kanal-Transistor 136, der parallel zum N-
Kanal-Transistor 135 geschaltet ist, und einen einen anderen
Inverter 137, der zwischen die Gateelektrode des N-Kanal-
Transistors 136 und die Datensignalausgangsleitung 83 ge
schaltet ist.
Darüber hinaus beinhalten die redundanten Spaltendekoder 21a
und 21b eine Aktivierschaltung 120, neun Einheiten von Spal
tenadreßermittlungsschaltungen 121 (von denen nur eine dar
gestellt ist) und einen P-Kanal-Transistor 133 zum Puffern
von Ausgangssignalen.
Die Aktivierschaltung 120 z. B. des redundanten Spaltende
koders 21a weist eine Sicherung 91, einen Inverter 129, ei
nen N-Kanal-Transistor 128, einen Inverter 130 sowie einen
P-Kanal-Transistor 131 und einen N-Kanal-Transistor 132 auf,
die parallel zwischen den Inverter 127 und einen Verbin
dungspunkt zwischen dem N-Kanal- und dem P-Kanal-Transistor
134 bzw. 135 geschaltet sind. Wenn eines der Paare von Bit
leitungen 12a und 12b sich in einem Test während der Her
stellung als fehlerhaft erweist, wird die Sicherung 91
durchgetrennt. Die folgende Beschreibung betrifft einen
Fall, gemäß dem das Paar komplementärer Bitleitungen 12a
fehlerhaft ist und die Sicherung 91 des redundanten Spalten
dekoders 21a bereits aufgetrennt ist.
Da die Sicherung 91 bereits aufgetrennt ist, wird das Signal
am Ausgangsanschluß des Inverters 129 auf dem Pegel "1" ge
halten, welche Bedingung durch den N-Kanal-Transistor 128
aufrechterhalten wird. Gleichzeitig schaltet das Gate des
N-Kanal-Transistors 132 ebenfalls auf den Pegel "1", während
das Gate des P-Kanal-Transistors 131 über den Inverter 130
auf den Pegel "0" schaltet. Infolgedessen werden der N-Ka
nal-Transistor 132 und der P-Kanal-Transistor 131 einge
schaltet. Dies erlaubt es wiederum dem redundanten Spalten
dekoder 21a, Signale vom Eingangsanschluß über den N-Kanal-
Transistor 132 und den P-Kanal-Transistor 131 an den Aus
gangsanschluß zu geben. Es wird also der redundante Spalten
dekoder 21a aktiviert.
Andererseits weisen die neun Einheiten der Spaltenadreßer
mittlungsschaltung 121 jeweils eine Sicherung 92, einen In
verter 122, einen N-Kanal-Transistor 123 und eine EXKLUSIV-
NOR-Schaltung 124 auf. Wenn die Sicherung 91 der Aktivier
schaltung 120 aufgetrennt wird, werden einige der neun Si
cherungen 92 in der Spaltenadreßermittlungsschaltung 121
aufgetrennt, die anderen jedoch nicht, so daß die Spalten
adresse der fehlerhaft arbeitenden Bitleitungen 12a darge
stellt wird. Abhängig vom aufgetrennten oder leitenden Zu
stand einer Sicherung 92 nimmt der Ausgangsanschluß des In
verters 122 entweder den Pegel "1" oder "0" ein. Diese Bi
närbedingung wird durch den N-Kanal-Transistor 123 aufrecht
erhalten. Abhängig vom aufgetrennten oder leitenden Zustand
der neun Sicherungen 92 speichern also die Spaltenadreßer
mittlungsschaltungen 122 in ihrer Gesamtheit die Spalten
adresse der fehlerhaft arbeitenden Bitleitungen 12a.
Auf das Spaltenadreßsignal vom Adreßbus 82 hin überprüfen
die Spaltenadreßermittlungsschaltungen 121, ob der Inhalt
des empfangenen Spaltenadreßsignals genau mit der gespei
cherten Spaltenadresse für die fehlerhaften Bitleitungen 12a
übereinstimmt, was durch die EXKLUSIV-NOR-Schaltung 124 er
folgt. Darüber hinaus dekodieren in jeder Spaltenadreßer
mittlungsschaltung 121 die NAND-Schaltungen 125 und die NOR-
Schaltung 126 das Ausgangssignal von der EXKLUSIV-NOR-Schal
tung 124. Wenn der Inhalt des empfangenen Spaltenadreßsig
nals mit der Spaltenadresse der fehlerhaften Bitleitungen
12a übereinstimmt, schaltet der Inverter 127 auf den Pegel
"0". Wenn umgekehrt der Inhalt des empfangenen Spaltenadreß
signals nicht mit der Spaltenadresse der fehlerhaften Bit
leitungen 12a übereinstimmt, schaltet der Inverter 127 auf
den Pegel "1". Das Ausgangssignal vom Inverter 127 wird dem
Gate des P-Kanal-Transistors 134 und des N-Kanal-Transistors
135 über den aktivierten P-Kanal-Transistor 131 und den N-
Kanal-Transistor 132 zugeführt. Der P-Kanal-Transistor 134
und der N-Kanal-Transistor 135 arbeiten auf dieselbe Weise
wie der P-Kanal-Transistor 114 und der N-Kanal-Transistor
115 der Spaltendekoder 11a und 11b. Insbesondere gilt, daß
dann, wenn die Gates dieser Transistoren 134 und 135 jeweils
auf dem Pegel "0" bleiben, der redundante Spaltendekoder 21a
ein Redundanzsignal vom Pegel "1" ausgibt, während dann,
wenn die Gates der Transistoren 134 und 135 auf dem Pegel
"1" bleiben, der redundante Spaltendekoder 21a ein Nicht
redundanzsignal vom Pegel "0" ausgibt.
Wenn demgemäß der Inhalt des Spaltenadreßsignals, wie es vom
redundanten Spaltendekoder 21a empfangen wird, mit der Spal
tenadresse der fehlerhaften Bitleitungen 12a übereinstimmt,
wird das als zweiter Schalter arbeitende Paar Transistoren
24a aktiviert, so daß das Paar redundanter Bitleitungen 22a
mit dem Paar Datenleitungen 61 verbunden wird. Wenn anderer
seits der Inhalt des Spaltenadreßsignals, wie es vom redun
danten Spaltendekoder 21 empfangen wird, nicht mit der Spal
tenadresse der fehlerhaften Bitleitungen 12a übereinstimmt,
werden die Transistoren 24a jeweils ausgeschaltet, und in
folgedessen werden die redundanten Bitleitungen 22a von den
Datenleitungen 61 abgetrennt. Ebenso wie die N-Kanal-Transi
storen 116 und die Inverter 117 der Spaltendekoder 11a und
11b erlauben es der N-Kanal-Transistor 136 und der Inverter
117, daß der Ausgangsanschluß des redundanten Spaltendeko
ders 21a den Pegel "1" ausgibt.
Der dritte Schalter 50, der das Paar Datenleitungen in die
zwei Abschnitte mit den Leitungen 30 bzw. 61 unterteilt,
verfügt über folgende Funktionsmittel: eine NOR-Schaltung
140, einen Inverter 141, ein Paar P-Kanal-Transistoren 142
und 145, die jeweils mit dem zweiten Abschnitt bzw. dem er
sten Abschnitt von Datenleitungen 30 bzw. 61 verbunden sind,
und ein Paar N-Kanal-Transistoren 143 und 144, die jeweils
parallel zu den P-Kanal-Transistoren 142 bzw. 145 geschaltet
sind. Falls beide redundanten Spaltendekoder 21a und 21b das
Redundanzsignal vom Pegel "1" ausgeben oder mindestens einer
dieses Signal ausgibt, gibt die NOR-Schaltung 140 ein Signal
vom Pegel "0" aus. Wenn beide redundanten Spaltendekoder 21a
und 21b gemeinsam das Nichtredundanzsignal "0" ausgeben,
gibt die NOR-Schaltung 140 ein Signal vom Pegel "1" aus. Auf
das von der NOR-Schaltung 140 an die Transistorgates ausge
gebene Signal hin schalten die N-Kanal-Transistoren 143 und
144 jweils ein, falls das Signal von der NOR-Schaltung 140
den Pegel "1" aufweist. Wenn andererseits dieses Signal den
Pegel "0" hat, schalten die N-Kanal-Transistoren 143 und 144
jeweils aus.
Die P-Kanal-Transistoren 142 und 145 erhalten das Ausgangs
signal von der NOR-Schaltung 140 über den Inverter 141. Wenn
das Ausgangssignal von der NOR-Schaltung 140 den Pegel "1"
hat, schalten sich die P-Kanal-Transistoren 142 bzw. 145
ein, entsprechend wie die N-Kanal-Transistoren 143 bzw. 144.
Wenn das Signal von der NOR-Schaltung 140 den Pegel "0" hat,
schalten sich die P-Kanal-Transistoren 142 bzw. 145 selbst
aus. Infolgedessen schalten sich beide P-Kanal-Transistoren
142 und 145 und die N-Kanal-Transistoren 143 und 144 selbst
ein, wenn beide redundante Spaltendekoder 21a und 21b ein
Signal vom Pegel "1" ausgeben oder dies zumindest einer die
ser redundanten Spaltendekoder tut. Der dritte Schalter 50
wird also so aktiviert, daß die beiden Abschnitte der Daten
leitungen 30 bzw. 61 miteinander verbunden sind. Wenn ande
rerseits beide redundanten Spaltendekoder 21a und 21b
gleichzeitig ein Signal vom Pegel "0" ausgeben, schalten
sich die P-Kanal-Transistoren 142 und 145 und die N-Kanal-
Transistoren 143 und 144 alle selbst aus. Der dritte Schal
ter 50 wird also ausgeschaltet, wodurch er die beiden Ab
schnitte der Datenleitungen 30 bzw. 61 voneinander trennt.
Wie in Fig. 3 dargestellt, verfügt der vierte Schalter 31
über folgende Funktionsmittel: einen Eingangsanschluß 80 zum
Empfangen eines Blockauswahlsignals, einen Inverter 151,
vier P-Kanal-Transistoren 152 und vier N-Kanal-Transistoren
153, die jeweils parallel mit einem P-Kanal-Transistor 152
geschaltet sind, die also jeweils ein Paar mit dem entspre
chenden P-jKanal-Transistor 152 bilden.
Die Funktion des vierten Schalters 31 wird nachstehend er
läutert. Wenn das Blockauswahlsignal 80 den Pegel "0" auf
weist, werden von den vier Paaren von P-Kanal- und N-Kanal
transistoren 152 und 153 die zwei Paare auf der linken Seite
in der Figur aktiviert. Dies erlaubt es, daß der erste Ab
schnitt von Datenleitungen 61, der mit dem Schaltungsblock
von Fig. 2 verbunden ist, mit dem Differenzverstärker 41
verbunden wird. Wenn das Blockauswahlsignal 80 den Pegel "1"
aufweist, werden die zwei Paare von N-Kanal- und P-Kanal
transistoren 153 und 152 auf der rechten Seite der Figur ak
tiviert, so daß die mit einem anderen Schaltungsblock ver
bundenen Datenleitungen 61, der dieselbe Struktur aufweist,
wie in Fig. 2 dargestellt, mit dem Differenzverstärker 41
verbunden werden. Diese Beschreibung betrifft den Fall, daß
das Blockauswahlsignal 80 den Pegel "0" aufweist und den in
Fig. 2 dargestellten Schaltungsblock auswählt.
Der Differenzverstärker 41 verfügt über folgende Funktions
mittel: ein Paar P-Kanal-Transistoren 161, die jeweils mit
einer Spannungsversorgung verbunden sind, ein Paar N-Kanal
transistoren 162, die jeweils mit einem P-Kanal-Transistor
161 verbunden sind, und einen N-Kanal-Transistor 161, der
zwischen den Kontakt der N-Kanal-Transistoren 162 und den
Masseleiter geschaltet ist. Wenn ein Differenzverstärker-
Treibersignal 81 vom Pegel "1" dem Gate des N-Kanal-Transi
stors 162 zugeführt wird, wirken der P-Kanal-Transistor 161
und der N-Kanal-Transistor 162 als Pull-up- bzw. Pull-down-
Transistor, um die Daten an den Eingangsanschlüssen 42 dif
ferenzmäßig zu verstärken.
Insgesamt führt der Halbleiterspeicher des Ausführungsbei
spiels folgende Funktionen aus.
Wenn ein Spaltenadreßsignal auf dem in Fig. 2 dargestellten
Adreßbus 82 ein Paar Bitleitungen 12a anzeigt, die fehler
haft sind, geben die redundanten Spaltendekoder 21a und 21b
Signale vom Pegel "1" bzw. "0" aus. Auf diese Signale hin
werden die Transistoren 24a eingeschaltet, während die Tran
sistoren 24b und der dritte Schalter 50 ausgeschaltet wer
den. Infolgedessen werden nur die redundanten Bitleitungen
22a mit dem ersten Abschnitt von Datenleitungen 61 verbun
den. Die fehlerhaften Bitleitungen 12a werden also durch die
redundanten Bitleitungen 22a ersetzt. Die von diesen redun
danten Bitleitungen 22a an den ersten Abschnitt der Daten
leitungen 61 übertragenen Signale werden dann durch den Dif
ferenzverstärker 41 differenzverstärkt. Gleichzeitig gibt
der Spaltendekoder 11a auf Empfang des Spaltenadreßsignals
hin ein Signal vom Pegel "1" aus. Infolgedessen werden die
Transistoren 14a jeweils so aktiviert, daß sie die fehler
haften Bitleitungen 12a mit dem zweiten Abschnitt der Daten
leitungen 30 verbinden. Da jedoch der dritte Schalter 50
ausgeschaltet bleibt, können diese fehlerhaften Bitleitungen
12a nicht mit dem ersten Abschnitt der Datenleitungen 61
verbunden werden, und dadurch kann kein nachteiliger Effekt
hervorgerufen werden. Der Spaltendekoder 11b, der mit dem
Paar normal arbeitender Bitleitungen 12b verbunden ist, die
nicht durch das Spaltenadreßsignal ausgewählt sind, gibt ein
Signal vom Pegel "0" aus. Infolgedessen bleiben die Transi
storen 14b ausgeschaltet, und demgemäß bleiben die normal
arbeitenden Bitleitungen 12b vom zweiten Abschnitt der Da
tenleitungen 30 getrennt.
Wenn andererseits das Spaltenadreßsignal auf dem Adreßbus 82
ein Paar normal arbeitender Bitleitungen 12b kennzeichnet,
geben die redundanten Spaltendekoder 21a und 21b jeweils ein
Signal vom Pegel "0" aus. Auf dieses Signal hin werden die
Transistoren 24a und 24b als zweite Schalter ausgeschaltet,
wohingegen der dritte Schalter 50 eingeschaltet wird. In
folgedessen werden die redundanten Bitleitungen 22a und 22b
vom ersten Abschnitt des Paars komplementärer Datenleitungen
61 abgetrennt.
Andererseits wird der erste Abschnitt des Paars von Daten
leitungen 61 mit dem zweiten Abschnitt des Paars von Daten
leitungen 30 verbunden. Dabei gibt der Spaltendekoder 11b
ein Signal vom Pegel "1" auf dasselbe Spaltenadreßsignal hin
aus. Infolgedessen werden die als erster Schalter wirkenden
Transistoren 14b eingeschaltet, und sie verbinden die normal
arbeitenden Bitleitungen 12b mit dem zweiten Abschnitt der
Datenleitungen 30. Infolgedessen werden die normal arbeiten
den Bitleitungen 12b über den zweiten Abschnitt der Daten
leitungen 30, den aktivierten dritten Schalter 50 und den
ersten Abschnitt von Datenleitungen 61 mit dem Differenzver
stärker 41 verbunden. Dieser verstärkt demgemäß die von den
normal arbeitenden Bitleitungen 12b zugeführten Signale. Der
mit den durch das Spaltenadreßsignal nicht ausgewählten feh
lerhaften Bitleitungen 12a verbundene Spaltendekoder 11a
gibt dann ein Signal vom Pegel "0" aus. Infolgedessen blei
ben die Transistoren 14a jeweils ausgeschaltet, und dadurch
sind die durch das Spaltenadreßsignal nicht ausgewählten
Bitleitungen 12a vom zweiten Abschnitt der Datenleitungen 30
getrennt.
Auf diese Weise können die fehlerhaften Bitleitungen 12a
richtig durch die redundanten Bitleitungen 22a ersetzt wer
den. Darüber hinaus können aufgrund der Funktion des dritten
Schalters 50 entsprechende Spaltendekoder, wie der mit den
normal arbeitenden Bitleitungen 12b verbundene Spaltendeko
der 11b und selbst der mit den fehlerhaften Bitleitungen 12a
verbundene Spaltendekoder 11a ein Signal vom Pegel "1" oder
"0" abhängig vom Spaltenadreßsignal ausgeben. Zum Desakti
vieren der Spaltendekoder 12a, 12b sind demgemäß keine Si
cherungen für diese Spaltendekoder erforderlich. Es ist da
her möglich, das Muster für die jeweiligen Spaltendekoder
12a und 12b wirksam zu verringern und demgemäß die gesamte
Fläche des Chips zu verkleinern.
Obwohl im vorstehenden zum Vereinfachen der Zeichungen nicht
beschrieben, verfügt jeder Halbleiterspeicher über eine Vor
spannungsschaltung zum Vorspannen des Paars von Datenleitun
gen 30 bzw. 61 und über mehrere Kurzschlußschaltungen zum
Herbeiführen von Kurzschlüssen zwischen den komplementären
Datenleitungen 30 bzw. 61 der beiden Abschnitte und zwischen
den Ausgangsanschlüssen 43 des Differenzverstärkers 41.
Fig. 4 zeigt einen Schaltungsblock gemäß einem anderen Aus
führungsbeispiel der Erfindung. Dieser Schaltungsblock weist
nur ein Paar redundanter Bitleitungen 22a statt mehrerer
solcher Paare auf. In diesem Fall ist die NOR-Schaltung 140
im dritten Schalter 50 von Fig. 2 durch einen Inverter 240
ersetzt.
Claims (4)
1. Halbleiterspeicher, der dazu in der Lage ist, fehler
hafte Bitleitungen durch redundante Bitleitungen zu erset
zen, mit
- - einem Differenzverstärker (41);
- - einem Paar komplementärer Datenleitungen (30, 61), die mit dem Differenzverstärker verbunden werden können;
- - mehreren Paaren komplementärer Bitleitungen (12) , die mit dem Paar komplementärer Datenleitungen (30) verbunden werden können;
- - mehreren Spaltendekodern (11) zum Ausgeben eines Steuer signals auf ein Spaltenadreßsignal hin;
- - einer ersten Schalteinrichtung (14) zum Verbinden eines jeweiligen Paars der komplementären Bitleitungen (12) mit dem Paar komplementärer Datenleitungen (30) auf das Steuer signal von einem jeweiligen der mehreren Spaltendekoder (11) hin;
- - mindestens einem Paar redundanter komplementärer Bitlei tungen, die mit dem Paar komplementärer Datenleitungen (61) verbunden werden können;
- - mindestens einem redundanten Spaltendekoder (21) mit einer Einrichtung zum Speichern von Spaltenadreßdaten eines Paars fehlerhafter Bitleitungen, der ein Redundanzsignal auf ein Spaltenadreßsignal hin ausgibt, das den gespeicherten Spal tenadreßdatenwert anzeigt;
- - und einer zweiten Schalteinrichtung (24) zum Verbinden eines jeweiligen Paars der komplementären Bitleitungen (22) mit dem Paar komplementärer Datenleitungen (61) auf das Re dundanzsignal vom jeweils zugehörigen Spaltendekoder (21) hin; gekennzeichnet durch
- - eine dritte Schalteinrichtung (50), die in das Paar kom plementärer Datenleitungen (30, 61) geschaltet ist, um diese Leitungen in einen ersten Abschnitt des Paars komplementärer Datenleitungen (61) zwischen dem Differenzverstärker (61) und dem dritten Schalter und einen zweiten Abschnitt des Paars komplementärer Datenleitungen (30) auf der anderen Seite des dritten Schalters zu unterteilen, wobei die Paare komplementärer Bitleitungen (12) mit dem zweiten Abschnitt über die ersten Schalteinrichtungen (14) und das mindestens eine Paar redundanter komplementärer Bitleitungen mit dem ersten Abschnitt über die jeweilige zweite Schalteinrichtung (24) verbunden ist, welche dritte Schalteinrichtung den zweiten Abschnitt des Paars komplementärer Datenleitungen (30) vom ersten Abschnitt des Paars komplementärer Daten leitungen (61) auf das Steuersignal von einem beliebigen des mindestens einen redundanten Spaltendekoders (21) hin trennt.
2. Halbleiterspeicher nach Anspruch 1, gekennzeichnet
durch ein einziges Paar redundanter Bitleitungen (22, 22a),
wobei die dritte Schalteinrichtung (50) einen Inverter (240)
zum Invertieren des Ausgangssignals vom redundanten Spalten
dekoder (21, 21a) und Schaltelemente (142-145) aufweist,
die durch das Ausgangssignal vom Inverter (240) gesteuert
werden.
3. Hallbeiterspeicher nach Anspruch 1, gekennzeichnet
durch mehrere Paare redundanter Bitleitungen (22; 22a, 22b),
wobei die dritte Schalteinrichtung (50) über eine NOR-Schal
tung (140) verfügt, die die Ausgangssignale von den redun
danten Spaltendekodern (21; 21a, 21b) empfängt, wie über
Schaltelemente (142-145), die durch das Ausgangssignal von
der NOR-Schaltung 140 gesteuert werden, wodurch die dritte
Schalteinrichtung die beiden Abschnitte des Paars komplemen
tärer Datenleitungen (61, 30) miteinander verbindet, wenn
die NOR-Schaltung kein Redundanzsignal empfängt, und sie die
beiden Abschnitte voneinander trennt, wenn die NOR-Schaltung
das Redundanzsignal von einem beliebigen des mindestens
einen redundanten Spaltendekoders (21; 21a, 21b) empfängt.
4. Halbleiterspeicher nach Anspruch 1, dadurch gekenn
zeichnet, daß jeder Spaltendekoder (11) mehrere NAND-Schal
tungen (111) aufweist, deren Eingänge mit einem das Spalten
adreßsignal führenden Adreßbus (82) verbunden sind, eine
NOR-Schaltung (112), die mit Ausgangsanschlüssen der NAND-
Schaltungen (111) jeweils verbunden sind, einen Inverter
(113), der mit dem Ausgangsanschluß der NOR-Schaltung (112)
verbunden ist, einen P-Kanal-Transistor (114) und einen N-
Kanal-Transistor (115), die in Reihe zwischen eine Datensig
nalausgangsleitung (83) und Masse geschaltet sind, und an
die das vom Inverter (113) invertierte Signal gelegt wird;
einen weiteren N-Kanal-Transistor (116), der parallel mit
dem N-Kanal-Transistor (115) geschaltet ist, und einen wei
teren Inverter (117), der zwischen den weiteren N-Kanal-
Transistor (116) und die Datensignalausgangsleitung (83) ge
schaltet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2103956A JPH043399A (ja) | 1990-04-19 | 1990-04-19 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4112891A1 true DE4112891A1 (de) | 1991-10-24 |
Family
ID=14367857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4112891A Ceased DE4112891A1 (de) | 1990-04-19 | 1991-04-19 | Halbleiterspeicher mit redundanten bitleitungen |
Country Status (3)
Country | Link |
---|---|
US (1) | US5227999A (de) |
JP (1) | JPH043399A (de) |
DE (1) | DE4112891A1 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2600018B2 (ja) * | 1990-09-29 | 1997-04-16 | 三菱電機株式会社 | 半導体記憶装置 |
US5471431A (en) * | 1993-04-22 | 1995-11-28 | Sgs-Thomson Microelectronics, Inc. | Structure to recover a portion of a partially functional embedded memory |
US5392245A (en) * | 1993-08-13 | 1995-02-21 | Micron Technology, Inc. | Redundancy elements using thin film transistors (TFTs) |
US5546349A (en) * | 1995-03-13 | 1996-08-13 | Kabushiki Kaisha Toshiba | Exchangeable hierarchical data line structure |
US5631868A (en) * | 1995-11-28 | 1997-05-20 | International Business Machines Corporation | Method and apparatus for testing redundant word and bit lines in a memory array |
US5737511A (en) * | 1996-06-13 | 1998-04-07 | United Microelectronics Corporation | Method of reducing chip size by modifying main wordline repair structure |
KR100374633B1 (ko) * | 2000-08-14 | 2003-03-04 | 삼성전자주식회사 | 리던던시 효율을 향상시키는 칼럼 리던던시 구조를 갖는반도체 메모리 장치 |
KR100492799B1 (ko) * | 2002-11-08 | 2005-06-07 | 주식회사 하이닉스반도체 | 강유전체 메모리 장치 |
KR100648281B1 (ko) | 2005-01-14 | 2006-11-23 | 삼성전자주식회사 | 보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치 |
DE102006035076B4 (de) * | 2006-07-28 | 2010-04-08 | Qimonda Ag | Integrierter Halbleiterspeicher und Verfahren zum Betreiben eines integrierten Halbleiterspeichers |
KR100825012B1 (ko) | 2006-09-28 | 2008-04-24 | 주식회사 하이닉스반도체 | 저전력 소모를 위한 컬럼 디코더 |
JP2011113620A (ja) | 2009-11-27 | 2011-06-09 | Elpida Memory Inc | 半導体装置及びこれを備えるデータ処理システム |
US9202569B2 (en) | 2011-08-12 | 2015-12-01 | Micron Technology, Inc. | Methods for providing redundancy and apparatuses |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3903486A1 (de) * | 1988-05-13 | 1989-11-23 | Samsung Electronics Co Ltd | Verfahren und schaltung zur wahl einer ersatzspalte |
US4918662A (en) * | 1987-03-27 | 1990-04-17 | Nec Corporation | Semiconductor memory device having redundant structure for segmented word line arrangement |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58130495A (ja) * | 1982-01-29 | 1983-08-03 | Toshiba Corp | 半導体記憶装置 |
US4587638A (en) * | 1983-07-13 | 1986-05-06 | Micro-Computer Engineering Corporation | Semiconductor memory device |
EP0195429A3 (de) * | 1985-03-20 | 1989-03-22 | Kabushiki Kaisha Toshiba | Halbleiterspeichergerät |
JPS632351A (ja) * | 1986-06-20 | 1988-01-07 | Sharp Corp | 半導体装置 |
JPS6414800A (en) * | 1987-07-08 | 1989-01-18 | Nec Corp | Semiconductor memory device |
JP2837433B2 (ja) * | 1989-06-05 | 1998-12-16 | 三菱電機株式会社 | 半導体記憶装置における不良ビット救済回路 |
JP2582439B2 (ja) * | 1989-07-11 | 1997-02-19 | 富士通株式会社 | 書き込み可能な半導体記憶装置 |
-
1990
- 1990-04-19 JP JP2103956A patent/JPH043399A/ja active Pending
-
1991
- 1991-04-08 US US07/681,747 patent/US5227999A/en not_active Expired - Lifetime
- 1991-04-19 DE DE4112891A patent/DE4112891A1/de not_active Ceased
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4918662A (en) * | 1987-03-27 | 1990-04-17 | Nec Corporation | Semiconductor memory device having redundant structure for segmented word line arrangement |
DE3903486A1 (de) * | 1988-05-13 | 1989-11-23 | Samsung Electronics Co Ltd | Verfahren und schaltung zur wahl einer ersatzspalte |
Non-Patent Citations (1)
Title |
---|
Fujii Syuso et al., A Low-Power Sub 100ns 256K Bit Dynamic RAM, in: IEEE Journal of Solid-State Circuits, Vol. SC-18, No. 5, Oktober 1983, S. 441-445 * |
Also Published As
Publication number | Publication date |
---|---|
US5227999A (en) | 1993-07-13 |
JPH043399A (ja) | 1992-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3638632C2 (de) | ||
DE3716518C2 (de) | ||
EP0636258B1 (de) | Integrierter halbleiterspeicher mit redundanzeinrichtung | |
DE3724509A1 (de) | Dynamischer ram | |
DE69907997T2 (de) | Halbleiterspeicherschaltung mit Redundanz | |
DE3401796A1 (de) | Halbleiterspeichervorrichtung | |
DE3603926A1 (de) | Halbleiter-speicherelement | |
DE4111708C2 (de) | ||
DE3037130A1 (de) | Halbleiter-speicherschaltung und adressenbezeichnungsschaltung dafuer | |
DE4112891A1 (de) | Halbleiterspeicher mit redundanten bitleitungen | |
DE2840578A1 (de) | Abtast-verstaerker | |
DE4132831C2 (de) | Halbleiterspeichervorrichtung | |
DE3427423A1 (de) | Integrierte halbleiterschaltungsanordnung | |
DE2247704A1 (de) | Aus monolithisch integrierten schaltkreisen aufgebaute datenverarbeitungsanlage | |
DE2335785B2 (de) | Schaltungsanordnung zum Prüfen einer Matrixverdrahtung | |
DE3906897A1 (de) | Halbleiterspeichereinrichtung mit verbesserter redundanzschaltung | |
DE4316283C2 (de) | Halbleiterspeichervorrichtung | |
DE3939849A1 (de) | Halbleiterspeichereinrichtung mit einem geteilten leseverstaerker und verfahren zu deren betrieb | |
DE3921404C2 (de) | Elektrisch löschbarer, programmierbarer Speicher mit freischwebendem Gate und Verfahren zum Auslesen desselben | |
DE10243119A1 (de) | Halbleiterspeichervorrichtung | |
EP0170727A1 (de) | Integrierter Schreib-Lesespeicher | |
DE2335824C3 (de) | Schaltungsanordnung und Verfahren zum Prüfen der Richtigkeit von Verbindungen | |
DE3405608C2 (de) | ||
DE60123542T2 (de) | Assoziativspeicherschaltung für Wiederauffindung in einem Datenverarbeitungssystem | |
DE19513287A1 (de) | Halbleiterspeichereinrichtung mit verbesserter Redundanzschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |