DE4107149C2 - Blockierverfahren beim Implantieren von hochenergetischen Ionen unter Verwendung eines Nitridfilms - Google Patents
Blockierverfahren beim Implantieren von hochenergetischen Ionen unter Verwendung eines NitridfilmsInfo
- Publication number
- DE4107149C2 DE4107149C2 DE4107149A DE4107149A DE4107149C2 DE 4107149 C2 DE4107149 C2 DE 4107149C2 DE 4107149 A DE4107149 A DE 4107149A DE 4107149 A DE4107149 A DE 4107149A DE 4107149 C2 DE4107149 C2 DE 4107149C2
- Authority
- DE
- Germany
- Prior art keywords
- blocking
- layer
- oxide layer
- nitride layer
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 150000004767 nitrides Chemical class 0.000 title claims description 31
- 230000000903 blocking effect Effects 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 21
- 150000002500 ions Chemical class 0.000 title claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 2
- 238000007796 conventional method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002981 blocking agent Substances 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Description
Die vorliegende Erfindung betrifft ein Blockierverfahren
beim Implantieren von hochenergetischen Ionen.
Im allgemeinen werden metallische Materialien wie
beispielsweise W und Ti beim Blockieren der Implantation
von Ionen vorgeschlagen. Jedoch gab es bisher keine
detaillierte Technik hinsichtlich der Verwendung der
Materialien, keine Blockierstruktur und kein Blockier
verfahren.
Bei einem herkömmlichen Verfahren wird das metallische
Material abgeschieden und ein Photolack
wird darüber in der Weise aufgetragen, daß die Ionen
nicht in den Blockierbereich gelangen sollten. Dieses
herkömmliche Verfahren hat jedoch die im Folgenden
beschriebenen Nachteile:
In dem Fall nämlich, in dem das herkömmliche Verfahren
unter Verwendung eines Photolacks
verwendet wird, können sich die charakteristischen Eigenschaften
des Photolacks, z. B.
Haftung, Lichtempfindlichkeit oder thermische Stabilität, verschlechtern.
Beispiele für bekannte Dotierverfahren sind in den Druckschriften
US 47 17 686, US 44 66 174 und US 44 59 741 beschrieben.
Diese verwenden eine Struktur zur Maskierung von
hochenergetischer Ionenimplantation, wobei die oberste
Maskierungsschicht eine Photolackschicht ist. Diese muß
eine erhebliche Schichtdicke aufweisen, um die hochenergetischen
Ionen in der Photolackschicht weitgehend zu absorbieren.
Derartige Photolackschichten lassen sich aber
mit herkömmlichen Spin-On-Verfahren nur schwer auftragen
und erweisen sich ebenso ungünstig für den anschließenden
Belichtungs- und Entwickungsprozeß.
Lediglich das in der US 42 57 832 beschriebene Verfahren
verzichtet auf die Verwendung einer Photolackstruktur als
Implantationsmaske, - an deren Stelle wird jedoch als Maskierungsschicht
eine Polysiliziumschicht verwendet, die im
fertigen Bauelement als Gate-Elektrode verbleibt.
Des weiteren besteht im Falle der Verwendung metallischer
Materialien wie beispielsweise W und Ti ein Unterschied
zwischen dem Metall und dem Nitrid oder Oxid, wodurch ein
Defekt oder eine fehlerhafte Übertragung in dem Wafer
auftreten kann.
Wird des weiteren die blockierende Schicht abgezogen, so
kann die Oberfläche des Wafers beschädigt werden, wodurch
es unmöglich wird, die gewünschten Charakteristika in der
Anordnung zu erzielen.
Ziel der vorliegenden Erfindung ist es, ein Blockierver
fahren beim Implantieren von hochenergetischen Ionen und
dessen Ätzprozess unter Verwendung eines Nitridfilms
bereit zu stellen, bei dem Nachteile herkömmlicher
Techniken vermieden werden.
Dieses Ziel wird durch die Merk
male des Patentanspruches 1 gelöst.
Es wird ein Nitridfilm im
erfindungsgemäßen Blockierverfahren verwendet,
um die
Implantation hochenergetischer Ionen zu blockieren.
Obiges Ziel und weitere Vorteile der vorliegenden
Erfindung werden im Folgenden anhand eines Ausführungsbei
spieles unter Bezugnahme auf die beigefügten Zeichnungen
näher erläutert. Es zeigen:
Fig. 1A bis 1L Das Verfahren des Blockierens beim
Implantieren von hochenergetischen Ionen
unter Verwendung eines Nitridfilms gemäß
der vorliegenden Erfindung und
Fig. 2 eine schematische Darstellung der
Schichten der Fig. 1.
Das Blockierverfahren beim Implantieren von hochenergeti
schen Ionen gemäß der vorliegenden Erfindung wird im
Folgenden unter Bezugnahme auf die Fig. 1A bis 1L
näher erläutert.
Eine LOCOS Pufferoxidschicht 2 und eine LOCOS Nitri
dschicht (Si3N4)3 sind auf einem Siliziumsubstrat 7
ausgebildet, auf dem gemäß herkömmlicher Technik eine
Feldoxidschicht 1 ausgebildet ist. Eine Niedertemperatur
oxidschicht (LTO) 4 ist auf der LOCOS Nitridschicht 3
angeordnet um die Belastung zu reduzieren.
Im vorliegenden Fall sind die Niedertemperaturoxidschicht
4 und die LOCOS Nitridschicht 3 in einem Dickenverhältnis
von 4 : 1 abgeschieden und abhängig von der zugeführten
Energie kann die Dicke der Niedertemperaturoxidschicht 4
variiert werden (bezugnehmend auf Fig. 1B).
Eine Blockiernitridschicht 5 ist auf der Niedertemperatur
oxidschicht 4 mit variabler Dicke abhängig von der Energie der
zu implantierenden Ionen abgeschieden (unter Bezugnahme auf
Fig. 1C). Ein Photolack 6 ist auf die
Blockiernitridschicht 5 zum Zwecke des Ausbildens der
Schaltungen aufgetragen. Dann wird der Photolack
belichtet und entwickelt (bezugnehmend auf
Fig. 1D). Ein Trockenätzen wird innerhalb einer Nitrid
kammer derart durchgeführt, daß das Ätzverhältnis zwischen
der Blockiernitridschicht 5 und dem Photolack
6 1,5 : 1 ist (bezugnehmend auf Fig. 1E).
Dann wird die Niedertemperaturoxidschicht 4 einer
Trockenätzung innerhalb einer Oxidkammer in einer Weise
unterworfen, daß das Verhältnis zwischen Niedertemperatur
oxidschicht 4 und Photolack 6 3 : 1
wird. In diesem Fall wird die Dicke der verbleibenden
Niedertemperaturoxidschicht 4 100 nm (bezugnehmend auf
Fig. 1F). Dann wird der Photolack 6
abgezogen (bezugnehmend auf Fig. 1G).
Dann wird eine Implantation hochenergetischer Ionen/I/I
ausgeführt, und bei der Bestimmung
ihrer Energie müssen die Dicken der Niedertempe
raturoxidschicht 4 (100 nm), der LOCOS Nitridschicht 3
und der LOCOS Pufferoxidschicht 2 in die Berechnungen
miteinbezogen werden (bezugnehmend auf Fig. 1H).
Durch Entfernen der Blockiernitridschicht 5 (bezugnehmend
auf Fig. 1I), der Niedertemperaturoxidschicht 4 (bezug
nehmend auf Fig. 1J), der LOCOS Nitridschicht 3 (bezug
nehmend auf Fig. 1K) und der LOCOS Pufferoxidschicht 2
(bezugnehmend auf Fig. L) ist das Verfahren beendet.
Das heißt, die Fig. 1A bis 1I demonstrieren die
Verfahrensschritte der Implantation hochenergetischer
Ionen.
Wie in Fig. 2 gezeigt, sind gemäß der vorliegenden
Erfindung zwei Nitridschichten 3, 5 und zwei Oxidschichten
2, 4 auf dem Siliziumsubstrat 7 ausgebildet. Hier sind
ein paar der LOCOS Pufferoxidschichten und ein paar der
LOCOS Nitridschichten 3 der bestehenden Struktur gleich,
während die Niedertemperaturoxidschicht 4 dazu dient, die
Belastung zu mindern und den Druck durch die Oberfläche
des Wafers zu reduzieren. Die Blockiernitridschicht 5
besitzt eine hochenergetische Blockierstruktur.
Gemäß dem Verfahren der vorliegenden Erfindung wird die
Nitridschicht 5 als Blockiermittel verwendet und daher
kann das Verfahren mit der bestehenden Einrichtung
durchgeführt werden. Des weiteren wird die Nitridschicht
5 aus einem Nitrid (Si3N4) gebildet und sie führt daher
die Blockierfunktion bei einer weit geringeren Dicke
durch als diese bei anderen Materialien wie beispiels
weise Al- oder Photoresist-Oxiden möglich ist, um gleichzeitig die
Implantationssteuerung zu vereinfachen und diese genauer werden zu
lassen.
Des weiteren wird die Ionenimplantation über die gesamte
obere Fläche der Niedertemperaturoxidschicht 4, der
Blockiernitridschicht 5 und der LOCOS Pufferoxidschicht 2
vorgenommen. Daher können ohne die Vornahme eines
eigenständigen Verfahrensschrittes die Oberflächendefekte
eliminiert werden, die während der Implantation hochener
getischer Ionen mit hoher Wahrscheinlichkeit auftreten.
Daher können Verluste durch Channeling in Polysilizium vernachlässigt
werden, die Effizienz der Implantation hochenergetischer
Ionen verbessert und andere, verschiedenstartige Probleme,
die damit verbunden sind einfachst gelöst werden.
Obige Beschreibung basierte auf der Verwendung hochdotierterP-
Schichten. Die vorliegende Erfindung kann jedoch ebenfalls
durchgeführt werden in unterschiedlichsten anderen
Ausführungsformen, z. B. bei der Erzeugung einer dotierten Schicht mit abnehmender Dotierungskonzentration
in einer DRAM Zelle, bei der Erzeugung einer vergrabenen
P-Schicht in einem Bipolartransistor, bei denen die
Implantation hochenergetischer Ionen im Megaelek
tronenvoltbereich eingesetzt wird.
Claims (3)
1. Verfahren zum Blockieren einer Implantation hochenergetischer
Ionen unter Verwendung eines Nitridfilms,
das umfaßt:
- a) Ausbilden einer Pufferoxidschicht (2) und einer Nitridschicht (3) auf einem Siliziumsubstrat (7);
- b) Abscheiden einer Niedertemperaturoxidschicht (4) auf der Nitridschicht (3) in einer variablen Dicke entsprechend der verwendeten Implantationsenergie;
- c) Abscheiden einer Blockiernitridschicht (5) auf der Niedertemperaturoxidschicht (4);
- d) Auftragen und Strukturieren eines Photoresist (6);
- e) Ätzen der Blockiernitridschicht (5) mit dem Photoresist (6) als Ätzmaske;
- f) Ätzen der Niedertemperaturoxidschicht (4);
- g) Entfernen des Photoresist (6);
- h) Durchführen der Implantation von hochenergetischen Ionen;
- i) Entfernen der Blockiernitridschicht (5), der Niedertemperaturoxidschicht (4), der Nitridschicht (3) sowie der Pufferoxidschicht (2) in der erwähnten Reihenfolge.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß eine Feldoxidschicht (1), die Pufferoxidschicht
(2) und die Nitridschicht (3) in einem LOCOS-Prozeß
ausgebildet werden.
3. Verfahren nach Anspruch 1 oder 2, gekennzeichnet
durch Trockenätzen der Blockiernitridschicht (5) und
der Niedertemperaturoxidschicht (4).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900003165A KR930000876B1 (ko) | 1990-03-09 | 1990-03-09 | 질화막을 이용한 고에너지 이온 주입 저지방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4107149A1 DE4107149A1 (de) | 1991-09-12 |
| DE4107149C2 true DE4107149C2 (de) | 1997-04-03 |
Family
ID=19296842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4107149A Expired - Fee Related DE4107149C2 (de) | 1990-03-09 | 1991-03-06 | Blockierverfahren beim Implantieren von hochenergetischen Ionen unter Verwendung eines Nitridfilms |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2524431B2 (de) |
| KR (1) | KR930000876B1 (de) |
| DE (1) | DE4107149C2 (de) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19611512A1 (de) | 1996-03-23 | 1997-09-25 | Pierburg Ag | Elektrisch angetriebene Luftpumpe |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2832388C2 (de) * | 1978-07-24 | 1986-08-14 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat |
| JPS56105651A (en) * | 1980-01-28 | 1981-08-22 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS56148823A (en) * | 1980-04-21 | 1981-11-18 | Toshiba Corp | Production of planer type semiconductor device |
| JPS57128921A (en) * | 1981-02-02 | 1982-08-10 | Nec Corp | Manufacture of semiconductor element |
| DE3133841A1 (de) * | 1981-08-27 | 1983-03-17 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen |
| US4466174A (en) * | 1981-12-28 | 1984-08-21 | Texas Instruments Incorporated | Method for fabricating MESFET device using a double LOCOS process |
| JPS60247922A (ja) * | 1984-05-23 | 1985-12-07 | Hitachi Ltd | 半導体装置の製造方法 |
| DE3662627D1 (en) * | 1985-06-03 | 1989-05-03 | Siemens Ag | Method of simultaneously producing bipolar and complementary mos transistors as a common silicon substrate |
| JPS63117467A (ja) * | 1986-11-05 | 1988-05-21 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1990
- 1990-03-09 KR KR1019900003165A patent/KR930000876B1/ko not_active IP Right Cessation
-
1991
- 1991-03-06 DE DE4107149A patent/DE4107149C2/de not_active Expired - Fee Related
- 1991-03-08 JP JP3043595A patent/JP2524431B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR930000876B1 (ko) | 1993-02-08 |
| DE4107149A1 (de) | 1991-09-12 |
| JP2524431B2 (ja) | 1996-08-14 |
| KR910017599A (ko) | 1991-11-05 |
| JPH0774124A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10134484B4 (de) | Verfahren zur Verhinderung eines Biegens von Halbleiterschichten und anhand des Verfahrens hergestellte Halbleitervorrichtung | |
| EP0010624B1 (de) | Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen | |
| DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| EP0010596B1 (de) | Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen | |
| DE3628488C2 (de) | Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen | |
| DE10051600C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit Grabenisolationsbereichen und Halbleitervorrichtung mit einer Elementisolationsstruktur | |
| DE4434321C2 (de) | Optischer Wellenleiter mit einem Polymerkern und dessen Herstellungsverfahren | |
| DE10345346B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind | |
| DE4142469B4 (de) | Verfahren zur Erzeugung und zur Entfernung von temporären Siliziumdioxid-Strukturen | |
| DE2916843C2 (de) | ||
| DE4109184C2 (de) | Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils | |
| DE10124413A1 (de) | Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben | |
| DE2615754C2 (de) | ||
| DE4006701A1 (de) | Halbleitervorrichtung und verfahren zu deren herstellung | |
| DE3530773A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE3540422C2 (de) | Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen | |
| DE2922015A1 (de) | Verfahren zur herstellung einer vlsi-schaltung | |
| DE10219123A1 (de) | Verfahren zur Strukturierung keramischer Schichten | |
| DE10235793B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung (MOS-Transistor) | |
| DE3402825A1 (de) | Halbleiteranordnung mit isolationsnut und herstellungsverfahren | |
| DE2115455B2 (de) | Verfahren zum Herstellen individueller Halbleiterbauelemente unterschiedlicher elektrischer Leitfähigkeitscharakteristiken auf einem isolierenden Substrat | |
| WO2007147790A1 (de) | Verfahren zur selektiven entspiegelung einer halbleitergrenzfläche durch eine besondere prozessführung | |
| DE19853432A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen derselben | |
| EP0028786B1 (de) | Ionenimplantationsverfahren | |
| DE19859090B4 (de) | Verfahren zum Herstellen von Gateoxiden mit verschiedenen Dicken |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
| 8339 | Ceased/non-payment of the annual fee |