DE4106690A1

DE4106690A1 - Verfahren zur steuerung einer last sowie eine schaltungsanordnung zur durchfuehrung dieses verfahrens mit einem igbt-transistor

Info

Publication number: DE4106690A1
Application number: DE19914106690
Authority: DE
Inventors: Karl-Diether Dipl Ing Nutz
Original assignee: Telefunken Electronic GmbH
Current assignee: Microchip Technology Munich GmbH
Priority date: 1991-03-02
Filing date: 1991-03-02
Publication date: 1992-09-10
Anticipated expiration: 2011-03-03
Also published as: DE4106690C2

Description

Die Erfindung betrifft ein Verfahren zur Steuerung ei ner in einem Laststromkreis geschalteten Last mittels eines elektronischen Schalters sowie eine Schaltungsan ordnung zur Durchführung dieses Verfahrens.

Zur Steuerung von Lasten in Wechselstromkreisen oder Gleichstromkreisen werden häufig Thyristoren einge setzt, wobei sie zur Leistungssteuerung (Anschnittssteuerung) oder in Gleichstromkreisen als kontaktlose Schalter dienen. Zum Sichern von Laststrom kreisen vor Überlastung und Kurzschlüssen werden an statt Schmelzsicherungen häufig elektronische Sicherun gen eingesetzt, indem solche kontaktlose Schalter die Abschaltung des Laststromes bei Störfällen im Last stromkreis übernehmen.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Steuerung einer in einem Laststrom kreis gesteuerten Last anzugeben, das diese Last mit tels eines elektronischen Schalters derart steuert, daß er sich im Kurzschlußfall selbst schützt und die Last bei andauernder Überlastung abschaltet. Ferner besteht die Aufgabe darin, eine Schaltungsanordnung zur Durch führung dieses Verfahrens zu schaffen.

Die Lösung dieser Aufgabe ist durch die kennzeichnenden Merkmale der Patentansprüche 1, 2 und 3 sowie 10, 11, 12 und 13 gegeben. Hiernach wird als elektronischer Schalter ein IGBT-Transistor (Insulated-Gate-Bipolar- Transistor) - also ein bipolarer Transistor mit MOS- Eingang - verwendet, der im Fall des Patentanspruches 1 in Reihe zur Last geschaltet ist und im Fall der Pa tentansprüche 2 und 3 in einem Steuerstromkreis des Laststromkreises liegt.

Dieser IGBT-Transistor ist ein fast idealer Schalter, der in mancher Hinsicht dem Leistungs-MOS-FET ähnelt - er benötigt keinen Eingangsstrom -, jedoch einen bipo laren Strompfad aufweist, weshalb eine weitaus höhere Stromdichte als beim MOS-FET erzielbar ist. Ein weite rer Vorteil liegt darin, daß der IGBT-Transistor im Ge gensatz zum MOS-FET in Rückwärtsrichtung sperrt.

Erfindungsgemäß wird ein Ist-Wert des Laststromes mit zwei Referenzspannungsschwellen verglichen und in Ab hängigkeit dieses Vergleichs der Laststrom entweder im Falle eines Kurzschlusses sofort abgeschaltet oder im Falle einer Überlastung erst nach einer gewissen Zeit dauer abgeschaltet. Dieses erfindungsgemäße Verfahren bildet somit das Verhalten einer Schmelzsicherung nach, wozu insbesondere eine Takterzeugungseinrichtung vorge sehen ist, die zur Erzeugung eines definierten Zeitin tervalles dient.

Im folgenden soll die Erfindung anhand von Ausführungs beispielen im Zusammenhang mit den Zeichnungen näher erläutert werden. Es zeigen:

Fig. 1 ein Schaltbild eines ersten Ausführungsbei spieles der Erfindung,

Fig. 2 ein Schaltbild eines zweiten Ausführungsbei spieles der Erfindung,

Fig. 3 ein Schaltbild eines dritten Ausführungsbei spieles der Erfindung,

Fig. 4 ein Schaltbild einer Variante des Ausfüh rungsbeispieles nach Fig. 3,

Fig. 5 Impulsdiagramme zur Erläuterung der Funktion der Frequenzteilerschaltung,

Fig. 6 Impulsdiagramme zur Erläuterung der Funktion der Restwinkelversorgungseinheit nach Fig. 2 und

Fig. 7 Impulsdiagramme zur Erläuterung der Funktion der Restwinkelversorgung bei dem Ausführungs beispiel nach Fig. 4.

In den Figuren sind einander entsprechende Elemente mit den gleichen Bezugszeichen versehen.

In Fig. 1 ist mit den Bezugszeichen 1, 2 und 7 eine Last, ein IGBT-Transistor und eine Rückengleichrichter schaltung 7 bezeichnet. Da der IGBT-Transistor in Rück wärtsrichtung sperrt, muß daher eine Wechselspannung zunächst gleichgerichtet werden, wie es nach Fig. 1 mit diesem Brückengleichrichter 7 erfolgt. In Reihe zu der Last 1 und dem IGBT-Transistor 2 liegt ein Shunt- Widerstand R_SH zur Erzeugung eines Ist-Wertes des Laststromes I_L. Diese drei Elemente bilden den Last stromkreis, der an den Gleichspannungsausgang des Brückengleichrichters 7 angeschlossen ist, wobei der Minuspol das Bezugspotential der Schaltung bildet. Die Steuerschaltung für den IGBT-Transistor 2 ist in dem punktgestrichelten Kasten 14 dargestellt, die als inte grierte Schaltung mit den Anschlüssen a bis e ausführ bar ist. Diese integrierte Schaltung erhält ihre Spannungsversorgung über einen ersten Vorwiderstand R_V1 von dem positiven Pol des Brückengleichrichters 7 an den Anschluß c. Der Ist-Wert des Laststromes I_L wird an dem Shunt-Widerstand R_SH abgenommen und dem Anschluß b der Steuerschaltung 14 zugeführt. Dieser Anschluß b ist mit den nichtinvertierenden Eingängen eines ersten und zweiten Komparators K1 und K2 verbunden. An den inver tierenden Eingang R₁ des ersten Komparators K1 wird dagegen eine erste Referenzspannung U_ref1 und an den invertierenden Eingang R₂ des zweiten Komparators K2 eine zweite Referenzspannung U_ref2 angelegt.

Die Steuerschaltung 14 enthält ferner eine Ansteuer schaltung 3 für den IGBT-Transistor 2, dessen Gate- Elektrode über den Anschluß a von derselben angesteuert wird. Diese Ansteuerschaltung 3 enthält zur direkten Ansteuerung des IGBT-Transistors 2 eine Endstufe V1, ein D-Flip-Flop DF, ein ersten und zweites OR-Gatter G1 und G2 mit jeweils einem ersten und zweiten Eingang, einem AND-Gatter G4, einem Eingangskomparator 13 und einem RS-Flip-Flop F2. Das D-Flip-Flop DF steuert über seinen Q-Ausgang die Endstufe V1 an, wobei die an des sen D-Eingang liegende Information im Takt eines ersten Taktsignales auf dessen Q-Ausgang durchgeschoben wird. Dieses erste Taktsignal wird von einer Takterzeugungs einheit 4 erzeugt und an den Takteingang T des D-Flip- Flops DF geführt. Diese Takterzeugungseinheit 4 ist ein Nullpunktsdetektor, der im Nulldurchgang der von dem Brückengleichrichter 7 erzeugten pulsierenden Gleich spannung ein Nullpunktsignal erzeugt. Die an dem D-Ein gang liegende Information des D-Flip-Flops DF wird von dem AND-Gatter G4 erzeugt, dessen erster Eingang mit dem Q-Ausgang des RS-Flip-Flops F2 und dessen zweiter Eingang mit dem Ausgang des Eingangskomparators 13 ver bunden ist. Der R-Eingang des D-Flip-Flops DF ist mit dem Ausgang des ersten OR-Gatters G1 verbunden, während der R-Eingang des RS-Flip-Flops F2 mit dem Ausgang des zweiten OR-Gatters G2 verbunden ist. Der erste Eingang sowohl des ersten OR-Gatters G1 als auch des zweiten OR-Gatters G2 sind an den Ausgang des zweiten Kompara tors K2 angeschlossen. Der zweite Eingang des ersten OR-Gatters G1 erhält von einer Schaltungseinheit 9 ein Einschalt-Resetsignal das auch dem S-Eingang des RS- Flip-Flops F2 zugeführt wird. Schließlich wird der zweite Eingang des OR-Gatters G2 von dem Q-Ausgang ei nes Vorwärts-Rückwärtszählers 5 angesteuert. Dem Ein gang des Eingangskomparators 13 wird ein Einschalt signal U_EIN über den Anschluß e der Steuerschaltung 14 zum Einschalten des Laststromes I_L zugeführt.

Das von dem schon erwähnten Nullpunktsdetektor 4 er zeugte erste Taktsignal wird auch einem Frequenzteiler 6 zugeführt, der aus einem Vorwärtszähler 8, einem NAND-Flip-Flop F1 und einem OR-Gatter G3 aufgebaut ist. Dieser Vorwärtszähler 8 ist ein Drei-Bit-Zähler, dessen -Ausgang den -Eingang des NAND-Flip-Flops F1 ansteuert. Das von dem Nullpunktsdetektor 4 erzeugte erste Taktsignal wird sowohl dem Takteingang T des Zäh lers 8 als auch dem -Eingang des NAND-Flip-Flops F1 zugeführt. Das OR-Gatter G3 steuert den Rücksetz-Ein gang R des Zählers 8, während dessen erster Eingang mit dem Q-Ausgang des NAND-Flip-Flops F1 verbunden ist und dessen zweiter Eingang das Einschalt-Resetsignal von der Schaltungseinheit 9 zugeführt wird.

Der schon oben erwähnte Vorwärts-Rückwärtszähler 5 ist ebenfalls ein Drei-Bit-Zähler mit einem Rückwärts-Ein gang U_R, der von dem Q-Ausgang des NAND-Flip-Flops F1 des Frequenzteilers 6 angesteuert wird und mit einem Vorwärts-Eingang U_V, der mit dem Ausgang des ersten Komparators K1 verbunden ist. Der Rücksetz-Eingang R dieses Vorwärts-Rückwärtszählers 5 erhält ebenfalls das Einschalt-Resetsignal.

Schließlich ist noch eine Stromversorgungseinheit 10 vorgesehen, die die für die einzelnen Einheiten notwen digen Betriebsspannungen sowie die Referenzspannungen erzeugt. Gemäß Fig. 1 umfaßt diese Stromversorgungs einheit 10 einen weiteren Vorwiderstand R_V2, einen Speicherkondensator C, eine Diode D und eine Schal tungsanordnung 11 zur Erzeugung der benötigten Be triebsspannungen. Die Schaltungseinheit 11 ist einer seits mit der Kathode der Diode D verbunden und ande rerseits über den Anschluß d mit dem Speicherkonden sator C, der seinerseits auf dem Bezugspotential der Schaltung liegt. Die Anode der Diode D ist mit dem schon erwähnten Anschluß c verbunden, der neben dem ersten Vorwiderstand R_V1 auch mit einem zweiten Vor widerstand R_V2 verbunden ist, der seinerseits auf dem Bezugspotential der Schaltung liegt. An den Ausgängen R₁ und R₂ der Schaltungseinheit 11 sind die erste und zweite Referenzspannung U_ref1 und U_ref2 abgreifbar. Schließlich führt diese Schaltungseinheit 11 die an dem Speicherkondensator C zur Verfügung stehende Versor gungsspannung der Schaltungseinheit 9 zu, die daraus das Einschalt-Resetsignal erzeugt, das an deren Ausgang Z zur Verfügung steht.

Im folgenden soll die Funktionsweise der Steuerschal tung 14 nach Fig. 1 erläutert werden. Die Betriebs spannung V_DD wird mittels des aus den beiden Vorwider ständen R_V1 und R_V2 gebildeten Spannungsteilers sowohl dem Nullpunktsdetektor 4 als auch über die Diode D dem Speicherkondensator C und der Schaltungseinheit 11 zu geführt. Dieser Speicherkondensator C wird über die Diode D aufgeladen und dient somit zur Glättung des pulsierenden Gleichstromes. Hiermit verhindert die Diode D eine Entladung dieses Speicherkondensators C über den Anschluß c. Liegt die Betriebsspannung V_DD an dem Anschluß c an, erzeugt die Schaltungseinheit 9 das Einschalt-Resetsignal, indem am Ausgang Z dieser Schal tungseinheit 9 ein High (H) -Pegel erzeugt wird, falls die Eingangsspannung einen bestimmten Spannungspegel erreicht hat, um anschließend nach kurzer Dauer wieder auf Low (L)-Pegel zurückzukippen. Durch dieses Ein schalt-Resetsignal werden das D-Flip-Flop DF die An steuereinheit 3, der Vorwärtszähler 8 der Frequenztei lerschaltung 6 und der Vorwärts-Rückwärtszähler 5 zu rückgesetzt, während jedoch das RS-Flip-Flop F2 der An steuereinheit 3 gesetzt wird. Somit steht am Q-Ausgang dieses RS-Flip-Flops F2 ein H-Pegel an. Wird nun ein genügend großes Einschaltsignal U_EIN an den Anschluß e angelegt, schaltet der Ausgang des Einschaltkomparators 13 ebenfalls auf H-Pegel, so daß hierdurch das AND-Gat ter G4 auf den D-Eingang des D-Flip-Flops DF durch schaltet. Dies hat zur Folge, daß im Takt des ersten Taktsignales der Q-Ausgang des D-Flip-Flops DF eben falls auf H-Pegel umschaltet, wodurch über die Endstufe V₁ der IGBT-Transistor 2 leitend gesteuert wird.

Im folgenden soll nun die Funktionsweise der Frequenz teilerschaltung 6 im Zusammenhang mit dem Vorwärts- Rückwärtszähler anhand der Diagramme a bis d der Fig. 5 erläutert werden. Aus der pulsierenden Gleichspannung gemäß Diagramm a der Fig. 5 erzeugt der Nullpunkts detektor 4 mit dieser pulsierenden Gleichspannung gemäß dem Diagramm b nach Fig. 5 synchronisierte Impulse, die das erste Taktsignal darstellen. Da der Vorwärts zähler 8 ein Drei-Bit-Zähler ist, schaltet der -Aus gang dieses Zähler nach dem vierten Impuls des ersten Taktsignales von H-Pegel auf L-Pegel - gemäß Diagramm c zum Zeitpunkt t₁ -, wodurch das NAND-Flip-Flop F1 ge setzt wird. Dies bedeutet jedoch, daß der Q-Ausgang dieses NAND-Flip-Flops F1 nach Diagramm d zu diesem Zeitpunkt t₁ von L-Pegel auf H-Pegel schaltet. Dieser Pegelwechsel an dem Q-Ausgang des NAND-Flip-Flops F1 wird über das OR-Gatter G3 auf den R-Eingang des Zäh lers 8 übertragen, wodurch derselbe rückgesetzt wird. Dies erfolgt gemäß den genannten Diagrammen c und d zum Zeitpunkt t₂. Durch das Rücksetzen schaltet er Q-Aus gang des Zählers 8 wieder auf High-Pegel, mit der Folge, daß das erste Taktsignal am R-Eingang des NAND- Flip-Flops F1 dasselbe ebenfalls wieder rücksetzt, wes halb dessen Q-Ausgang wieder auf L-schaltet. Dieser Vorgang wiederholt sich jeweils nach vier Taktimpulsen des ersten Taktsignales, wie dies aus dem Diagramm d gemäß der Fig. 5 ersichtlich ist. Diese Impulse werden auf den Rückwärts-Eingang U_R des Vorwärts-Rückwärtszäh lers 5 geleitet, so daß derselbe rückwärts bis zum Zäh lerstand 0 zählt.

Tritt nun im Laststromkreis ein Störfall, beispiels weise eine Überlastung auf, steigt der an dem Shunt-Wi derstand R_SH auftretende Spannungsabfall pulsierend (da die Betriebsspannung V_DD eine pulsierende Gleichspan nung ist) bis auf den Wert der ersten Referenzspannung U_ref1 an, wobei jedoch angenommen sei, daß dieser Wert unterhalb dem Wert der zweiten Referenzspannung U_ref2 bleibt. Dies hat zur Folge, daß am Ausgang des ersten Komparators K1 erzeugt wird, die den Vorwärts-Rück wärtszähler 5 veranlassen, vorwärts zu zählen. Bleibt dieser Zustand genügend lange erhalten, gibt es einen Zeitpunkt, bei dem dieser Vorwärts-Rückwärtszähler 5 vollgezählt ist, unabhängig davon, daß nach jeweils vier Taktimpulsen des ersten Taktsignales ein Schritt zurückgezählt wird. Hat also dieser Vorwärts-Rückwärts zähler 5 seinen Endzustand erreicht, schaltet dessen Q- Ausgang auf H-Pegel, mit der Folge, daß das RS-Flip- Flop F2 der Ansteuerschaltung 3 zurückgesetzt wird. In folgedessen schaltet der Q-Ausgang dieses RS-Flip-Flops F2 auf L-Pegel, so daß auch am D-Eingang des D-Flip- Flops DF ein L-Pegel anliegt. Mit dem nächsten Taktim puls des ersten Taktsignales wird diese Information auf den Q-Ausgang übertragen, mit der Folge, daß der IGBT- Transistor 2 in den sperrenden Zustand schaltet. Damit ist jedoch der Laststrom I_L abgeschaltet. Der Laststrom I_L kann erst wieder eingeschaltet werden, wenn das RS- Flip-Flop F2 der Ansteuereinheit 3 gesetzt wird. Hierzu ist es notwendig, daß ein Einschalt-Resetsignal erzeugt wird, das somit ein Aus- und wieder Einschalten der Be triebsspannung V_DD erforderlich macht. Ist dies geschehen, kann mittels eines Einschaltsignales U_EIN der IGBT-Transistor 2 wieder in den leitenden Zustand gesteuert werden.

Tritt im Laststromkreis ein Kurzschluß auf, steigt die an dem Shunt-Widerstand R_SH erzeugte Spannung über den Wert der zweiten Referenzspannung U_ref2 an, wodurch am Ausgang des zweiten Komparators K2 ein H-Pegel er scheint. Dieser Pegel bewirkt ein sofortiges Rücksetzen des D-Flip-Flops DF, so daß das Umschalten am Q-Ausgang auf den L-Pegel ein Abschalten des Laststromes I_L be wirkt. Dadurch daß auch der von dem zweiten Komparator K2 erzeugte H-Pegel an das zweite OR-Gatter G2 geführt ist, wird auch das RS-Flip-Flop F2 der Ansteuer schaltung 3 zurückgesetzt. Somit können auch in diesem Fall der Laststrom I_L nur dann eingeschaltet werden, wenn wie zuvor die Betriebsspannung V_DD aus- und wieder eingeschaltet wird.

Diese erfindungsgemäße Steuerschaltung 14 bildet das Verhalten einer Schmelzsicherung nach, das heißt, bei Auftreten eines Kurzschlusses erfolgt eine sofortige Abschaltung des Laststromes, während bei Auftreten ei ner Überlastung der Laststrom erst verzögert abgeschal tet wird. Die Verzögerungszeit ergibt sich aus dem Tei lerverhältnis der Frequenzteilerschaltung 6, wonach nach jeweils 4 Impulsen des ersten Taktsignales ein Ausgangsimpuls erzeugt wird, der den Vorwärts-Rück wärtszähler 5 einen Schritt rückwärts zählen läßt.

Das Ausführungsbeispiel nach Fig. 2 unterscheidet sich von demjenigen nach Fig. 1 dadurch, daß der elektroni sche Schalter 2 nicht in Reihe zur Last 1 geschaltet ist, sondern zusammen mit dem Shunt-Widerstand R_SH einen Steuerstromkreis bildend an den Gleichspannungs ausgang des Brückengleichrichters 7 angeschlossen ist, während die Last 1 zusammen mit dem Brückengleichrich ter 7 einen Wechselstromkreis bildet. Stellt beispiels weise diese Last 1 eine Glühlampe dar, die in einem Ge rät 15 eingebaut ist, so enthält dieses Gerät 15 zwei Anschlüsse 15a und 15b zum Anschluß des Brückengleich richters 7. Eine solche Anordnung wird gegenüber der Anordnung nach Fig. 1 auch Zwei-Draht-Version genannt, während jene die Drei-Draht-Version darstellt. Nun er gibt sich bei dieser Zwei-Draht-Version gemäß Fig. 2 folgender Nachteil. Die Spannungsversorgung für die Steuerschaltung 14 erfolgt wie bei der Version nach Fig. 1 von dem Brückengleichrichter 7 aus. Ist jedoch der IGBT-Transistor 2 durchgeschaltet, ist diese Span nungsversorgung für die Steuerschaltung 14 kurzge schlossen, womit sie spannungslos ist. Um dies zu ver meiden, enthält die Steuerschaltung 14 gegenüber der jenigen Ausführung nach Fig. 1 eine zusätzliche Schal tungsanordnung 12, nämlich eine Restwinkelversor gungseinheit, mit der sich die Spannungsversorgung der Steuerschaltung 14 sicherstellen läßt.

Wie schon oben erwähnt wurde, ist die Serienschaltung aus dem IGBT-Transistor 2 und dem Shunt-Widerstand R_SH an die Gleichspannungspole des Brückengleichrichters 7 angeschlossen. Wie bei dem Ausführungsbeispiel nach Fig. 1 wird der Spannungsabfall an diesem Shunt-Wider stand R_SH über einen Anschluß b der Steuerschaltung 14 auf die nichtinvertierenden Eingänge eines ersten und zweiten Komparators K1 und K2 geführt. Ebenso liegt an dem invertierenden Eingang R1 bzw. R2 des ersten bzw. zweiten Komparators K1 bzw. K2 eine erste bzw. zweite Referenzspannung U_ref1 bzw. U_ref2. Ebenso wird über einen Anschluß a der Steuerschaltung 14 die Gate-Elek trode der IGBT-Transistors 2 angesteuert. In gleicher Weise wie bei der Schaltungsanordnung nach Fig. 1 wird über einen ersten Vorwiderstand R_V1 die Betriebsspan nung V_DD an einen Anschluß c der Steuereinheit 14 ge führt. Von dort wird diese Betriebsspannung sowohl auf eine Takterzeugungseinheit 4 als auch auf eine Stromversorgungseinheit 10 geführt. Die Takterzeugungs einheit 4 enthält einen Komparator K3, dessen nichtinvertierender Eingang mit dem Anschluß c der Steuerschaltung 14 verbunden ist, während an dessen in vertierenden Eingang V eine Synchronisierungsspannung U_SYN angelegt wird. Wenn die Betriebsspannung V_DD diese Synchronisierungsspannung U_SYN übersteigt, schaltet dieser Komparator K3 auf H-Pegel, und wieder zurück wenn diese Spannungsschwelle unterschritten wird. Diese zuletzt genannte Spannungsschwelle kann auch tiefer liegen, wenn ein Komparator mit Hysterese verwendet wird. Am Ausgang dieses Komparators K3 steht somit das erste Taktsignal zur Verfügung. Die Stromversorgungs einheit 10 entspricht in ihrem Aufbau mit einer Schal tungseinheit 11, einer Diode D, einem Speicherkondensa tor C und einem zweiten Vorwiderstand R_V2 derjenigen nach Fig. 1. Ebenso steuert die Schaltungseinheit 11 die Schaltungseinheit 9 an, die ein Einschalt-Reset signal erzeugt. Der einzige Unterschied besteht darin, daß die Schaltungseinheit 11 zusätzlich die Synchroni sierungsspannung U_SYN erzeugt.

Das von dem Komparator K3 erzeugte Taktsignal wird sowohl der Restwinkelversorgungseinheit 12 als auch der Frequenzteilerschaltung 6 zugeführt. Diese Frequenztei lerschaltung 6 weist den gleichen Aufbau auf wie dieje nige nach Fig. 1 und ist in gleicher Weise mit dem Vorwärts-Rückwärtszähler 5 und dem ersten Komparator K1 verschaltet und soll daher nicht mehr beschrieben wer den.

Die Ansteuerschaltung 3 des IGBT-Transistors 2 weist einen ähnlichen Aufbau auf wie diejenige nach Fig. 1. Anstatt des D-Flip-Flops DF und des ersten OR-Gatters G1 ist hier lediglich ein AND-Gatter G5 vorgesehen, das eine Endstufe V1 ansteuert, deren Ausgang mit dem An schluß a der Steuerschaltung 14 verbunden ist. Die an deren Elemente, also das RS-Flip-Flop F2, das OR-Gatter G2, das AND-Gatter G4 und der Eingangskomparator 13 sind gemäß der Schaltungsanordnung nach Fig. 1 ver schaltet. Insbesondere ist hier ebenfalls der erste Eingang des OR-Gatters G2 mit dem Ausgang des zweiten Komparators K2 verbunden, während der zweite Eingang dieses OR-Gatter G2 von dem Q-Ausgang des Vorwärts- Rückwärtszählers 5 gesteuert wird.

Die zur Spannungsversorgung notwendige Restwinkelver sorgungseinheit 12 enthält ein RS-Flip-Flop F3, ein Mono-Flop MF, ein OR-Gatter G6, einen Ladewiderstand R_T und einen Ladekondensator C_T. Der Eingang E des Mono- Flops MF ist über den Anschluß f der Steuereinheit 14 sowohl mit dem Ladekondensator C_T als auch mit dem Ladewiderstand R_T verbunden, während der andere An schluß dieses Ladekondensators C_T bzw. des Ladewider standes R_T auf den Bezugspotential der Schaltung bzw. mit dem Anschluß g der Steuerschaltung 14 verbunden ist. Der zuletzt genannte Anschluß g ist mit dem Q-Aus gang des Mono-Flops MF verbunden. Der Q-Ausgang des Mono-Flops MF ist dagegen auf den ersten Eingang des OR-Gatters G6 geführt, während der zweite Eingang die ses OR-Gatters G6 mit dem Ausgang Z der Schaltungsein heit 9 zur Zuführung des Einschalt-Resetsignals verbun den ist. Ferner steuert der Ausgang dieses OR-Gatters G6 den R-Eingang des RS-Flip-Flops F3. Am S-Eingang dieses RS-Flip-Flops F3 liegt das erste Taktsignal auf, während der Q-Ausgang auf den zweiten Eingang des AND- Gatters G5 der Ansteuerschaltung 3 geführt ist und der -Ausgang den Reset-Eingang R des Mono-Flip-Flops MF ansteuert.

Im folgenden soll zunächst die reguläre Betriebsweise der Steuerschaltung 14, also insbesondere die Funktion der Restwinkelversorgungseinheit 12 beschrieben werden. Zunächst wird wie bei der Schaltungsanordnung nach Fig. 1 das RS-Flip-Flop F2 der Ansteuerschaltung 3 mit einem Einschalt-Reset-Impuls gesetzt, so daß mit einem Einschaltsignal U_EIN am Anschluß e der Steuerschaltung 14 an beiden Eingängen des AND-Gatters G4 ein H-Pegel anliegt. Somit liegt auch an dem ersten Eingang des AND-Gatters G5 ein H-Pegel. Der IGBT-Transistor 2 wird dagegen erst durchgeschaltet, wenn auch am zweiten Ein gang des AND-Gatters G5, das mit dem Q-Ausgang des RS- Flip-Flops F3 der Restwinkelversorgungseinheit 12 ver bunden ist, H-Pegel anliegt. Dies ist erfüllt wenn das RS-Flip-Flop F3 durch die erste Flanke des ersten Takt signales gesetzt wird. Beträgt beispielsweise die Syn chronisierungsspannung U_SYN = 100 Volt, so tritt dies dann ein, wenn die Betriebsspannung V_DD diesen Span nungswert übersteigt. Dies ist gemäß dem Diagramm a nach Fig. 6 zum Zeitpunkt t₁ erfüllt, wobei V in die sem Diagramm diesen Spannungswert bezeichnet. Zu diesem Zeitpunkt t₁ wird gleichzeitig das Mono-Flop MF zu rückgesetzt, wodurch dessen Q-Ausgang einen H-Pegel an nimmt, mit der Folge, daß der Ladekondensator C_T über den Ladewiderstand R_T aufgeladen wird. Erreicht nun die Ladespannung am Ladekondensator C_T), die auch an dem Eingang E des Mono-Flops MF liegt, zum Zeitpunkt t₂ einen bestimmten Wert, schaltet dieses Mono-Flop MF aus dem nichtstabilen Zustand wieder in dessen stabilen Zu stand, so daß nun an dessen Q-Ausgang wieder ein H- Pegel liegt, siehe hierzu Diagramm b gemäß Fig. 6. Die Betriebsspannung V_DD hat gemäß Diagramm a eine Spannungsschwelle V_t erreicht, die kleiner als die Spannungsschwelle V ist. Diese Verweilzeit t_Q des Mono- Flops MF im nichtstabilen Zustand wird durch den Lade widerstand R_T und den Ladekondensator T_T bestimmt. Sie ist so gewählt, daß sie gemäß der Fig. 6, kurz vor Ab lauf der Halbperiode der pulsförmigen Gleichspannung V_DD beendet ist. Also liegt während der Verweildauer t_Q des Mono-Flops MF an dem zweiten Eingang des AND-Gat ters G5 der Ansteuerschaltung 3 ein H-Pegel, so daß während dieser Zeitdauer der IGBT-Transistor durchge steuert ist. Während der restlichen Zeitdauer, also (T/2-t_Q) ist der IGBT-Transistor 2 offen, so daß die Betriebsspannung V_DD am Anschluß c der Steuerschaltung 14 anliegt. Während dieser Zeit kann sich nun der Spei cherkondensator C der Stromversorgungseinheit 10 auf laden - siehe Diagramm a der Fig. 6, die Flächen A1 und A2 - wodurch die spannungslose Zeit t_Q überbrückt werden kann. Nach dem Zeitpunkt t2 beginnt dieser Vor gang von neuem.

Tritt nun im Laststromkreis ein Kurzschluß auf, bewirkt der am Ausgang des zweiten Komparators K2 erscheinende H-Pegel ein sofortiges Rücksetzen des RS-Flip-Flops F2 der Ansteuerschaltung 3. Dies hat aber einen Pegel wechsel am Ausgang des AND-Gatters G5 zur Folge, was eine Abschaltung des IGBT-Transistors 2 nach sich zieht. Ein erneutes Einschalten des Laststromes I_L kann wie bei der Schaltungsanordnung nach Fig. 1 erst durch ein Aus- und wieder Einschalten der Betriebsspannung V_DD bewirkt werden.

Die Abschaltung des Laststromes I_L im Falle einer Über lastung des Laststromkreises erfolgt wie bei der Schal tungsanordnung nach Fig. 1 in gleicher Weise, so daß auf deren Beschreibung verzichtet werden kann.

Das Schaltbild nach Fig. 3 zeigt bezogen auf die Last 1 ebenfalls eine 2-Draht-Version gemäß demjenigen Aus führungsbeispiel nach Fig. 2. Jedoch ist hier die Restwinkelversorgung nicht mittels eines Mono-Flops MF, sondern mit Hilfe eines Thyristors Th ausgeführt, der im Steuerstromkreis in Reihe zum IGBT-Transistor 2 ge schaltet ist. Zur Ansteuerung dieses Thyristors Th ist daher eine weitere Ansteuerstufe 3a vorgesehen. Die Stromversorgungseinheit 10 zusammen mit der Schaltungs einheit 9 und dem ersten Vorwiderstand R_V1 sowie die Takterzeugungseinrichtung 4, die Frequenzteilerschal tung 6, der erste und zweite Komparator K1 und K2 sowie der Vorwärts-Rückwärtszähler 5 entsprechen in ihrem Aufbau und deren Zusammenwirken derjenigen im Ausfüh rungsbeispiel nach Fig. 2 und sollen daher an dieser Stelle nicht mehr beschrieben werden.

Wie schon oben erwähnt wurde, enthält die Steuerschal tung 14 eine Ansteuerschaltung 3a für den Thyristor Th, die aus einer Endstufe V2, einem AND-Gatter G7 mit ei nem ersten, zweiten und dritten Eingang und einem Ein gangskomparator 13a mit einem Inhibit-Eingang aufgebaut ist. Dem Inhibit-Eingang dieses Eingangskomparators 13a wird das Einschalt-Resetsignal von der Schaltungsein heit 9 zugeführt, während an dessen Eingang über den Anschluß e der Steuerschaltung 14 das Eingangssignal U_EIN angelegt wird. Der Ausgang des AND-Gatters G7 steuert die Endstufe V2 an, die ihrerseits über den An schluß a2 der Steuerschaltung 14 mit der Steuerelek trode des Thyristors Th verbunden ist. Der erste Ein gang des AND-Gatters G7 wird von der Ansteuerstufe 3 des IGBT-Transistors 2 angesteuert, dessen zweiter Ein gang ist mit dem Ausgang des Eingangskomparators 13a verbunden, während dessen dritten Eingang das erste Taktsignal von der Taktsignalerzeugungseinheit 4 zuge führt wird.

Die Ansteuerschaltung 3 des IGBT-Transistors 2 umfaßt lediglich ein RS-Flip-Flop 2, ein OR-Gatter G2 und einen NPN-Transistor T, dessen Basis-Elektrode mit dem -Ausgang des RS-Flip-Flops F2 verbunden ist. Der Q- Ausgang des RS-Flip-Flops F2 führt dagegen auf das AND- Gatter G7 der Ansteuerstufe 3a des Thyristors Th. Das OR-Gatter G2 steuert den R-Eingang des RS-Flip-Flops F2, während dessen S-Eingang das Einschalt-Resetsignal zugeführt wird. Der erste Eingang bzw. der zweite Ein gang des OR- Gatters ist wie bei dem Ausführungsbei spiel nach Fig. 2 mit dem Ausgang des zweiten Kompara tors K2 bzw. mit dem Q-Ausgang des Vorwärts-Rückwärts zählers 5 verbunden.

Schließlich ist ein parallel zu dem IGBT-Transistor 2 geschalteter, aus einer Serienschaltung eines ersten Widerstandes R1 und eines Kondensators C1 bestehender Schaltungszweig 16 geschaltet, wobei der Verbindungs punkt des ersten Widerstandes R1 und des Kondensators C1 an die Gate-Elektrode des IGBT-Transistors 2 ange schlossen ist und der erste Widerstand R1 mit der Anode des Thyristors Th und des Emitters des IGBT-Transistors 2 verbunden ist. Der Anschluß a1 der Steuerschaltung 14 ist sowohl über eine Diode D1 mit der Gate-Elektrode des IGBT-Transistors 2 als auch über einen zweiten Widerstand R2 mit dem Anschluß d der Steuerschaltung 14 verbunden. Hierbei ist die Anode dieser Diode D1 an den Anschluß a1 angeschlossen.

Zunächst soll die reguläre Betriebsweise der Schal tungsanordnung nach Fig. 3, bei der also kein Störfall auftritt, beschrieben werden. Wenn die Betriebsspannung V_DD anliegt und somit ein Einschalt-Resetsignal auf den Inhibit-Eingang des Einschaltkomparators 13a geführt ist, kann ein Einschaltsignal U_EIN am Anschluß e der Steuerschaltung 14 einen Pegelwechsel am Ausgang des Einschaltkomparators 13a auf H-Pegel bewirken. Nachdem aufgrund des Einschalt-Resetsignals am S-Eingang des RS-Flip-Flops F2 der Ansteuerschaltung 3 an dessen Q- Ausgang ein H-Pegel liegt, steuert das AND-Gatter G7 der Ansteuerstufe 3a, nachdem die erste Flanke des ersten Steuersignales der Takterzeugungseinheit 4 an dem dritten Eingang dieses OR-Gatters G7 gelangt, die Endstufe V2 an, so daß der Thyristor Th gezündet wird. Der Zündzeitpunkt, also der Zündverzögerungswinkel die ses Thyristors Th hängt von der Phasenlage des ersten Taktsignales ab, und kann mit der Synchronisationsspan nung U_SYN eingestellt werden. Da der IGBT-Transistor 2 noch im sperrenden Zustand ist, fließt ein Strom zunächst über den Schaltungszweig 16, also über den ersten Widerstand R1, der Diode D1 und des zweiten Widerstandes R2. Der durch diese beiden Widerstände an der Gate-Elektrode des IGBT-Transistors hervorgerufene Spannungsabfall bewirkt ein Einschalten dieses Transi stors 2. Zur Vermeidung von steilen Flanken dient der Kondensator C1. Somit fließt durch den Steuerstromkreis in der Zeit, die dem Zündverzögerungswinkel entspricht, kein Strom, so daß in dieser Zeitspanne der Speicher kondensator C der Stromversorgungseinheit 10 geladen werden kann, um hierdurch die Stromversorgung für die Steuerschaltung 14 sicherstellen zu können. Wird gegen Ende einer Halbperiode der Haltestrom des Thyristors Th unterschritten, schaltet dieser Thyristor in den hoch ohmigen Zustand. Erst nach Erreichen des Zündverzöge rungswinkels in der nachfolgenden Periode wird der Thyristor Th wieder gezündet.

Tritt nun im Laststromkreis ein Kurzschluß auf, wird das RS-Flip-Flop F2 der Ansteuerschaltung 3 des IGBT- Transistors 2 zurückgesetzt, mit der Folge daß der Transistor T durchgeschaltet wird. Hierdurch wird die Gate-Elektrode des IGBT-Transistors auf das Bezugspo tential der Schaltung gezogen, wodurch er in den sper renden Zustand übergeht. Der Laststrom kann erst wieder eingeschaltet werden, wenn zuvor die Betriebsspannung V_DD aus- und wieder eingeschaltet wurde.

Die Abschaltung des Laststromes I_L bei Auftreten einer Überlastung erfolgt in gleicher Weise, falls der Vorwärts-Rückwärtszähler 5 vollgezählt ist.

Das Ausführungsbeispiel nach Fig. 4 entspricht demje nigen nach Fig. 3, jedoch mit dem Unterschied, daß an statt des Thyristors Th ein Photothyristor in Reihe zum IGBT-Transistor 2 geschaltet ist. Dieser Phototransi stor Th wird durch Einstrahlung von Lichtenergie gezün det. Dies erfolgt mittels einer Leuchtdiode LD, die von einer Endstufe V2 der Ansteuerschaltung 3a über den An schluß a2 der Steuerschaltung 14 angesteuert wird. Hiernach entfällt der Schaltungszweig 16 gemäß Fig. 3, die zur Durchsteuerung des IGBT-Transistors 2 diente.

Ein weiterer Unterschied zur Schaltungsanordnung nach Fig. 3 besteht in der Ansteuerschaltung 3 für den IGBT-Transistor 2. Gemäß Fig. 4 erfolgt die Ansteue rung der Gate-Elektrode dieses IGBT-Transistors 2 mit tels einer Endstufe V1, deren Eingang an dem Q-Ausgang des RS-Flip-Flops F2 der Ansteuerschaltung 3 ange schlossen ist, während der Ausgang dieser Endstufe V1 mit dem Anschluß a1 verbunden ist. Ansonsten entspricht die Schaltung nach Fig. 4 derjenigen nach Fig. 3.

Im folgenden soll die Funktion der Schaltungsanordnung nach Fig. 4 im Zusammenhang mit den Diagrammen nach Fig. 7 erläutert werden. Hiernach zeigt das Diagramm a die gleichgerichtete Wechselspannung V_DD im unbelaste ten Zustand. Zu einem Zeitpunkt t₁ wird ein Einschalt signal U_EIN an den Anschluß e der Steuerschaltung 14 angelegt. Falls zuvor ein Einschalt-Resetsignal erzeugt wurde und dem Eingangskomparator 13a sowie dem RS-Flip- Flop F2 der Ansteuerschaltung 3 zugeführt wurde, wird dieses Einschaltsignal U_EIN auf den Ausgang des AND- Gatters G7 der Ansteuerschaltung 3a geschaltet, wie dies in dem Diagramm b dargestellt ist. Das Diagramm c zeigt den Verlauf der Betriebsspannung V_DD im belaste ten Zustand. Hiernach lädt sich bis zu dem Zeitpunkt t₁ der Speicherkondensator C der Stromversorgungseinheit 10 auf, da der Steuerstromkreis noch nicht geschlossen ist. Zum Zeitpunkt t₁ zündet der Photothyristor, so daß nun der Laststrom I_L eingeschaltet ist, da zuvor das RS-Flip-Flop F2 gesetzt wurde und der H-Pegel an dessen Q-Ausgang den IGBT-Transistor 2 schon leitend geschal tet hat. Die Betriebsspannung V_DD gemäß Diagramm c bricht bis auf zwei Flußspannungen zusammen, die durch den Photothyristor und den IGBT-Transistor 2 verursacht sind. Werden nun gegen Ende der Halbperiode, also bei spielsweise zum Zeitpunkt t₂ der Haltestrom des Photo thyristors unterschritten, schaltet er in den hochohmi gen Zustand, so daß nun der Laststrom I_L abgeschaltet wird. Hierdurch kann die Betriebsspannung V_DD wieder ansteigen um hierdurch den Speicherkondensator C der Stromversorgungseinheit 10 wieder etwas aufladen zu können. Der Laststrom I_L wird erst wieder zum Zeitpunkt t₄ in der nachfolgenden Periode eingeschaltet, der durch die Phasenlage des von dem Komparator K3 der Tak terzeugungseinheit 4 erzeugten Taktsignales bestimmt wird. Beispielsweise ist der Komparator K3 der Takter zeugungseinheit 4 mit einer Hysterese ausgestattet, wo bei an den Eingang V eine Synchronisierungsspannung U_SYN von 1V angelegt wird. Dies entspricht einem Zünd verzögerungswinkel ϕ_Z gemäß dem Diagramm c der Fig. 7. Der Komparator K3 fällt beispielsweise bei einer Span nung von 0,5 V wieder in den Ruhezustand zurück. Somit kann durch Wahl der Synchronisierungsspannung U_SYN der Zeitverzögerungswinkel ϕ_Z des Photothyristors Th einge stellt werden. Hierbei muß die Wahl so getroffen wer den, daß die während der Zeitdauer (t₄-t₂) auf dem Speicherkondensat C der Stromversorgungseinheit 10 ge speicherte Ladung ausreichend ist, die Steuerschaltung 14 während des eingeschalteten Laststromes I_L ausrei chend mit Strom zu versorgen.

Falls ein Kurzschluß im Laststromkreis auftritt, er folgt die Abschaltung des Laststromes I_L durch Zurück setzen des RS-Flip-Flops F2 der Ansteuerschaltung 3. Die Abschaltung des Laststromes I_L während einer andau ernden Überlastung erfolgt ebenfalls über das gleiche RS-Flip-Flop F2, jedoch erst wenn der Vorwärts-Rück wärtszähler seinen Endzustand erreicht hat. In beiden Störfällen kann der Laststrom I_L erst wieder einge schaltet werden, wenn zuvor die Betriebsspannung aus- und wieder eingeschaltet wurde.

Diese oben beschriebenen Ausführungsbeispiele der Er findung finden überall dort Anwendung, wo Lasten, bei spielsweise Lampen, elektronisch geschaltet werden. Hierbei kann auf eine Schmelzsicherung verzichtet wer den, da die erfindungsgemäße Schaltungsanordnung auf grund eines Kurzschlusses oder einer andauernden Über lastung den Laststrom abschaltet.

Claims

1. Verfahren zur Steuerung einer in einem Laststrom kreis geschalteten Last (1) mittels eines elektroni schen Schalters (2), dadurch gekennzeichnet, daß der Laststromkreis ein Gleichstromkreis ist und daß unter Verwendung eines zur Last (1) in Reihe geschalteten IGBT-Transistors (2), eines ebenfalls in Reihe zur Last (1) geschalteten Shunt-Widerstandes (R_SH), einer An steuerschaltung (3) für den IGBT-Transistor (2), einer Takterzeugungseinrichtung (4), einer Frequenztei lerschaltung (6) und eines Vorwärts-Rückwärtszählers (5) folgende Verfahrensschritte durchgeführt werden:

a) Erzeugung eines ersten Taktsignals mit der Takter zeugungseinrichtung (4) und Zuführen dieses ersten Taktsignals der Frequenzteilerschaltung (6) und der Ansteuerschaltung (3),
b) Erzeugung eines zweiten Taktsignales mittels der Frequenzteilerschaltung (6) und Zuführen dieses zweiten Taktsignales dem Vorwärts-Rückwärtszähler (5), wodurch dieser Vorwärts-Rückwärtszählers (5) im Takt dieses zweiten Taktsignales rückwärts zählt,
c) Erfassung des Ist-Wertes des Laststromes (I_L) mit tels des Shunt-Widerstandes (R_SH),
d) Erzeugung einer ersten Referenzspannung (U_ref1) zur Erfassung eines Überlastfalles im Laststrom kreis,
e) Erzeugung einer zweiten Referenzspannung (U_ref2) zur Erfassung eines Kurzschlusses im Laststrom kreis,
f) Vergleich des Ist-Wertes mit der ersten und zwei ten Referenzspannung (U_ref1, U_ref2),
g) Falls der Ist-Wert den Wert der ersten Referenz spannung (U_ref1) erreicht, jedoch kleiner als der Wert der zweiten Referenzspannung (U_ref2) ist, zählt dieser Vorwärts-Rückwärtszählers (5) im Takt des zweiten Taktsignales vorwärts und bewirkt, falls der Endwert erreicht ist, über die Ansteuerschalter (3) die Abschaltung des Last stromes (I_L) im Takt des ersten Taktsignales und
h) falls der Ist-Wert den Wert der zweiten Referenz spannung (U_ref2) erreicht, wird über die Ansteuer schaltung (3) der Laststrom (I_L) sofort abgeschal tet.

2. Verfahren zur Steuerung einer in einem Laststrom kreis geschalteten Last (1) mittels eines elektroni schen Schalters (2), dadurch gekennzeichnet, daß der Laststromkreis ein Wechselstromkreis ist, der eine Gleichrichterschaltung (7) mit einem Gleichspan nungsausgang aufweist, daß zur Bildung eines Steuer stromkreises eine Serienschaltung aus einem IGBT-Tran sistor (2) und einem Shunt-Widerstand (R_SH) an den Gleichspannungsausgang der Gleichrichterschalter (7) geschaltet ist und daß unter Verwendung einer Ansteuer schaltung (3) für den IGBT-Transistor (2), einer Takterzeugungseinrichtung (4), einer Frequenzteiler schaltung (6), eines Vorwärts-Rückwärtszählers (5) und einer zur Sicherstellung der Betriebsspannungsversor gung vorgesehene Restwinkelversorgungseinheit (12) fol gende Verfahrensschritte durchgeführt werden.

a) Erzeugung eines ersten Taktsignales mittels der Takterzeugungseinrichtung (4) aus der von der Gleichrichterschaltung (7) erzeugten, pulsierenden Gleichspannung und Zuführen dieses ersten Takt signales der Restwinkelversorgungseinheit (12) und der Frequenzteilerschaltung (6),
b) Erzeugung eines zweiten Taktsignales mittels der Frequenzteilerschaltung (6) und Zuführen dieses zweiten Taktsignales dem Vorwärts-Rückwärtszähler (5), der hierdurch im Takt des zweiten Taktsigna les rückwärts zählt,
c) Erfassung des Istwertes des Laststromes (I_L) mit tels des Shunt-Widerstandes (R_SH),
d) Erzeugung einer ersten Referenzspannung (U_ref1) zur Erfassung eines Überlastfalles im Laststrom kreis,
e) Erzeugung einer zweiten Referenzspannung (U_ref2) zur Erfassung eines Kurzschlusses im Laststrom kreis,
f) Vergleich des Istwertes mit der ersten und zweiten Referenzspannung (U_ref1, U_ref2),
g) Falls der Ist-Wert den Wert der ersten Referenz spannung (U_ref1) erreicht, jedoch kleiner als der Wert der zweiten Referenzspannung (U_ref2) ist, zählt der Vorwärts-Rückwärtszähler (5) im Takt des zweiten Taktsignales vorwärts und bewirkt, falls der Endwert erreicht ist, über die Ansteuerschal tung (3) die Abschaltung des Laststromes (I_L),
h) falls der Ist-Wert den Wert der zweiten Referenz spannung (U_ref2) erreicht, wird über die Ansteuer schaltung (3) der Laststrom (I_L) sofort abgeschal tet.

3. Verfahren zur Steuerung einer in einem Laststrom kreis geschalteten Last (1) mittels eines elektroni schen Schalters (2), dadurch gekennzeichnet, daß der Laststromkreis ein Wechselstromkreis ist, der eine Gleichrichterschaltung (7) mit einem Gleichspan nungsausgang aufweist, daß zur Bildung eines Steuer stromkreises eine Serienschaltung aus einem IGBT-Tran sistor (2), einem Thyristor (Th) und einem Shunt-Wider stand (R_SH) an den Gleichspannungsausgang der Gleich richterschaltung (7) angeschlossen ist und daß unter Verwendung einer Ansteuerschaltung (3) für den IGBT- Transistor (2), einer Ansteuerschaltung (3a) für den Thyristor (Th), einer Takterzeugungseinrichtung (4), einer Frequenzteilerschaltung (6) und eines Vorwärts- Rückwärtszählers (5) folgende Verfahrensschritte durch geführt werden:

a) Erzeugung eines ersten Taktsignales mit der Takterzeugungseinrichtung (4) aus der von der Gleichrichterschaltung (7) erzeugten, pulsierenden Gleichspannung und Zuführen dieses ersten Takt signales der Frequenzteilerschaltung (6),
b) Zur Zündung des Thyristors (Th) wird das erste Taktsignal dessen Ansteuerschaltung (3a) zuge führt, wobei die Phasenlage der Flanke dieses Taktsignal den Zündverzögerungswinkel (ϕ_Z) dar stellt,
c) Erzeugung eines zweiten Taktsignals mittels der Frequenzteilerschaltung (6) und Zuführen dieses zweiten Taktsignales dem Vorwärts-Rückwärtszähler (5), der hierdurch im Takt des zweiten Taktsigna les rückwärts zählt,
d) Erfassung des Istwertes des Laststromes (I_L) mit tels des Shunt-Widerstandes (R_SH),
e) Erzeugung einer ersten Referenzspannung (U_ref1) zur Erfassung eines Überlastfalles im Laststrom kreis,
f) Erzeugung einer zweiten Referenzspannung (U_ref2) zur Erfassung eines Kurzschlusses im Laststrom kreis,
g) Vergleich des Ist-Wertes mit der ersten und zwei ten Referenzspannung (U_ref1, U_ref2),
h) Falls der Ist-Wert den Wert der ersten Referenz spannung (U_ref1) erreicht, jedoch kleiner als der Wert der zweiten Referenzspannung (U_ref2) ist, zählt der Vorwärts-Rückwärtszähler (5) vorwärts und bewirkt, falls der Endwert erreicht ist, über die Ansteuerschaltung (3) des IGBT-Transistors (2) die Abschaltung des Laststromes (I_L),
i) falls der Ist-Wert den Wert der zweiten Referenz spannung (U_ref2) erreicht, wird über die Ansteuer schaltung (3) des IGBT-Transistors (2) der Last strom (I_L) sofort abgeschaltet.

4. Verfahren nach Anspruch 3, wobei der Thyristor (Th) eine Steuerelektrode aufweist, dadurch gekennzeichnet, daß ein zum IGBT-Transistor (2) paralleler, mit dessen Gate-Elektrode verbundenen Schaltungszweig (16) einge richtet wird, so daß nach der Zündung des Thyristors (Th) der über diesen Schaltungszweig (16) fließende Strom das Einschalten des IGBT-Transistors (2) bewirkt.

5. Verfahren nach Anspruch 3, wobei der Thyristor (Th) ein Photothyristor ist, dadurch gekennzeichnet, daß zum Zünden des Photothyristors eine Leuchtdiode (LD) vorge sehen ist, die vom Ausgang (a2) der Ansteuerschaltung (3a) des Thyristors (Th) angesteuert wird.

6. Verfahren nach Anspruch 1, wobei zur Erzeugung einer pulsierenden Gleichspannung der Laststromkreis über eine Gleichrichterschaltung (7) von einer Wechselspan nungsquelle gespeist wird, dadurch gekennzeichnet, daß die Takterzeugungseinrichtung (4) ein Nullpunktsdetek tor darstellt, der aus der ihm zugeführten pulsierenden Gleichspannung das erste Taktsignal erzeugt.

7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß aus der pulsierenden Gleichspannung eine geglättete Gleichspannung als Betriebsspannung für die Ansteuerschaltungen (3, 3a,) die Frequenzteiler schaltung (6), die Takterzeugungseinrichtung (4), den Vorwärts-Rückwärtszähler (5) und gegebenenfalls für die Restwinkelversorgungseinheit (12) erzeugt wird.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß ein Einschalt-Reset-Signal erzeugt wird, das den Ansteuerschaltungen (3, 3a), der Frequenzteilerschal tung (6), dem Vorwärts-Rückwärtszähler (5) und ge gebenenfalls der Restwinkelversorgungseinheit (12) zu geführt wird.

9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das reguläre Ein- und Aus schalten des Laststromes (I_L) über die Ansteuereinheit (3) des IGBT-Transistors (2) bzw. über die Ansteuerein heit (3a) des Thyristors (Th) im Takt des ersten Takt signals erfolgt.

10. Steuerschaltung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch folgende Merk male:

a) Die Ansteuerschaltung (3) umfaßt ein taktgesteuer tes D-Flip-Flop (DF) mit einem Takteingang (T), ein erstes und zweites OR-Gatter (G1, G2) mit je weils einem ersten und zweiten Eingang, ein AND- Gatter (G4) mit einem ersten und zweiten Eingang, ein RS-Flip-Flop (F2), eine Endstufe (V1) und ein Eingangskomparator (13),
b) dem Takteingang (T) des D-Flip-Flops (DF) wird das erste Taktsignal zugeführt, während dessen D-Ein gang mit dem Ausgang des AND-Gatters (G4), dessen Rücksetzeingang (R) mit dem Ausgang des ersten OR- Gatters (G1) verbunden ist und der Q-Ausgang des D-Flip-Flops (DF) den IGBT-Transistor (2) über die Endstufe (V1) ansteuert,
c) der Q-Ausgang des RS-Flip-Flops (F2) steuert den ersten Eingang des AND-Gatters (G4) an, während dessen R-Eingang mit dem Ausgang des zweiten OR- Gatters (G2) verbunden ist und sowohl dem S-Ein gang des RS-Flip-Flops (F2) als auch dem ersten Eingang des ersten OR-Gatters (G1) das Einschalt- Reset-Signal zugeführt wird und ferner der zweite Eingang des ersten OR-Gatters (G1) mit dem ersten Eingang des zweiten OR-Gatters (G2) verbunden ist,
d) dem Eingang des Eingangskomparators (13) wird ein Einschalt-Signal (U_EIN) zugeführt, der seinerseits den zweiten Eingang des AND-Gatters (G4) an steuert,
e) der Nullpunktsdetektor (4) ist über einen ersten Vorwiderstand (R_V1) mit einem Gleichspannungspol der Gleichrichterschaltung (7) verbunden.

11. Steuerschaltung zur Durchführung des Verfahrens nach Anspruch 2 und 8, gekennzeichnet durch folgende Merkmale

a) die Ansteuerschaltung (3) umfaßt ein RS-Flip-Flop (F2), ein erstes und zweites AND-Gatter (G4, G5) mit jeweils einem ersten und zweiten Eingang, ein OR-Gatter (G2) mit einem ersten und zweiten Ein gang, einen Eingangskomparator (13) und eine End stufe (V1),
b) der IGBT-Transistor (2) wird über die Endstufe (V1) vom Ausgang des zweiten AND-Gatters (G5) an gesteuert,
c) das erste AND-Gatter (G4) ist über seinen Ausgang an den ersten Eingang des zweiten AND-Gatters (G5) angeschlossen,
d) der Q-Ausgang des RS-Flip-Flops (F2) steuert den ersten Eingang des ersten AND-Gatters (G4), während dessen S-Eingang das Einschalt-Reset- Signal zugeführt wird und dessen R-Eingang mit dem Ausgang des OR-Gatters (G2) verbunden ist,
e) dem Eingang des Einschaltkomparatrors (13) wird ein Einschaltsignal (U_EIN) zugeführt, der seiner seits den zweiten Eingang des ersten AND-Gatters (G4) ansteuert,
f) die Restwinkelversorgungseinheit (12) umfaßt ein RS-Flip-Flop (F3), ein Mono-Flop (MF), ein OR-Gatter (G6) mit einem ersten und zweiten Eingang, einen Kondensator (C_T) und einen Widerstand (R_T),
g) dem S-Eingang des RS-Flip-Flops (F3) der Rest winkelversorgungseinheit (12) wird das erste Takt signal zugeführt, während dessen R-Eingang mit dem Ausgang des OR-Gatters (G6), dessen Q-Ausgang mit dem R-Eingang des Mono-Flops (MF) und dessen Q- Ausgang mit dem zweiten Eingang des AND-Gatters (G5) der Ansteuerschaltung (3) verbunden ist
h) der Q-Ausgang des Mono-Flops (MF) ist auf den ersten Eingang des OR-Gatters (G6) geführt, während dem zweiten Eingang dieses OR-Gatters (G6) das Einschalt-Reset-Signal zugeführt wird und
i) der Takteingang (E) des Mono-Flops (MF) ist sowohl über den Widerstand (R_T) mit dem -Ausgang als auch mit dem Kondensator (C_T) verbunden.

12. Steuerschaltung zur Durchführung des Verfahrens nach den Ansprüchen 3, 4 und 8, gekennzeichnet durch folgende Merkmale:

a) der Schaltungszweig gemäß Merkmal c) des Anspruches 4 umfaßt eine Reihenschaltung aus einem ersten Widerstand (R1) und einem Kondensator (C1), wobei der Verbindungspunkt des Kondensators (C1) mit dem ersten Widerstand (R1) an die Gate- Elektrode des IGBT-Transistors (2) angeschlossen ist,
b) ferner ist die Gate-Elektrode des IGBT-Transistors (2) über eine Diode (D1) an den Ausgang (a1) der Ansteuerschaltung (3) angeschlossen, während die ser Ausgang (a1) gleichzeitig über einen zweiten Widerstand (R2) mit einem Gleichspannungspol der Gleichrichterschaltung (7) verbunden ist,
c) die Ansteuerschaltung (3) für den IGBT-Transistor (2) umfaßt einen Bipolar-Transistor (T) ein RS- Flip-Flop (F2) und ein OR-Gatter (G2) mit einem ersten und zweiten Eingang,
d) die Ansteuerschaltung (3a) für den Thyristor (Th) umfaßt eine Endstufe (V2), ein AND-Gatter (G7) mit einem ersten, zweiten und dritten Eingang und ei nem Eingangskomparator mit Inhibit-Eingang,
e) dem S-Eingang des RS-Flip-Flops (F2) der Ansteuer schaltung (3) wird das Einschalt-Reset-Signal zu geführt, während dessen R-Eingang mit dem Ausgang des OR-Gatters (G2) verbunden ist, dessen -Aus gang die Basis-Elektrode des Transistors (T) an steuert und dessen Q-Ausgang auf den ersten Ein gang des AND-Gatters (G7) der Ansteuerschaltung (3a) des Thyristors (Th) geführt ist,
f) die Emitter-Elektrode des Transistors (T) liegt auf dem Bezugspotential der Schaltung, während dessen Kollektor-Elektrode den Ausgang (a1) der Ansteuerschaltung (3) des IGBT-Transistors (2) bildet,
g) der Ausgang des AND-Gatters (G7) der Ansteuer schaltung (3a) des Thyristors (Th) steuert über die Endstufe (V2) die Gate-Elektrode des Thyri stors (Th) an,
h) das Einschalt-Signal (U_EIN) wird über den Ein schaltkomparator (13a) auf den zweiten Eingang des AND-Gatters (G7) geführt, wobei dem Inhibit-Ein gang dieses Einschaltkomparators (13a) das Ein schalt-Reset-Signal zugeführt wird,
i) an den dritten Eingang des AND-Gatters (G7) der Ansteuerschaltung (3a) des Thyristors (Th) wird das erste Taktsignal gelegt.

13. Steuerschaltung zur Durchführung des Verfahrens nach den Ansprüchen 3, 5 und 8, gekennzeichnet durch folgende Merkmale:

a) Die Ansteuerschaltung (3) des IGBT-Transistors (2) umfaßt ein RS-Flip-Flop (F2), ein OR-Gatter (G2) mit einem ersten und zweiten Eingang und eine End stufe (V1),
b) die Ansteuerschaltung (3a) für die Leuchtdiode (LD) umfaßt eine Endstufe (V2), ein AND-Gatter (G7) mit einem ersten, zweiten und dritten Eingang und einen Eingangskomparator (13a) mit Inhibit- Eingang,
c) dem S-Eingang des RS-Flip-Flops (F2) der Ansteuer schaltung (3) des IGBT-Transistors (2) wird das Einschalt-Reset-Signal zugeführt, während dessen R-Eingang mit dem Ausgang des OR-Gatters (G2) ver bunden ist, dessen Q-Ausgang sowohl auf die End stufe (V1) der Ansteuerschaltung (3) des IGBT- Transistors (2) als auch auf den ersten Eingang des AND-Gatters (G7) der Ansteuerschaltung (3a) für die Leuchtdiode (LD) geführt ist,
d) das Einschalt-Signal (U_EIN) wird über den Ein schaltkomparator (13a) auf dem zweiten Eingang des AND-Gatters (G7) geführt, wobei dem Inhibit-Ein gang dieses Einschaltkomparators (13a) das Ein schalt-Reset-Signal zugeführt wird und
e) an den dritten Eingang des AND-Gatters (G7) der Ansteuerschaltung (3a) für die Leuchtdiode (LD) wird das erste Taktsignal gelegt.

14. Steuerschaltung nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß die Takterzeugungseinrich tung (4) einen Komparator (K3) umfaßt, dessen einer Eingang über einen ersten Vorwiderstand (R_V1) an einen Gleichspannungspol der Gleichrichterschaltung (7) ange schlossen ist, an dessen anderen Eingang (V) eine Syn chronisierungsspannung (U_SYN) angelegt wird und an des sen Ausgang das erste Taktsignal zur Verfügung steht.

15. Steuerschaltung nach einem der Ansprüche 10 bis 14, gekennzeichnet durch folgende Merkmale:

a) die Frequenzteilerschaltung (6) umfaßt einen Vor wärtszähler (8), ein NAND-Flip-Flop (F1) und ein OR-Gatter (G3) mit einem ersten und zweiten Ein gang,
b) dem Takteingang (T) des Vorwärtszählers (8) als auch dem R-Eingang des NAND-Flip-Flops (F1) wird das erste Taktsignal zugeführt,
c) der Q-Ausgang des Vorwärtszählers (8) wird auf den S-Eingang des NAND-Flip-Flops (F1) geführt,
d) dem ersten Eingang des OR-Gatters (G3) wird das Einschalt-Reset-Signal zugeführt, während der zweite Eingang mit dem Q-Ausgang des NAND-Flip Flops (F1) verbunden ist,
e) der Vorwärts-Rückwärtszähler (5) weist einen Vor wärts-Eingang (U_V), einen Rückwärts-Eingang (U_R) und einen Q-Ausgang auf,
f) der Q-Ausgang des NAND-Flip-Flops (F1) steuert den U_R-Eingang des Vorwärts-Rückwärtszählers (5) an,
g) der Q-Ausgang des Vorwärts-Rückwärts-Zählers (5) ist an den zweiten Eingang des OR-Gatters (G2) bzw. des zweiten OR-Gatters (G2) der Ansteuer schaltung (3) des IGBT-Transistors (2) angeschlos sen ist und
h) dem Rücksetz-Eingang des Vorwärts-Rückwärtszählers (5) wird das Eingangs-Resetsignal zugeführt.

16. Steuerschaltung nach einem der Ansprüche 10 bis 15, gekennzeichnet durch folgende Merkmale:

a) es sind ein erster und zweiter Komparator (K1, K2) vorgesehen,
b) die einen Eingänge der beiden Komparatoren (K1, K2) sind mit dem Shunt-Widerstand (R_SH) verbunden,
c) an den anderen Eingang des ersten Komparators (K1) wird die erste Referenzspannung (U_ref1) angelegt,
d) an den anderen Eingang des zweiten Komparators (K2) wird die zweite Referenzspannung (U_ref2) angelegt,
e) der Ausgang des ersten Komparators (K1) steuert den U_V-Eingang des Vorwärts-Rückwärtszählers (5) an und
f) der Ausgang des zweiten Komparators (K2) ist mit dem zweiten Eingang des OR-Gatters (G2) bzw. des zweiten OR-Gatters (G2) der Ansteuerschaltung (3) des IGBT-Transistors (2) verbunden.

17. Steuerschaltung nach einem der Ansprüche 10 bis 16, gekennzeichnet durch folgende Merkmale:

a) es ist eine Stromversorgungseinheit (10) vorge sehen, die einen Speicherkondensator (C), eine Diode (D) und eine Reglerschaltung (11) zur Erzeu gung der Betriebsspannung, der Referenzspannungen (U_ref1, U_ref2) und gegebenenfalls der Synchronisierungsspannung (U_SYN) umfaßt,
b) der Eingang der Reglerschaltung (11) ist mit dem Speicherkondensator (C) verbunden und über die Diode (D) an einen Gleichspannungspol der Gleich richterschaltung (7) angeschlossen und
e) die Reglerschaltung (11) steuert eine Schaltung (9) zur Erzeugung des Einschalt-Reset-Signals an.

18. Steuerschaltung nach Anspruch 17, dadurch gekenn zeichnet, daß ein weiterer Vorwiderstand (R_V2) vorge sehen ist und mit der Diode (D) eine Reihenschaltung bildet, die zum Speicherkondensator (C) parallel ge schaltet ist.