DE4106452C2 - Schaltungsanordnung zur Spannungspegelanpassung - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Spannungs­ pegelanpassung zwischen einem ersten und zweiten Schaltkreis mit in unterschiedlicher Schaltkreistechnik realisierten Schalt­ elementen, wobei ein Eingang eines Schaltelementes des ersten Schaltkreises mit einem Digitalsignal beaufschlagbar ist, und ein erster Ausgang des Schaltelementes des ersten Schaltkreises mit einem Basisanschluß eines Transistors und ein Kollektoran­ schluß des Transistors über einen Widerstand mit einem Masse­ potential verbunden ist.

Eine derartige Anordnung ist zum Beispiel aus dem MECL-System Design Handbook, 1988, 4. Auflage von Motorola, Seite 212, Fig. 9, bekannt.

Bei dieser bekannten Anordnung kann am Kollektoranschluß des Transistors ein Spannungspegel für einen nachfolgenden Schalt­ kreis, der in emittergekoppelter Logik implementiert ist, ab­ gegriffen werden. Der Transistor ist dabei so geschaltet, daß der Ausgang des ersten Schaltkreises mit dem Basisanschluß des Transistors verbunden ist. Der Emitteranschluß des Transistors ist über einen in Serie zu einer Schottky-Diode liegenden Wi­ derstand mit einer Betriebsspannungsquelle und der Kollektor­ anschluß des Transistors ist über einen Widerstand mit einem dem Massepotential entsprechenden Potential verbunden.

Erfahrungsgemäß unterliegt der Spannungspegel des Ausgangs­ signals des ersten Schaltkreises Schwankungen. Diese können entweder durch eine Instabilität der Betriebsspannungsquelle oder durch thermische Einflüsse hervorgerufen werden. Durch Spannungspegelschwankungen an den Ausgängen des Schaltelementes des ersten Schaltkreises, Toleranzen bei den Widerständen sowie eine Instabilität der Betriebsspannungsquelle an der Anode der Schottky-Diode, die über einen Widerstand mit dem Emitteran­ schluß des Transistors verbunden ist, wird der Spannungspegel am Kollektor des leitenden Transistors sehr stark beeinflußt. Eine weiterführende Verarbeitung des Spannungspegels am Kollek­ tor des Transistors, z. B. durch einen im zweiten Schaltkreis implementierten Komparator, kann zu verfälschenden Interpreta­ tionen des Ausgangssignals des ersten Schaltkreises führen.

Der Erfindung liegt das Problem zugrunde, einen Weg zu zeigen, wie bei einer Schaltungsanordnung der eingangs genannten Art eine stabile Spannungspegelumsetzung zwischen zwei Schalt­ kreisen mit in unterschiedlicher Schaltkreistechnik reali­ sierten Schaltelementen erreicht werden kann.

Die Lösung des Problems ergibt sich aus Patentanspruch 1.

Die Erfindung bringt in Verbindung mit dem Vorteil, daß Span­ nungspegelschwankungen am Kollektoranschluß des Transistors deutlich verringert werden, den weiteren Vorteil einer Ein­ sparung von Bauelementen, z. B. der Schottky-Diode und Wider­ standselemente am Emitter- und Basisanschluß des Transistors, mit. Durch das direkte Verbinden des ersten und zweiten Aus­ ganges des Schaltelementes des ersten Schaltkreises mit dem Basisanschluß bzw. dem Emitteranschluß des Transistors ergibt sich immer eine stabile absolute Spannungspegeldifferenz zwi­ schen den Anschlüssen des Transistors. Der Transistor wird nur leitend, wenn die Spannungspegeldifferenz ein entsprechendes Vorzeichen annimmt. Im leitenden Zustand des Transistors vari­ iert der Spannungspegel am Kollektoranschluß des Transistors nur noch im Bereich der Spannungspegelschwankungen des Ausgangs­ signals des Schaltelementes des ersten Schaltkreises.

Die Ansteuerung des Transistors durch die beiden komplementä­ ren Ausgangssignale des Schaltelementes hat den Vorteil, daß der Spannungspegelwechsel am Ausgang des ersten in emitterge­ koppelter Logik implementierten Schaltkreises lediglich um die Durchschaltezeit des Transistors verzögert an den Eingang des zweiten in Transistor-Transistor-Logik implementierten Schalt­ kreises weitergeleitet wird.

Der Anschluß des Schaltelementes des ersten Schaltkreises an den positiven Pol der Betriebsspannungsquelle hat den Vorteil, daß der erste und der zweite Schaltkreis, der ebenfalls eine positive Betriebsspannung benötigt, aus nur einer einzigen Versorgungsquelle gespeist werden könne.

Eine weitere Ausgestaltung der Erfindung ist, daß der Wider­ stand in Abhängigkeit von der Schaltfrequenz der Anordnung festgelegt ist. Bei einem Datenstrom mit einer Bitrate von z. B. 20 Mbaud und einem Widerstandswert von 510 Ohm können über den leitenden Transistor die Daten sicher von den Schalt­ elementen des zweiten Schaltkreises weiter verarbeitet werden.

Weitere Besonderheiten der Erfindung werden nun aus den nach­ folgenden näheren Erläuterungen von Ausführungsformen der Schaltungsanordnung gemäß der Erfindung anhand der Zeichnungen ersichtlich.

Es zeigen:

Fig. 1 eine Schaltungsanordnung nach einer Ausführungsform der Erfindung;

Fig. 2 Signalläufe an ausgewählten Punkten der Schaltungsan­ ordnung nach Fig. 1;

Fig. 3 eine weitere Ausführungsform der Erfindung.

Das Ausführungsbeispiel in Fig. 1 zeigt schematisch in einem zum Verständnis der Erfindung erforderlichen Umfang eine Schal­ tungsanordnung W zur Spannungspegelanpassung. In Fig. 1 sind die in unterschiedlichen Schaltkreistechniken implementierten Schaltkreise ECL und TTL, die jeweils ein Teil eines umfassen­ den Schaltkreises sein können, angedeutet. Der Schaltkreis ECL ist in einer emittergekoppelten Logik und der Schaltkreis TTL ist in einer Transistor-Transistor-Logik Schaltkreistechnik aufgebaut. Der Schaltkreis ECL weist dabei ein Schaltelement D mit den Ausgängen und Q auf. Das Schaltelement D wird über den Anschluß DGE mit Massepotential DG, der Anschluß VCC am Schaltelement D mit dem positiven Pol einer Betriebsspannungs­ quelle verbunden. Ein schaltungsinterner Punkt IN des Schalt­ kreises ECL ist mit dem Eingang DE des Schaltelementes D ver­ bunden. An den schaltungsinternen Punkt IN des Schaltkreises ECL kann ein Datenstrom beliebiger Bitrate zwischen 0 und 140 Mbaud herangeführt werden. Der Ausgang Q und der negierte Aus­ gang des Schaltelementes D sind mit einem Emitteranschluß EW bzw. einem Basisanschluß BW eines Transistors SE verbunden. Die Spannungspegelanpassungsschaltung W weist dabei einen PNP-Tran­ sistor und als weiteres Bauelement einen Widerstand R auf. Der Kollektorausgang CW des Transistors SE der Schaltungsanordnung W ist mit einem Eingang E des Schaltkreises TTL verbunden.

Bei sich ändernden Eingangspegel am schaltungsinternen Punkt IN des Schalkreises ECL ändern sich entsprechend die Spannungs­ pegel und SPQ an den Ausgängen und Q des Schaltelementes D. Der Spannungspegel an dem Ausgang des Schaltelementes D beträgt beispielsweise bei einer Versorgungsspannung von 5 Volt 3,25 Volt ± 135 mV ("Low"-Signalpegel). Der Ausgangspegel für einen "High"-Signalpegel am Ausgang Q beträgt 4,15 Volt ± 150 mV. Die Spannungspegeldifferenzen zwischen den Ausgängen und Q des Schaltelementes D betragen +900 mV und -900 mV. Der PNP-Transistor in der Schaltungsanordnung W kann beispiels­ weise ein Transistor des Typs BCX71 oder BF606A sein. Diese Transistoren arbeiten mit geringer Sättigungsspannung. Bei ei­ ner Spannungspegeldifferenz von +900 mV zwischen Basis- und Emitteranschluß BW bzw. EW des Transistors SE sperrt der Tran­ sistor SE.

Bei einer Spannungspegeldifferenz von -900 mV zwischen Basis­ anschluß BW und Emitteranschluß EW wird der Transistor SE lei­ tend. Nachdem der Transistor SE (PNP) bei einer Spannungspegel­ differenz von -900 mV zwischen dem Basis-BW und Emitteran­ schluß EW leitend wird, kann am Kollektoranschluß CW des Tran­ sistors SE der für die Transistor-Transistor-Logik benötigte Spannungspegel abgegriffen werden.

Der Spannungspegel am Kollektoranschluß CW setzt sich aus dem "High"-Signalpegel SPQ von 4,15 Volt ± 150 mV am Ausgang Q des Schaltelementes D des ersten Schaltkreises ECL verringert um den Spannungsabfall zwischen Emitter und Kollektor des durchge­ schalteten Transistors SE zusammen.

Bei den in Fig. 2 dargestellten Signalfolgen, Zeile 1 (oberste Zeile) und Zeile 2 sind die "logischen" Spannungspegelwechsel an den Ausgängen Q und des Schaltelementes D des ersten Schaltkreises ECL wiedergegeben. In Zeile 3 sind die Spannungs­ pegel am Kollektorwiderstand CW des Transistors SE wiederge­ geben. Zwischen dem Zeitintervall t0 bis t1 ergibt sich am Kol­ lektoranschluß CW des Transistors SE ein Spannungspegel von 0 Volt (Zeile 3). Zwischen dem Zeitintervall t1 bis t2 ergibt sich am Kollektoranschluß CW des Transistors SE ein Spannungs­ pegel von etwa 4 Volt (Zeile 3).

Eine weitere Ausführungsform einer Spannungspegelanpassung W zwischen zwei in unterschiedlicher Schaltkreistechnik reali­ sierten Schaltkreisen ECL, TTL ist z. B. in der Weise möglich, wenn der Betriebsanschluß DGE des Schaltelementes D des ersten Schaltkreises ECL mit dem Massepotential DG bzw. der Anschluß VCC des Schaltelementes D mit einem negativen Pol der Betriebs­ spannungsquelle (-5,2 V) verbunden wird. Anstatt des PNP-Tran­ sistors SE wird bei der weiteren Ausführungsform ein NPN-Tran­ sistor verwendet. Der Widerstand R am Kollektor CW des Transi­ stors SE ist in diesem Fall mit dem positiven Pol der Betriebs­ spannungsquelle (+5 V) verbunden.

Eine mögliche weitere Anwendung der in den Ausführungsbeispie­ len beschriebenen Schaltungsanordnung W kann eine in Fig. 3 dargestellte Koinzidenzauswerteschaltung sein.

Der erste Schaltkreis ECL wird dabei jeweils durch die Aus­ gänge 1, Q1; . . . n, Qn einer Vielzahl von Schaltelementen D1, . . . Dn abgeschlossen. Der Spannungspegel , SPQ an den Ausgängen 1, Q1; . . . n, Qn der Schaltelemente D1, . . . Dn ändert sich entsprechend des sich ändernden Eingangspegels. Die Ausgänge 1, Q1; . . . n, Qn der Schaltelemente D1, . . . Dn sind erfindungsgemäß mit dem Basisanschluß bzw. dem Emitteran­ schluß des jeweiligen Transistors SE1, . . ., SEn verbunden. Die Kollektoranschlüsse CW1, . . ., CWn sind über einen Widerstand R in einem Schaltungspunkt SP zusammengefaßt. Dieser Schaltungs­ punkt SP ist über einen weiteren Widerstand RS mit dem Masse­ potential DG und mit einem Eingang EK eines Komparators K ver­ bunden. Ein weiterer Eingang UR des Komparators K ist mit einer Referenzspannungsquelle Uref verbunden.

Je nach Anzahl der leitenden Transistoren SE1, . . . SEn wird aufgrund des erhöhten Stromflusses der Spannungsabfall am Widerstand RS entsprechend.

Die Referenzspannung Uref am Eingang UR des Komparators K ist so gewählt, daß bei einer bestimmten Anzahl von leitenden Transistoren am Ausgang des Komparators K eine logische Eins anliegt.

Eine durch den Komparator K sichere Auswertung einer bestimm­ ten Anzahl von "High"-Signalpegel führenden Ausgängen der Schaltelemente (D1; . . . Dn) des ersten Schaltkreises (ECL) ist aufgrund der stabilen Spannungspegelumsetzung gemäß der Erfindung möglich.

Claims (4)

1. Schaltungsanordnung (W) zur Spannungspegelanpassung zwi­ schen einem ersten und zweiten Schaltkreis (ECL, TTL) mit je­ weils in unterschiedlicher Schaltkreistechnik (z. B. in ECL- bzw. TTL-Technologie) realisierten Schaltelementen (D, T), wobei ein Eingang (DE) eines Schaltelementes (D) des ersten Schaltkreises (ECL) mit einem Digitalsignal beaufschlagbar ist, und ein erster Ausgang () des Schaltelementes (D) des ersten Schaltkreises (ECL) mit einem Basisanschluß (BW) eines Transi­ stors (SE) und ein Kollektoranschluß (CW) des Transistors (SE) über einen Widerstand (R) mit einem Massepotential (DG) verbun­ den ist, dadurch gekennzeichnet, daß ein Emitteranschluß (EW) des Transistors (SE) mit ei­ nem zweiten Ausgang (Q) des Schaltelementes (D) des ersten Schaltkreises (ECL) verbunden ist, an dem ein Ausgangssignal auftritt, das zu dem Ausgangssignal am ersten Ausgang () kom­ plementär ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Schaltelement (D) des ersten Schaltkreises (ECL) mit einem positiven Pol einer Betriebsspannungsquelle verbunden ist.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Widerstand (R) in Abhängigkeit von einer Schaltfrequenz der Anordnung festgelegt ist.

4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Mehrzahl von Schaltelementen (D1 . . . Dn) des ersten Schaltkreises (ECL) mit einem ersten und zweiten Ausgang (1, Q1; . . . n, Qn) mit jeweils einem Transistor (SE1 . . . SEn) verbunden ist, und daß die Kollektoranschlüsse (CW1, . . . CWn) der Transistoren (SE1, . . . SEn) über jeweils einen Widerstand (R) zusammengefaßt und mit einem ersten Eingang (EK) eines Kom­ parators (K) und über einen weiteren Widerstand (RS) mit Masse­ potential (DG) verbunden sind, und daß ein zweiter Eingang (UR) des Komparators (K) mit einer Referenzspannungsquelle (Uref) verbunden ist.