DE2548873C3 - Faltungscoder - Google Patents

Description

5. Faltungscoder nach Patentansprüchen 1 bis 4, dadurch gekennzeichnet, daß zur Versorgung der die Konstantstromquellen bildenden Transistoren ein dreizehnter und ein vierzehnter Transistor (T 13, 714) vom npn-Typ und ein fünfzehnter Transistor fT 15) vom pnp-Typ vorgesehen sind, daß der Kollektoranschluß des vierzehnten Transistors (T 14) mit dem Anschluß (5) für die positive Betriebsspannung und über einen zwölften Widerstand (R 12) mit dem Basisanschluß des vierzehnten Transistors (T 14) und mit dem Kollektoranschluß des dreizehnten Transistors (T 13) verbunden ist, daß der Emitteranschluß des vierzehnten Transistors (TiA) über eine erste Verbindung (Fi, F2) mil dem eine erste Stromquelle bildenden achten Transistor (TS) verbunden ist, daß der Emitteranschluß des vierzehnten Transistors (T 14) über eine erste in Durchlaßrichtung gepolte Diode (DX) mit einem vierzehnten Widerstand (R 14) und mit einer zweiten Verbindung (F3, FA) verbunden ist, daß der andere Anschluß des vierzehnten Widerstandes (R14) an eine vierte Verbindung (F7, F8) und außerdem über eine vierte, in Durchlaßrichtung gepolte Diode (D 4) mit einer fünften Verbindung (F%, FiO), dem Basisanschluß des dreizehnten Transistors (T 13) und dem Emitteranschluß des fünfzehnten Transistors (T15) verbunden ist, daß der Emitteranschluß des dreizehnten Transistors (T 13) über einen dreizehnten Widerstand (R 13) an eine sechste Verbindung (FU, F12), die zur Zuführung der negativen Betriebsspannung dient, angeschlossen ist, daß der Kollektoranschluß des fünfzehnten Transistors (T 15) direkt an die sechste Verbindung (FU, Fi2) und der Emitteranschluß des fünfzehnten Transistors (T 15) über einen dritten Kondensator (C3) an die sechste Verbindung (FiI, F12) angeschlossen ist und außerdem übe: einen fünfzehnten Widerstand (R 15) an den Anschluß 7 geführt ist, der zur Zuführung einer Betriebsspannung dient, die etwa der Hälfte der negativen Betriebsspannung entspricht, daß außerdem zur Abgabe des erzeugten Bits ein sechzehnter Transistor (T 16) vom npn-Typ und ein siebzehnter Transistor (T 17) "O.:; ρημ-Typ vorgesehen sind, daß der Basisanschluß des sechzehnten Transistors (T 16) sowohl mit der dritten Verbindung (F5, F6) als auch mit dem Ausgangsanschluß A für das Restsignal verbunden ist, daß der Kollektoranschluß des sechzehnten Transistors (T 16) mit dem Basisanschluß des siebzehnten Transistors (Ti7) direkt und über einen siebzehnten Widerstand (R 17) mit dem Emitteranschluß des siebzehnten Transistors (T 17) und mit einem sechzehnten Widerstand (R 16) verbunden ist, dessen anderer Anschluß mit dem Anschluß (5) für die positive Betriebsspannung verbunden ist, daß der Emitteranschluß des siebzehnten Transistors (TYI) außerdem über einen ersten Kondensator (Ci) mit Masse verbunden ist, daß der Emitteranschluß des sechzehnten Transistors (Π6) mit dem Kollektoranschluß des siebzehnten Transistors (Ti7) direkt und außerdem über einen achtzehnten Widerstand (R 18) mit dem Ausgang (2) für das erzeugte Bit und mit einem neunzehnten Widerstand (R 19) verbunden ist, dessen anderer Anschluß über einen zweiten Kondensator (C2) mit Masse und außerdem über einen zwanzigsten Widerstand (R 20) an die sechste Verbindung (FU, F12) und damit an die negative Betriebsspannung angeschlossen ist.

Die Erfindung bezieht sich auf einen Faltungscoder für den Gray-Code mit mehreren hintereinandergeschalteten Codierstufen, die jeweils einen mit einem Signaleingang verbundenen Rechenverstärker mit zwei Verstärkereingängen enthalten, denen jeweils eine Diode vorgeschaltet ist.

Ein derartiger Faltungscoder ist aus der GB-PS 9 72 483 bekannt Bei dem Faltungscoder nach dieser Patentschrift wird das zu codierende Signal von einer Stromquelle dem Signaleingang einer ersten Codierstufe von einer Kette hintereinandergeschalteter Codierstufen zugeführt Die Anzahl der Codierstufen entspricht dabei der gewünschten Auflösung, der Aufbau der Codierstufen ist gleich. In jeder der Codierstufen erfolgt eine Bewertung des angelegten Analogsignals und entsprechend der Bewertung die Abgabe eines L- bzw. eines O-Bits, außerdem wird durch einen idealen Gleichrichter das Analogsignal gefaltet, wodurch sich die Amplitude des Analogsignals von Stufe zu Stufe verringert. Dadurch ist es nicht möglich, die gleichaufgebauten Codierstufen auch gleich zu dimensionieren, so daß sich dadurch ein umständlicher Aufbcu und Abgleich eines derartigen Faltungscoders ergibt.

Es ist zwar denkbar, den beschriebenen Faltungscoder durch Zwischenschaltung von Stromverstärkern, die aus geeignet dimensionierten Stromspiegeln entsprechend der obengenannten GB-PS 9 72 483, Fig. 4, Teilschaltung aus MR36, VT39, R36, R37 bestehen, zwischen die einzelnen Codierstufen so zu verbessern, daß die Codierstufen gleich dimensioniert werden können. Dann ergibt sich jedoch noch eine erheblich verringerte Codiergeschwindigkeit, außerdem steigen bei hoher Auflösung die Anforderungen an die Gleichheit der Verstärkerbauteile, insbesondere der Halbleiter, in allen Stufen beträchtlich an.

Die Aufgabe der Erfindung besteht also darin, einen aus mehreren gleichen Codierstufen bestehenden Faltungscoder zu schaffen, der eine hohe Codiergeschwindigkeit zuläßt und bei dem im Hinblick auf einen leichteren Aufbau geringere Anforderungen an die Gleichheit der Halbleiter zu stellen sind.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die Dioden durch eine vorgeschaltete Stromquelle angesteuert werden und daß an den Rechenverstärker eine Transistorverstärkerstufe mit einem aufgeteilten

Emitterwiderstand angeschlossen ist, daß zur Gegenkopplung des Rechenverstärkers eine Verbindung von dem aufgeteilten Emitterwiderstand zu dem einen Verstärkereingang und eine weitere Verbindung von dem anderen Verstärkereingang nach Masse vorgesehen ist und daß zur Erzeugung eines Stromversatzes eine weitere Transistorverstärkerstufe in Basisschaltung vorgesehen ist, deren Kollektor- und Emitterströme von jeweils einer Konstantstromquelle gespeist sind.

Der Faltungscoder nach der Erfindung stellt somit eine vorteilhafte Kombination von Invertierung, Stromsenke und Verstärkung dar, bei der das Problem des »idealen Gleichrichters« zusammen mit der Stromverstärkung mit geringem Aufwand gelöst ist.

Eine vorteilhafte Weiterbildung dieses Faltungscoders, bei der durch die vorteilhafte Dimensionierung des Emitterwiderstandes die Verstärkung des Rechenverstärkers um den Faktor 2 leicht einstellbar ist, ergibt sich dadurch, daß der eine Eingang des Rechenverstärkers für positive und der andere für negative Signale vorgesehen ist, daß der Verstärkereingang für positive Signale über eine für diese Signale in Durchlaßrichtung gepolte Diode und der Verstärkereingang für negative Signale über eine für negative Signale in Durchlaßrichtung gepolte Diode mit dem Signaleingang verbunden ist, daß weiterhin der Verstärkereingang für positive Signale über einen zweiten Widerstand mit Masse verbunden ist, daß der Verstärkereingang für negative Signale über einen fünften Widerstand mit dem Emitteranschluß eines dritten Transistors vom npn-Typ und über einen siebenten Widerstand mit Masse verbunden ist, daß der Verstärkerausgang mit dem Basisanschluß des dritten Transistors verbunden ist, dessen Emitteranschluß über einen sechsten Widerstand mit Masse und dessen Kollektoranschluß mit dem einen Anschluß einer ersten Stromquelle und mit dem Emitteranschluß eines neunten Transistors vom pnp-Typ verbunden ist, daß der Basisanschluß des neunten Transistors mit einer Vergleichsspannungsquelle verbunden ist, daß der Kollektoranschluß des neunten Transistors mit dem einen Anschluß einer zweiten Stromquelle, mit dem Bitausgang und mit dem Signalausgang verbunden ist, daß die anderen Anschlüsse der Stromquellen mit Masse verbunden sind und daß die Widerstandswerte des zweiten, fünften und sechsten Widerstandes einander gleich und halb so groß wie die des siebenten Widerstandes sind.

Eine wegen der leichten integrierbarkeit und der hohen Stabilität bevorzugte Ausführungsform des Faltungscoders nach der Erfindung ergibt sich dadurch, daß der Rechenverstärker einen ersten und einen zweiten Transistor vom pnp-Typ enthält, deren Emitteranschlüsse jeweils getrennt über einen Widerstand mit einem Anschluß für die positive Betriebsspannung verbunden sind, daß die Basisanschlüsse beider Transistoren miteinander, mit dem Kollektoranschluß des ersten Transistors und mit dem Kollektoranschluß eines vierten Transistors vom npn-Typ verbunden sind, daß der Basisanschluß des vierten Transistors mit der für positive Signale in Durchlaßrichtung gepolten Diode verbunden ist und den Verstärkereingang für positive Signale darstellt, der außerdem über einen zweiten Widerstand mit Masse verbunden ist, daß der Emitteranschluß des vierten Transistors mit dem Emitteranschluß eines fünften Transistors vom npn-Typ und mit dem Kollektoranschluß eines sechsten Transistors vom npn-Typ verbunden ist, daß der Emitteranschluß des sechsten Transistors über einen achten Widerstand mit einem Anschluß für die negative Betriebsspannung verbunden ist, daß der Basisanschluß des sechsten Transistors über eine fünfte Verbindung an eine Schaltung zur Vorspannungerzeugung angeschlos- -< sen ist, daß der Basisanschluß des fünften Transistors mit dem aufgeteilten Emitterwiderstand eines dritten Transistors vom npn-Typ und mit der für negative Signale in Durchlaßrichtung gepolten Diode verbunden ist und somit den Verstärkereingang für negative

in Signale darstellt und daß der Kollektoranschluß des fünften Transistors mit dem Kollektoranschluß des zweiten Transistors vom npn-Typ und mit dem Basisanschluß des dritten Transistors verbunden ist und den Verstärkerausgang darstellt.

ι ι Eine im Hinblick auf hohe Codiergeschwindigkeit und hohe thermische Stabilität bei geringem Aufwand bevorzugte Ausführungsform des Faltungscoders nach der Erfindung ergibt sich dadurch, daß an den Ausgang des Rechenverstärkers der Basisanschluß eines dritten

2» Transistors vom npn-Typ angeschlossen ist, daß der Emitteranschluß des dritten Transistors über einen sechsten Widerstand mit Masse und außerdem direkt mit dem Kollektoranschluß eines siebenten Transistors vom npn-Typ verbunden ist, daß der Emitteranschluß

2~> des dritten Transistors weiterhin über die Reihenschaltung eines fünften und eines siebenten Widerstandes mit Masse verbunden ist und daß dabei in die Verbindung zwischen dem fünften und dem siebenten Widerstand der Eingang des Rechenverstärkers für negative Signale

in geschaltet ist, daß der Kollektoranschluß des dritten Transistors mit dem Kollektoranschluß eines achten Transistors und dem Emitteranschluß eines neunten Transistors verbunden ist, die beide vom pnp-Typ sind, daß der Emitteranschluß des achten Transistors über

η einen vierten Widerstand mit dem Anschluß für die positive Betriebsspannung verbunden ist, daß der Basisanschluß des achten Transistors über eine erste Verbindung mit einer Vorspannungsquelle und der Basisanschluß des neunten Transistors über eine zweite Verbindung mit einer weiteren Vorspannungsquelle verbunden ist, daß der Kollektoranschluß des neunten Transistors mit dem Kollektoranschluß eines zehnten Transistors, der vom npn-Typ ist, verbunden ist, daß die beiden Kollektoranschlüsse über eine dritte Verbindung

r, mit dem Ausgang der Codierstufe für das analoge Restsignal verbunden sind, daß der Basisanschluß des siebenten Transistors mit dem Basisanschluß des zehnten Transistors und außerdem über eine vierte Verbindung mit einer Vorspannungsquelle verbunden

so ist, daß der Emitteranschluß des siebenten Transistors mit dem Kollektoranschluß eines elften Transistors vom npn-Typ verbunden isi, daß der Basisanschluß des elften Transistors mit dem Basisanschluß eines zwölften Transistors vom npn-Typ und außerdem über eine fünfte Verbindung mit einer Vorspannungsquelle verbunden ist, daß der Emitteranschluß des zehnten Transistors mit dem Kollektoranschluß des zwölften Transistors verbunden ist, daß der Emitteranschluß des elften Transistors über einen neunten Widerstand, dem

bo gegebenenfalls zum Abgleich ein Widerstand parallel geschaltet werden kann, mit dem Anschluß für die negative Betriebsspannung verbunden ist, daß der Emitteranschluß des zwölften Transistors, über einen elften Widerstand, dem gegebenenfalls zum Abgleich ein zehnter Widerstand parallel geschaltet sein kann, mit dem Anschluß für die negative Betriebsspannung verbunden ist und daß über eine sechste Verbindung eine Vorspannungsquelle an den Anschluß für die

negative Betriebsspannung angeschlossen ist.

Bei diesem Faltungscoder ist durch die Realisierung der Konstantstromquelle mittels Transistorschaltungen zusätzlich eine leichte Integrierbarkeit gewährleistet. Gleiche Erwägungen für die zur Versorgung der Konstantstromquellen-Transistoren dienenden Transistorschaltungen und die erwünschte Kompatibilität mit ECL-Schaltungen für die Ausgangsschaltungen führen zu einem Faltungscoder, bei dem zur Versorgung der die Konstantstromquellen bildenden Transistoren ein dreizehnter und ein vierzehnter Transistor vom pnp-Typ und ein fünfzehnter Transistor vom pnp-Typ vorgesehen sind, bei dem der Kollektoranschluß des vierzehnten Transistors mit dem Anschluß für die positive Betriebsspannung und über einen zwölften Widerstand mit dem Basisanschluß des vierzehnten Transistors und mit dem Kollektoranschluß des dreizehnten Transistors verbunden ist, bei dem der Emitteranschluß des vierzehnten Transistors über eine erste Verbindung mit dem eine erste Stromquelle bildenden achten Transistor verbunden ist, bei dem der Emitteranschluß des vierzehnten Transistors über eine erste in Durchla ^;^htung gepolte Diode mit einem vierzehnten Widerstand und mit einer zweiten Verbindung verbunden ist, bei dem der andere Anschluß des vierzehnten Widerstandes an eine vierte Verbindung und außerdem über eine vierte, in Durchlaßrichtung gepolte Diode mit einer fünften Verbindung, dem Basisanschluß des dreizehnten Transistors und dem Emitteranschluß des fünfzehnten Transistors verbunden ist, bei dem der Emitteranschluß des dreizehnten Transistors über einen dreizehnten Widerstand an eine sechste Verbindung, die zur Zuführung der negativen Betriebsspannung dient, angeschlossen ist, bei dem der Kollektoranschluß des fünfzehnten Transistors direkt an die sechste Verbindung und der Emitteranschluß des fünfzehnten Transistors über einen dritten Kondensator an die sechste Verbindung angeschlossen ist und außerdem über einen fünfzehnten Widerstand an den Anschluß geführt ist, der zur Zuführung einer Betriebsspannung dient, die etwa der Hälfte der negativen Betriebsspannung entspricht, bei dem außerdem zur Abgabe des erzeugten Bits ein sechzehnter Transistor vom npn-Typ und ein siebzehnter Transistor vom pnp-Typ vorgesehen sind und der Basisanschluß des sechzehnten Transistors sowohl mit der dritten Verbindung als auch mit dem Ausgangsanschluß A für das Restsignal verbunden ist, bei dem der Kollektoranschluß des sechzehnten Transistors mit dem Basisanschluß des siebzehnten Transistors direkt und über einen siebzehnten Widerstand mit dem Emitteranschluß des siebzehnten Transistors und einem sechzehnten Widerstand verbunden ist, dessen anderer Anschluß mit dem Anschluß für die positive Betriebsspannung verbunden ist, bei dem der Emitteranschluß des siebzehnten Transistors außerdem über einen ersten Kondensator mit Masse verbunden ist, bei dem der Emitteranschluß des sechzehnten Transistors mit dem Kollektoranschluß des siebzehnten Transistors direkt und außerdem über einen achtzehnten Widerstand mit dem Ausgang für das erzeugte Bit und mit einem neunzehnten Widerstand verbunden ist, dessen anderer Anschluß über einen zweiten Kondensator mit Masse und außerdem über einen zwanzigsten Widerstand an die sechste Verbindung und damit an die negative Betriebsspannung angeschlossen ist

Die Erfindung soll im folgenden noch näher erläutert werden. Dabei zeigt

F i g. 1 die Prinzipschaltung des erfindungsgemäßen Faltungscode« mit zwei Codierstufen,

F i g. 2 die Schaltung des Hauptteils einer Codierstufe und

■j F i g. 3 die Schaltung des Versorgungs- und Ausgangsteils einer Codierstufe.

Die in der Fig. la dargestellte Prinzipschaltung enthält zwei in Reihe geschaltete Codierstufen, so daß außer dem Vorzeichenbit noch zwei weitere Bits

κι abgegeben werden können. Jede der beiden Codierstufen enthält einen sogenannten »idealen Gleichrichter«, der jeweils durch die beiden Dioden, den invertierenden Verstärker und die von den Verstärkereingängen nach Masse geschalteten Widerstände gebildet wird.

Die ideale Gleichrichtung geht dabei entsprechend Fig. Ib so vor sich, daß der von einer Stromquelle abgegebene Strom je nach dessen Polarität entweder durch die Diode D 3 zu dem einen, sehr hochohmigen Verstärkereingang und über den Widerstand R 2 nach Masse oder durch die andere Diode D 2 zu dem anderen Verstärkereingang und gleichzeitig zum Emitteranschluß des Transistors Γ3 fließt

Der positive Eingangsstrom durch die Diode £>3 erzeugt einen Spannungsabfall UR 2 am Widerstand

2~> R 2. Durch die Gegenkopplung vom Emitteranschluß des angeschlossenen Transistors T3 zum Eingang des Rechenverstärkers für negative Signale wird am Emitterwiderstand R eine zu UR2 gleich große Spannung UR erzeugt, die einen entsprechenden Strom durch den Widerstand R und damit durch den Transistor Γ3 verursacht

Beim Fließen eines negativen Eingangsstroms durch die Diode Dl ist der Spannungsabfall am Widerstand R 2 gleich NuIL Durch die bereits erwähnte Gegenkopp lung wird die Spannung am Eingang des Rechen Verstär kers für negative Signale und damit am angeschlossenen Widerstand R ebenfalls Null (virtuell Null). Für einen negativen Eingangsstrom ergibt sich so eine, durch besagte Gegenkopplung erzeugte Stromsenke mit dem

Eingangswiderstand ģ-0.

Der negative Eingangsstrom wird vom Emitteranschluß des Transistors TZ abgeleitet und erscheint an dessen KoUektoranschluß. Bei negativen Eingangsströmen ist also der Emitterwiderstand R wirkungslos.

Die Gleichrichtung ist dann ideal, es liegt also dann kein statischer Unsicherbereich vor, wenn die Dioden bei einer Sperrspannung i/jp>NulI völlig sperren. Für die angestrebte Genauigkeit erfüllen handelsübliche Diodentypen diese Bedingung ausreichend gut so daß

so eine Sonderanfertigung oder das Aussuchen der Dioden entfallen kann. Am Verstärkerausgang, also am

KnoieilpUnki des Ursprünglich positiven und des

ursprünglich negativen Verstärkersignals erhält man ein zum Ansteuern der Entscheider besonders günstiges Signal, da es durch die Strom-Spannungskennlinie der beiden Dioden bereits binären Charakter hat Im vorliegenden Fall (Fig. la) erfolgt die Verbindung des Verstärkereingangs für positive Signale nach Masse durch den Widerstand R 2 und die des Verstärkerein-

eo gangs für negative Signale durch den Widerstand R7, der gleichzeitig einen Teil des Emitterwiderstands der an den Verstärker V angeschlossenen Transistorstufe darstellt

Die Transistorstufe besteht entsprechend F i g. 1 a aus

dem npn-Transistor T3, dessen Emitteranschluß fiber den fünften Widerstand R 5 mit dem Verstärkereingang für negative Signale und über den sechsten Widerstand R 6 mit Masse verbunden ist Durch den über die

Basis-Emitterstrecke des Transistors Γ3 gegengekoppelten Rechenverstärker V wird erzwungen, daß ein negativer Eingangsstrom über die Diode D 2 direkt als Emitterstrom des Transistors fließt und ein positiver Eingangsstrom durch den gleichen Spannungsabfall an -, den Widerständen R 2 und R 7 einen Strom mit dem gleichen Betrag aber dem umgekehrten Vorzeichen des Eingangsstroms im Emitter des Transistors erzeugt. Dadurch ergibt sich für Eingangssignale der einen Polarität die gewünschte Invertierung und nach ι ο Zusammenführen mit den Eingangssignalen der anderen Polarität die sogenannte »ideale Gleichrichtung«.

Durch die Aufteilung des Emitterwiderstandes des Transistors Γ3 in drei einzelne Widerstände, von denen RS und Re gleich groß sind und Rl den doppelten r> Widerstandswert von R 5 bzw. R 6 hat, ist es möglich, die Verstärkung um den Faktor 2 genau einzustellen, so daß sich in den einzelnen Codierstufen gleiche Pegelverhältnisse ergeben. In der Praxis ist durch einen Feinabgleich eine etwas höhere Verstärkung als zwei erwünscht um so den Verlust durch die Basisströme der Transistoren wieder auszugleichen. Die Wirkungsweise des aufgeteilten Emitterwiderstands und die Dimensionierung der Widerstände R 5, R 6 und R 7 ergibt sich dabei wie folgt. Entsprechend den Erläuterungen zur 2> F i g. Ib ist bei positiven Eingangsströmen die Spannung über den Widerstand Ä2 gleich der über den Widerstand R. Wird nun der Widerstandswert von R halb so groß wie der des Widerstands R 2 gewählt, dann ergibt sich der doppelte Strom durch R und damit eine j» Verstärkung um den Faktor 2 zwischen dem positiven Eingangsstrom und dem Kollektorstrom durch den Transistor Γ3. Bei negativen, durch die Diode D 2 fließenden Eingangsströmen ist durch die Stromübernahme durch den Transistor Γ3 das Verhältnis der ji Widerstände R2-.Rbedeutungslos. Eine Stromverstärkung kann hier durch das Einfügen eines Stromteilers in den Gegenkopplungsweg erreicht werden, indem nur ein Teil des Ausgangsstromes gegengekoppelt wird. Bei einer gewünschten Stromverstärkung um den Faktor 2 ist dazu der Ausgangsstrom auf die Widerstände R 5 und R6 in gleichem MaBe aufzuteilen, das heißt die Widerstände R 5 und R 6 sind gleich groß, der Widerstand R7 würde entfallen. Um die Bedingung R2—il für positive Eingangssignale einzuhalten ist dann RS-R6=^lhR2 zu wählen. Eine Weiterentwicklung im Hinblick auf höhere Stabilität bei höherer Verarbeitungsgeschwindigkeit durch Absenken der Ringverstärkung in der Gegenkopplungsschleife führt zur Einfügung des Widerstandes R 7. In diesem Fall ist w R7=2 ■ R2 und RS-R2, da dann der Widerstandswert der Parallelschaltung des Widerstandes R 7 mit den hintereinar.dergeschalteten Widerständen R 5, R 6 wieder dem Widerstandswert R entspricht

Vom Kollektoranschluß des Transistors 7*3 gelangt das Signal zum Emitteranschluß des pnp-Transistors 7*9, der als Basisstufe betrieben wird und dessen Emitter- und Kollektoranschlüsse mit Konstantstromquellen verbunden sind. Der Basisanschluß dieses Transistors ist mit der Referenzspannung {/verbunden, bo Durch diese Basisstufe ergibt sich die Verschiebung des Ausgangsstromes I, um den Betrag

65

Mit dem Kollektoranschluß des Transistors 7*9 ist sowohl der Eingang der nachfolgenden Stufe als auch der Bitausgang der betreffenden Stufe verbunden. An diesem Bitausgang erscheint bereits ein binäres Signal, das dem Bit der betreffenden Stufe entspricht, im Hinblick auf die gleichzeitige Abfragung aller Codierstufen ist jedoch eine zusätzliche Abfrageschaltung vorgesehen.

Der Signaleingang E des in der F i g. 2 gezeigten Hauptteils einer Codierstufe ist entweder an den Ausgang einer vorgeschalteten Codierstufe oder, im Falle der ersten Codierstufe in der Kette, mit einer speziellen Stromquelle für den Signalstrom verbunden, um so eine stromlineare Ansteuerung der Codierstufen zu gewährleisten. An den Eingang E ist eine zweite Diode D 2 angeschaltet, die für negative Eingangssignale in Durchlaßrichtung gepolt ist und diese an den Verstärkereingang für negative Signale weitergibt. Weiterhin ist an den Eingang feine dritte Diode D 3 geschaltet, die für positive Signale in Durchlaßrichtung gepolt ist und diese Signale an den Verstärkereingang für positive Signale, der über den Widerstand R 2 mit Masse verbunden ist, weiterleitet Der Rechenverstärker selbst enthält einen ersten und einen zweiten pnp-Transistor 7*1, T2, deren Emitteranschlüsse jeweils getrennt über die Widerstände Al, A3 mit einem Anschluß 1 für die positive Betriebsspannung verbunden sind. Diese positive Betriebsspannung beträgt + 6 V. Die Basisanschlüsse der beiden Transistoren 7*1 und 7*2 sind miteinander, mit dem Kollektoranschluß des Transistors 7*1 und mit dem Kollektoranschluß des npn-Transistors 7*4 verbunden. Der Basisanschluß des Transistors 7*4 ist mit der für positive Signale in Durchlaßrichtung gepolten Diode D 3 verbunden und stellt so den Verstärkereingang für positive Signale dar. Dieser Verstärkereingang ist außerdem über einen Widerstand R 2 mit Masse verbunden. Der Emitteranschluß des Transistors 7*4 ist mit dem Emitteranschluß des npn-Transistors 75 und mit dem Kollektoranschluß des npn-Transistors T6 verbunden. Der Emitteranschluß dieses Transistors 7*6 ist über einen Widerstand R 8 mit einem Anschluß 3 für die negative Betriebsspannung verbunden, die im vorliegenden Falle eine Größe von -6 V aufweist Der Basisanschluß des Transistors T6 ist über eine fünfte Verbindung F%, FlO an eine Schaltung zur Erzeugung einer Vorspannung für diese Stufen angeschlossen.

Der Basisanschluß des npn-Transistors TS ist mit der für negative Signale in Durchlaßrichtung gepolten Diode D2 verbunden und stellt somit den Verstärkereingang für negative Signale dar. Außerdem ist dieser Basisanschluß mit dem Verbindungspunkt der in Reihe geschalteten Widerstände Λ 5 und Λ 7 verbunden, die zusammen mit dem Widerstand R 6 den Emitterwiderstand für die an den Ausgang des Verstärkers angeschlossene Transistorstufe mit dem npn-Transistor TZ darstellen. Der Kollektoranschluß des Transistors 7*5 ist mit dem Kollektoranschluß des npn-Transistors Γ2 und mit dem Basisanschluß des npn-Transistors 7*3 verbunden und stellt so den Verstärkerausgang dar.

Der Grundaufbau des Rechenverstärkers V ist somit der eines durch die Transistoren 7*4, T5 und T6 gebildeten Differenzverstärkers, wobei jede Verstärkerseite die Eingangssignale der einen Polarität verstärkt Zur Zusammenführung der verstärkten Signale und gleichzeitig zur Erzeugung der gewünschten Phasendrehung um 180° ist an die Verstärkerstufe für die positiven Signale, also an den Kollektoranschluß des Transistors TA die durch den Transistor TI gebildete Verstärkerstufe angeschlossen. Durch die

Zusammenschaltung der Kollektoranschlüsse dieser Verstärkerstufe und des Transistors T5, also der Verstärkerstufe für negative Signale ergibt sich am Verstärkerausgang ein gleichgerichtetes und durch das Zusammenwirken mit dem Transistor T3 um den > Faktor 2 verstärktes Eingangssignal.

Der mit seinem Basisanschluß an den Verstärkerausgang angeschlossene npn-Transistor T3 ist mit seinem Emitteranschluß an die eine Seite des Widerstandes R 5, die eine Seite des Widerstandes R 6 und den ι ο Kollektoranschluß des npn-Transistors T7 angeschlossen. Die andere Seite des Widerstandes RS ist mit dem Verstärkereingang für negative Signale, mit der Diode D 2 und über den Widerstand R 7 mit Masse verbunden, während die andere Seite des Widerstandes R 6 direkt an Masse angeschlossen ist Der Kollektoranschluß des Transistors T3 ist unmittelbar mit dem Kollektoranschluß des pnp-Transistors T8 und des pnp-Transistors T9 verbunden. Der Emitteranschluß des Transistors T8 ist über den Widerstand R 4 mit dem Anschluß 1 für die >» positive Betriebsspannung verbunden. Der Basisanschluß des Transistors T8 ist über die Verbindung Fl, F2 mit einer Vorspannungsquelle und der Basisanschluß des Transistor T9 ist über eine weitere Verbindung F3, F4 mit einer weiteren Vorspannungs- r> quelle verbunden. Der Kollektoranschluß des Transistors T9 ist unmittelbar mit dem Kollektoranschluß des npn-Transistors TlO und außerdem über eine weitere Verbindung F5, F6 mit dem Ausgang A der Codierstufe für das analoge Restsignal verbunden.

Der Basisanschluß des Transistors TlO ist mit dem Basisanschluß des Transistors T7 direkt und außerdem über eine vierte Verbindung F7, F8 mit einer weiteren Vorspannungsquelle verbunden. Der Emitteranschluß des Transistors T7 ist mit dem Kollektoranschluß des rnpn-Transistors TIl unmittelbar verbunden, der Basisanschluß dieses Transistors ist mit dem Basisanschluß des npn-Transistors T12 und außerdem über eine fünfte Verbindung F9, FlO an eine Vorspannungsquelle angeschlossen. Der Emitteranschluß des Transistors TlO ist mit dem Kollektoranschluß des Transistors T12 verbunden. Der EmitteranschluS des Transistors TIl ist über den Widerstand R 9, dem zusätzlich zum leichteren Abgleich ein Widerstand Λ 21 parallel geschaltet werden kann, mit dem Anschluß 3 für die negative >~> Betriebsspannung verbunden. Der Emitteranschluß des Transistors T12, dem zum Abgleich ebenfalls ein Widerstand parallel geschaltet werden kann, ist ebenfalls mit dem Anschluß für negative Betriebsspannung verbunden, außerdem ist über eine sechste > <> Verbindung FIl, F12 die Vorspannungsquelle an den Anschluß 3 für die negative Betriebsspannung angeschlossen.

Als Transistoren wurden in der in der F i g. 2 gezeigten Schaltung für die Transistoren T4, T5, T6, T7 und TlO solche des Typs 2N918, für die Transistoren Tl, T2 und T8 solche des Typs BCY78, für den Transistor T3 wurde ein solcher des Typs BFX59, für den Transistor T9 wurde ein solcher des Typs 2N2894A und für die Transistoren TIl solche des Typs BCY58 t>o gewählt Als Dioden wurden solche des Typs HPA2810 gewählt, während die Widerstandswerte der Widerstände Al und A3 mit einem Wert von 1 kOhm, des Widerstands R2 mit einem Wert von 100Ohm, der Widerstände R 4 und R 7 mit einem Wert von 200 Ohm, b5 des Widerstandes R 5 mit einem Wert von 105 Ohm, des Widerstandes 776 mit einem Wert von 953 Ohm, des Widerstandes J? 8 mit einem Wert von 5,1 kOhm, des Widerstandes R 9 mit einem Wert von 2 kOhm und des Widerstandes Λ11 mit einem Wert von 390 Ohm gewählt wurden.

Die weitere Wirkungsweise der Schaltung nach der F i g. 2 entspricht dem bei der F i g. 1 erläuterten Prinzip, die in der F i g. 1 mit /oi bezeichnete Konstantstromquelle ist in der F i g. 2 durch den Transistor TS realisiert, während die Konstantstromquelle I₀₁ durch den Transistor Γ12 realisiert ist Eine weitere Konstantstromquel-Ie stellen die Transistoren Tl und TIl dar, durch die der Transistor Γ3 einen kleinen Vorstrom erhält Dieser Vorstrom ist nötig, damit eine mögliche Versatzspannung am Eingang der beiden Transistoren T4 und TS des Verstärkers nicht zur Stromlosigkeit und damit zum Funktionsausfall des Transistors T3 führt Der Transistor Tl dient ebenso wie die Transistoren Γ9 und TlO zur Aufnahme des Spannungshubs der Einspeisungspunkte der Konstantstromquellen, damit die Ströme der durch die Transistoren T8, TIl und T12 gebildeten Konstantstromquellen von der Aussteuerung unabhängig bleiben.

Die in der F i g. 3 dargestellte Schaltung besteht aus zwei Teilen, zum einen handelt es sich um eine Schaltungsanordnung zur Erzeugung verschiedener Vorspannungen für die in der Schaltung nach der F i g. 2 enthaltenen Transistorstufen, zum anderen enthält die Schaltung nach der F i g. 3 eine Trennstufe, die zwischen den Ausgang A für das Restsignal und den Bitausgang 2 geschaltet ist

Die Schaltung zur Vorspannungserzeugung enthält die beiden npn-Transistoren T13 und T14 sowie den pnp-Transistor T15. Der Kollektoranschluß des Transistors T14 ist sowohl mit dem Anschluß 5 für die Zuführung der positiven Betriebsspannung als auch über den Widerstand R 12 mit seinem Basisanschluß und außerdem mit dem Kollektoranschluß des Transistors T13 verbunden. Der Emitteranschluß des Transistors T14 ist über die erste Verbindung Fl, F2 mit dem Stromquellentransistor T8 verbunden, außerdem ist der Emitteranschluß des Transistors T14 über die in Durchlaßrichtung gepolte Diode D i mit einer zweiten Verbindung F3, F4, die an den Basisanschluß des Transistors T9 der F i g. 2 führt, sowie mit dem einen Anschluß des Widerstandes R14 verbunden. Der andere Anschluß des Widerstandes RH ist über die vierte Verbindung F7, F8 an den Basisanschluß des Transistors TlO der Schaltung nach der Fig. 2 angeschlossen, außerdem ist an den anderen Anschluß des Widerstandes R 14 eine weitere in Durchlaßrichtung gepolte Diode D 4 angeschlossen. Die Kathode der Diode D 4 ist mit einer fünften Verbindung F9, FlO, die zum Basisanschluß der Transistoren TIl und T12 führt, sowie mit dem Basisanschluß des Transistors T13 und dem Emitteranschluß des Transistors T15 verbunden. Der Emitteranschluß des Transistors T13 ist über den Widerstand R13 an die sechste Verbindung FIl, F12 geführt, die zur Zuführung der negativen Betriebsspannung dient Der KollektoranschluB des Transistors T15 ist ebenfalls an die sechste Verbindung FIl, F12 geführt, BasisanschluB und Kollektoranschluß des Transistors T15 sind über den Kondensator C3 miteinander verbunden. Der Basisanschluß des Transistors T15 ist weiterhin über den Widerstand R15 und den Anschluß 7 an eine Spannungsquelle angeschlossen, die die Hälfte der negativen Betriebsspannung, im vorliegenden Falle also eine Spannung von -3 V, abgibt

Die Trennung zwischen dem Ausgang A für das

Restsignal und dem Bitausgang 2 erfolgt mittels einer als Emitterfolger wirkenden Transistorkombination aus dem npn-Transistor τ 16 und dem pnp-Transistor Γ17. Dazu ist der Basisanschluß des Transistors Γ16 sowohl über die dritte Verbindung F5/F6 mit dem Kollektoranschluß des Transistors TS der Schaltung nach der F i g. 2 als auch mit dem Ausgangsanschluß A für das Restsignal verbunden. Der Kollek«oranschluß des Transistors Γ16 ist mit dem Basisanschluß des Transistors TtJ direkt und über dem Widerstand R17 mit dem Emitteranschluß des Transistors C17 und mit dem einen Anschluß des Widerstandes R16 verbunden. Der andere Anschluß des Widerstandes R16 ist an den Anschluß 5 geführt Der Emitteranschluß des Transistors Γ17 ist außerdem über den Kondensator Cl mit Masse verbunden. Der Emitteranschluß des Transistors Γ16 ist mit dem Kollektoranschluß des Transistors Γ17 direkt und außerdem über den Widerstand R18 mit dem Ausgang 2 für das erzeugte Bit verbunden. Von diesem Ausgang 2 besteht über dem Widerstand R19 und dem Widerstand R 20 ein Anschluß an die sechste Verbindung FIl, F12 zur Zuführung der negativen Betriebsspannung. Zur Entkopplung ist der Verbindungspunkt zwischen den Widerständen Ä19 und Ä20 über den Kondensator C2 an Masse gelegt

Als Transistortypen wurden in der Schaltung nach der Fig.3 für die Transistoren Γ13 und Γ14 solche des Typs BCY58, für die Transistoren Γ15 und Γ17 solche des Typs BCY78 und für den Transistor T16 ein solcher des Typs 2N918 gewählt Die beiden Dioden waren vom Typ BAW76, während die beiden Kondensatoren einen Kapazitätswert von 23. nF aufweisen. Die Widerstandswerte der Widerstände Λ12 und R13 betragen 3 kOhm, die der Widerstände R17 und R19 betragen 1 kOhm, der Widerstand R14 weist einen Widerstandswert von 3 kOhm auf, die Widerstände R15, R16 und R 20 einen Widerstandswert von 100 Ohm und der Widerstand R18 einen Widerstandswert von 130 Ohm.

Die Transistoren 7*13, T14, Γ15 erzeugen für die Basisanschlüsse der Konstantstromquellen-Transistoren der Schaltung nach der Fig.2 eine geregelte Vorspannung, so daß an den Stromeinprägewiderständen /? 4, Ä 9und Rii eine konstante Spannung anliegt, die den Spannungsabfall über die Emitter-Basis-Strekken der Transistoren kompensiert Zur Entkopplung der einzelnen Vorspannungen voneinander ist dabei durch die Dioden D1 und DA und dem Widerstand R14 ein Spannungsteiler gebildet

Der durch die Transistoren Γ16 und 717 gebildete Emitterfolger trennt den Bitausgang vom Ausgang für das Restsignal und sorgt dabei für eine genügend hohe Entkopplung des Ausgangs für das Restsignal.

Zur Verringerung der kapazitiven Belastung des Ausgangs A können die mit der Schaltung nach der Fig.2 gezeigten Dioden D2 und D3 der jeweils folgenden Codierstufe mit in die Schaltung nach der F i g. 3 aufgenommen werden. Dann ist die Länge dieser im Hinblick auf die kapazitive Belastung besonders kritischen Verbindungsleitung sehr gering, so daß sich eine geringe kapazitive Belastung der Codierstufe und damit eine bessere Eignung dieser Codierstufen für sehr hohe Codiergeschwindigkeiten ergibt

Bei einer Auflösung von acht Bits für den gesamten Faltungscoder muß der Übertragungsfehler der ersten Codierstufe unter ?%o bleiben, die folgenden Stufen können zunehmend ungenauer arbeiten. Bei der gezielten Herstellung einer für die erste Codierstufe geeigneten Schaltungsplatte muß man entsprechend eng tolerierte Bauteile einsetzen, so daß sich ein erheblicher Aufwand für die Selektion dieser Bauteile ergeben würde. Eine einfache Möglichkeit zur Umgehung des hohen Selektionsaufwandes besteht darin, daß die Bauteile-Toleranzen nur auf das für diese Zwecke übliche Maß eingeengt werden, die einzelnen Schaltungsplatten wahllos bestückt werden und abschließend durch Aussuchen mittels eines Prüfgerätes jeweils hinsichtlich der Toleranzen zueinander passende Schaltungsplattensätze ausgesucht werden. Abschließend ist dann nur noch ein Endabgleich erforderlich, der mittels der in der Schaltung nach der Fig.2 enthaltener Widerstände R11 und R 21 vorgenommen wird.

Hierzu 3 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Faltungscoder für den Gray-Code mit mehreren hintereinandergeschalteten Codierstufen, die jeweils einen mit einem Signaleingang verbundenen Rechenverstärker mit zwei Verstärkereingängen enihalten, denen jeweils eine Diode vorgeschaltet ist, dadurch gekennzeichnet, daß die Dioden (D 2, D 3) durch eine vorgeschaltete Stromquelle angesteuert werden und daß an der. Rechenverstärker (V) eine Transistorverstärkerstufe (T3) mit einem aufgeteilten Emitterwiderstand angeschlossen ist, daß zur Gegenkopplung des Rechenverstärkers eine Verbindung von dem aufgeteilten Emitterwiderstand zu dem einen Verstärkereingang und eine weitere Verbindung von dem anderen Verstärkereingang nach Masse vorgesehen ist und daß zur Erzeugung eines Stromversatzes eine weitere Transistorverstärkerstufe in Basisschaltung vorgesehen ist, deren Kollektor- und Emitterströme von jeweils einer Konstantstromquelle gespeist sind.

2. Faltungscoder nach Patentanspruch 1, dadurch gekennzeichnet, daß der eine Eingang des Rechenverstärkers für positive und der andere für negative Signale vorgesehen ist, daß der Verstärkereingang für positive Signale über eine für diese Signale in Durchlaßrichtung gepolte Diode und der Verstärkereingang für negative Signale über eine für negative Signale in Durchlaßrichtung gepolte Diode mit dem Signaleingang (E) verbunden ist, daß weiterhin der Verstärkereingang für positive Signale über einen zweiten Widerstand (R 2) mit Masse verbunden ist, daß der Verstärkereingang für negative Signale über einen fünften Widerstand (R 5) mit dem Emitteranschluß eines dritten Transistors (TZ) vom npn-Typ und über einen siebenten Widerstand (R 7) mit Masse verbunden ist, daß der Verstärkerausgang mit dem Basisanschluß des dritten Transistors (T3) verbunden ist, dessen Emitteranschluß über einen sechsten Widerstand (R 6) mit Masse und dessen Kollektoranschluß mit dem einen Anschluß einer ersten Stromquelle (Im) und mit dem Emitteranschluß eines neunten Transistors (T9) vom pnp-Typ verbunden ist, daß der Basisanschluß des neunten Transistors (T9) mit einer Vergleichsspannungsquelle (U) verbunden ist, daß der Kollektoranschluß des neunten Transistors (T9) mit dem einen Anschluß einer zweiten Stromquelle (Im), mit dem Bitausgang (2) und mit dem Signalausgang verbunden ist, daß die anderen Anschlüsse der Stromquellen mit Masse verbunden sind und daß die Widerstandswerte des zweiten, fünften und sechsten Widerstandes (R 2, R 5, R 6) einander gleich und halb so groß wie die des siebenten Widerstandes (R 7) sind.

3. Faltungscoder nach Patentanspruch 2, dadurch gekennzeichnet, daß der Rechenverstärker einen ersten und einen «.weiten Transistor (Ti, T2) vom pnp-Typ enthält, deren Emitteranschlüsse jeweils getrennt über einen Widerstand mit einem Anschluß (1) für die positive Betriebsspannung verbunden sind, daü die Basisanschlüsse beider Transistoren miteinander, mit dem Kollektoranschluß des ersten Transistors (Ti) und mit dem Kollektoranschluß eines vierten Transistors (T4) vom npn-Ty verbunden sind, daß der Basisanschluß des vierten Transistors (T4) mit der für positive Signale in Durchlaßrichtung gepolten Diode (D 3) verbunden ist und den Verstärkereingang für positive Signale darstellt, der außerdem über einen zweiten Widerstand (R 2) mit Masse verbunden ist, daß der Emitteranschluß des vierten Transistors (TA) mit dem Emitteranschluß eines fünften Transistors (TS) vom npn-Typ und mit dem Kollektoranschluß eines sechsten Transistors (T6) vom npn-Typ verbunden ist, daß der Emitteranschluß des sechsten Transistors

ίο (T6) über einen achten Widerstand (RS) mit einem Anschluß (3) für die negative Betriebsspannung verbunden ist, daß der Basisanschluß des sechsten Transistors (TG) über eine fünfte Verbindung (F9, F10) an eine Schaltung zur Vorspannungerzeugung angeschlossen ist, daß der Basisanschluß des fünften Transistors (TS) mit dem aufgeteilten Emitterwiderstand eines dritten Transistors (T3) vom npn-Typ und mit der für negative Signale in Durchlaßrichtung gepolten Diode (D 2) verbunden ist und somit den

>( ι Verstärkereingang für negative Signale darstellt und daß der Kollektoranschluß des fünften Transistors (TS) mit dem Kollektoranschluß des zweiten Transistors (T2) vom npn-Typ und mit dem Basisanschluß des dritten Transistors (T3) verbun-■ > den ist und den Verstärkerausgang darstellt

4. Faltungscoder nach Patentansprüchen 1 bis 3, dadurch gekennzeichnet, daß an den Ausgang des Rechenverstärkers der Basisanschluß eines dritten Transistors (T3) vom npn-Typ angeschlossen ist,

in daß der Emitteranschluß des dritten Transistors (T3) über einen sechsten Widerstand mit Masse und außerdem direkt mit dem Kollektoranschluß eines siebenten Transistors (T7) vom npn-Typ verbunden ist, daß der Emitteranschluß des dritten Transistors

Γι (T3) weiterhin über die Reihenschaltung eines fünften und eines siebenten Widerstandes (R 5, R 7) mit Masse verbunden ist und daß dabei in die Verbindung zwischen dem fünften und dem siebenten Widerstand (R5, R7) der Eingang des

■in Rechenverstärkers für negative Signale geschaltet ist, daß der Kollektoranschluß des dritten Transistors mit dem Kollektoranschluß eines achten Transistors (TS) und dem Emitteranschluß eines neunten Transistors (T9) verbunden ist, die beide

4^r> vom pnp-Typ sind, daß der Emitteranschluß des achten Transistors (TS) über einen vierten Widerstand (R 4) mit dem Anschluß für die positive Betriebsspannung verbunden ist, daß der Basisanschluß des achten Transistors (TS) über eine erste

iiι Verbindung (Fi, F2) mit einer Vorspannungsquelle und der Basisanschluß des neunten Transistors (T9) über eine zweite Verbindung (F3, F4) mit einer weiteren Vorspannungsquelle verbunden ist, daß der Kollektoranschluß des neunten Transistors (T9) mit

-,-, dem Kollektoranschluß eines zehnten Transistors (TiO), der vom npn-Typ ist, verbunden ist, daß die beiden Kollektoranschlüsse über eine dritte Verbindung (F5, FG) mit dem Ausgang (A) der Codierstufe für das analoge Restsignal verbunden sind, daß der

W) Basisanschluß des siebenten Transistors (T7) mit dem Basisanschluß des zehnten Transistors (TlO) und außerdem über eine vierte Verbindung (F7, FS) mit einer Vorspannungsquelle verbunden ist, daß der Emitteranschluß des siebten Transistors (T7) mit

ι,-, dem Kollektoranschluß eines elften Transistors (TlI) vom npn-Typ verbunden ist, daß der Basisanschluß des elften Transistors (TU) mit dem Basisanschluß eines zwölften Transistors (T 12) vom

npn-Typ und außerdem über eine fünfte Verbindung (F9, FlO) mit einer Vorspannungsquelle verbunden ist, daß der Emitteranschluß des zehnten Transistors (TiO) mit dem Kollektoranschluß des zwölften Transistors (T 12) verbunden ist, daß der Emitteranschluß des elften Transistors (TU) über einen neunten Widerstand (R 9) dem gegebenenfalls zum Abgleich einen Widerstand (R 21) parallelgeschaltet werden kann, mit dem Anschluß (3) für die negative Betriebsspannung verbunden ist, daß der Ercitteranschiuß des zwölften Transistors (T 12) über einen elften Widerstand (RU). dem gegebenenfalls zum Abgleich ein zehnter Widerstand (RiO) parallel geschaltet sein kann, mit dem Anschluß (3) für die negative Betriebsspannung verbunden ist und daß über eine sechste Verbindung (FU, Fi2) eine Vorspannungsquelle an den Anschluß für die negative Betriebsspannung angeschlossen isL