DE4038854A1 - Druckvorrichtung mit speichererweiterung - Google Patents
Druckvorrichtung mit speichererweiterungInfo
- Publication number
- DE4038854A1 DE4038854A1 DE19904038854 DE4038854A DE4038854A1 DE 4038854 A1 DE4038854 A1 DE 4038854A1 DE 19904038854 DE19904038854 DE 19904038854 DE 4038854 A DE4038854 A DE 4038854A DE 4038854 A1 DE4038854 A1 DE 4038854A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- address
- printer
- memory unit
- address decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0002—Handling the output data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0002—Handling the output data
- G06K2215/002—Generic data access
- G06K2215/0022—Generic data access characterised by the storage means used
- G06K2215/0025—Removable memories, e.g. cartridges
Description
Die Erfindung betrifft eine Druckvorrichtung, insbesondere eine
Thermodruckvorrichtung. In der zentralen Steuereinrichtung werden
die für die Erzeugung des Druckbildes benötigten Daten gespei
chert. Zur Erweiterung des Speicherplatzes kann eine zusätzliche
Speicherbaugruppe vorgesehen sein, die steckbar mit den Daten-,
Adress- und Steuerleitungen der Steuereinrichtung verbunden ist.
Die steckbare Speicherbaugruppe ist beispielsweise mit dynami
schen Speicherbausteinen, sogenannten DRAMs, aufgebaut. Es kön
nen Speicherbaugruppen mit verschieden großer Speicherkapazität
verwendet werden. Neben der unterschiedlichen Speicherkapazität
können die Speicherbaugruppen auch unterschiedlich organisierte
Speicherbausteine aufweisen. Die unstetige Marktsituation im Be
reich der Speicherbausteine verlangt eine flexible Hardware, die
den Einsatz unterschiedlich organisierter Speicherbausteine zu
läßt. Beispielsweise kann eine Speichererweiterungsbaugruppe mit
einer Speicherkapazität von 1 MByte, wobei jedes Datenbyte aus 8
Bit besteht, durch Einsatz von acht Speicherbausteinen mit einer
internen Organisation von 1 M · 1 Bit aufgebaut werden, es können
stattdessen auch 8 Bausteine mit einer internen Organisation von
256 K · 4 Bit verwendet werden.
Die Baugruppe mit 8 Bausteinen der Organisation 1 M · F1 Bit be
sitzt eine Speicherkapazität von 1 MByte, mit dem physikalischen
Adressbereich von OOOOOH bis FFFFFH. Für diesen Bereich müssen
Steuersignale ausdecodiert werden, die den Zugriff auf die Spei
cherbausteine ermöglichen. Hierbei handelt es sich um die Signale
RAS (Row Address Strobe) und CAS (Column Address Strobe), die mit
dem für die dynamischen Speicherbausteine vorgegebenen Timing an
gelegt werden müssen.
Alternativ läßt sich diese Speicherbaugruppe mit 8 Bausteinen,
die jeweils eine Organisation von 256 K · 4 Bit besitzen, aufbau
en. In diesem Fall beträgt die Speicherkapazität ebenfalls 1 MByte.
Der physikalische Adressbereich besteht in diesem Fall jedoch aus
vier gleichgroßen Bereichen und zwar jeweils von OOOOOH bis
3FFFFFH. Damit stehen 4 sogenannte Speicherbänke mit einer Kapa
zität von jeweils 256 KByte zur Verfügung. Für den Zugriff auf
eine Speicheradresse ist hier zusätzlich eine Selektion der Spei
cherbank erforderlich. Realisiert wird dies durch Bereitstellung
von verschiedenen Steuersignalen, die jeweils dem Adressbereich
einer Speicherbank zugeordnet sind, und zwar die Signale DASl
(Bedeutung: siehe oben) bis CAS4 und das Signal RAS. Mit den Si
gnalen CASl bis CAS4 wird die jeweilige Speicherbank selektiert,
das Signal RAS wird für alle Bausteine gleichzeitig zur Verfü
gung gestellt.
Der Erfindung liegt die Aufgabe zugrunde, eine Druckvorrichtung
der eingangs genannten Art anzugeben, bei der bei einem Wechsel
der Speicherbaugruppe die entsprechende Umcodierung der Adressen
automatisch erfolgt.
Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch
angegebenen Merkmale gelöst.
Im folgenden wird die Erfindung anhand eines in der Zeichnung
dargestellten Ausführungsbeispieles erläutert.
In der einzigen Figur ist eine Steuereinrichtung 1 dargestellt,
an der ein Datenbus 5, ein erster Adressbus 6 und ein zweiter
Adressbus 10 (gemultiplexter Adressbus) angeschlossen sind. Mit
dem ersten Adressbus 6 sind ein erster und ein zweiter Adress-
Decodierbaustein 2, 3 verbunden, an denen ein Steuerbus 7 ange
schlossen ist. Eine Statusleitung 9 ist am ersten Adress-Deco
dierbaustein 2 direkt, und am zweiten Adress-Decodierbaustein 3
über eine Inverterstufe 8 angeschlossen.
Weiter ist eine Speicherbaugruppe 4 dargestellt, die steckbar
mit dem Datenbus 5, dem Steuerbus 7, der Statusleitung 9 und dem
zweiten Adressbus 10 verbunden ist. An der Speicherbaugruppe 4
sind zwei nicht näher bezeichnete Potentialleitungen zur Span
nungsversorgung angeschlossen.
In einem ersten Fall ist die Statusleitung 9 auf der Speicher
baugruppe 4 mit einem der logischen 0 entsprechenden Potential
verbunden (ausgezogene Linie).
In einem zweiten Fall ist die Statusleitung 9 auf der Speicher
baugruppe 4 mit einem der logischen 1 entsprechenden Potential
verbunden (unterbrochene Linie).
Aufgrund des logischen Zustandes auf der Statusleitung 9 wird
beispielsweise im ersten Fall der erste Adress-Decodierbaustein
2 aktiviert, und im zweiten Fall der zweite Adress-Decodierbau
stein 3. Auf diese Weise werden die von der Steuereinrichtung 1
über den ersten Adressbus 6 abgegebenen Adressen in die für die
Speicherbaugruppe 4 benötigten Steuersignale auf den Steuerbus 7
decodiert.
Bei Verwendung von mehreren unterschiedlichen Speicherbaugruppen
4 können statt der einen Statusleitung 9 auch mehrere Statuslei
tungen vorgesehen sein, die auf der Speicherbaugruppe 4 mit ent
sprechend der Organisation der Speicherbaugruppe ausgewählten
Potentialen verbunden sind.
Claims (1)
- Druckvorrichtung, insbesondere Thermodruckvorrichtung mit einer Steuereinrichtung (1) und mit einer steckbar verbun denen und adressierbaren Speicherbaugruppe (4), dadurch gekennzeichnet, daß
mindestens zwei Adress-Decodierbausteine (2, 3) vorgesehen sind, über die die von der Steuereinrichtung (1) abgegebenen Adressen entsprechend der Adressorganisation der angeschlossen Speicherbaugruppen (4) in Steuersignale dafür umcodiert werden,
Statusleitungen (9) vorgesehen sind, über die der für die ange schlossene Speicherbaugruppe (4) zuständige Adresse-Decodierbau stein (2, 3) aktiviert wird, und
die Signale für die Statusleitungen auf der Speicherbaugruppe (4) gebildet werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP90103592 | 1990-02-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4038854A1 true DE4038854A1 (de) | 1991-08-29 |
DE4038854C2 DE4038854C2 (de) | 1993-05-13 |
Family
ID=8203689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19904038854 Granted DE4038854A1 (de) | 1990-02-23 | 1990-11-30 | Druckvorrichtung mit speichererweiterung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4038854A1 (de) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3724150A1 (de) * | 1986-07-21 | 1988-01-28 | Ricoh Kk | Speicherkassette |
DE3544207C2 (de) * | 1985-12-13 | 1988-10-13 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De |
-
1990
- 1990-11-30 DE DE19904038854 patent/DE4038854A1/de active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3544207C2 (de) * | 1985-12-13 | 1988-10-13 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De | |
DE3724150A1 (de) * | 1986-07-21 | 1988-01-28 | Ricoh Kk | Speicherkassette |
Also Published As
Publication number | Publication date |
---|---|
DE4038854C2 (de) | 1993-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69828564T2 (de) | Kombinierter nichtflüchtiger programm-/datenspeicher für gleichzeitiges lesen von programmen und schreiben von daten | |
DE69535672T2 (de) | Synchrone NAND DRAM Architektur | |
DE2948159A1 (de) | Integrierter speicherbaustein mit waehlbaren betriebsfunktionen | |
EP1291878B1 (de) | Steuereinrichtung zur Steuerung von Burst-Zugriffen | |
DE2121865C3 (de) | Speicher-Adressierschaltung | |
DE19645745B4 (de) | Dynamischer Schreib-/Lesespeicher | |
DE102004027121B4 (de) | Ein Mehrfachbankchip, der mit einer Steuerung kompatibel ist, die für eine geringere Anzahl von Banken entworfen ist, und ein Verfahren zum Betreiben | |
DE19639972B4 (de) | Hochgeschwindigkeitstestschaltkreis für eine Halbleiterspeichervorrichtung | |
DE10065785A1 (de) | Halbleiterspeichervorrichtung | |
EP0758112A1 (de) | Integrierte Halbleiter-Speichervorrichtung mit Redundanzschaltungsanordnung | |
EP0283908B1 (de) | Mehrstufige integrierte Dekodereinrichtung | |
DE19641237A1 (de) | Halbleiterspeichervorrichtung | |
DE4330100A1 (de) | Verfahren und Vorrichtung für die Auffrischung eines dynamischen Random-Speichers | |
DE4233249A1 (de) | Dualportspeicher | |
EP0282975A1 (de) | Mehrstufige integrierte Dekodereinrichtung | |
DE10261328B4 (de) | Kompensation überkreuzter Bitleitungen in DRAMs mit Redundanz | |
DE10335012B4 (de) | Halbleiterspeicherbauelement mit mehreren Speicherfeldern und zugehöriges Datenverarbeitungsverfahren | |
DE19537907A1 (de) | Verfahren zum Zugreifen auf ein Speicherbauelement und Speicherzugriffselement | |
DE10139724B4 (de) | Integrierter dynamischer Speicher mit Speicherzellen in mehreren Speicherbänken und Verfahren zum Betrieb eines solchen Speichers | |
DE4038854C2 (de) | ||
DE10261327A1 (de) | Kompensation überkreuzter Bitleitungen in DRAMs mit Redundanz | |
DE2332555A1 (de) | Schadhafte speicherzellen enthaltendes monolithisches halbleiterchip geringer verlustleistung | |
EP0459001B1 (de) | Integrierter Halbleiterspeicher | |
DE19929172B4 (de) | Integrierter Speicher | |
DE102004059206A1 (de) | Speicherbauelement und Adressierung von Speicherzellen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |