DE4029247A1 - Doppel-port-speichereinrichtung - Google Patents

Description

Diese Erfindung betrifft eine Doppel-Port- Speichereinrichtung mit RAM-(Speicher mit wahlfreiem Zugriff) und SAM (Speicher mit seriellem Zugriff)-Ports und insbesondere eine Doppel-Port-Speichereinrichtung, die auch einen redundanten Schaltkreis aufweist. Die Doppel-Port-Speichereinrichtung hat eine oder mehrere RAM- und SAM-Ports, die jeweils aus Blöcken von Speicherzellenanordnungen gebildet sind. Die Doppel-Port-Speichereinrichtung wurde entwickelt, um als VRAM (Video-RAM) zur Graphikdarstellung verwendet zu werden.

Wenn bei einem konventionellen DRAM (dynamisches RAM) Daten von einem Prozessor auf eine periphere Schaltung übertragen werden, werden die Daten zu einem Speicher übertragen, und anschließend führt die periphere Schaltung den Zugriff auf die übertragenen Daten aus. In diesem Fall kann der Prozessor die Daten nicht zum Speicher übertragen, während der Zugriff durch die periphere Schaltung ausgeführt wird.

Jedoch führt bei einem Doppel-Port-Speicher die periphere Schaltung den Zugriff auf die übertragenen Daten im Speicher über einen zweiten Port aus, während die Daten zum Speicher über einen ersten Port übertragen werden. Die ersten und zweiten Ports stellen jeweils den RAM- und den SAM-Port dar. Der SAM-Port hat eine schnelle Zugriffszeit, so daß ein VRAM für eine hochauflösende und Hochgeschwindigkeits- Graphikdarstellung verwendet wird. Um die aufgeteilte Übertragung dieser Doppel-Port-Speichereinrichtung durchzuführen, wird eine normale Speichereinrichtung in obere und untere Teile aufgeteilt.

Wenn der untere Teil ein erster normaler Speicher und der obere Teil ein zweiter normaler Speicher ist, führt das SAM des zweiten normalen Speichers eine Leseübertragungs­ operation RT oder eine Schreibübertragungsoperation WT aus, während das SAM des ersten normalen Speichers eine Leseoperation oder eine Schreiboperation ausführt. Weiterhin verhindert die redundante Schaltung die Verringerung der Produktionsrate gemäß Defekten der normalen Speichereinrichtung, die durch Integration hervorgerufen werden. Falls daher der Defekt an einem bestimmten Teil der normalen Speichereinrichtung erzeugt wird, wird die redundante Schaltung anstelle der defekten normalen Speichereinrichtung angeschlossen, um den normalen Betrieb aufrechtzuerhalten.

Um den aufgeteilten Übertragungsmodus bei der konventionellen Doppel-Port-Speichereinrichtung mit der redundanten Schaltungseinrichtung auszuführen, ist die normale Speichereinrichtung in den ersten und den zweiten Speicher aufgeteilt, wobei die Lese- oder Schreiboperation an einem Teil ausgeführt wird, während die RT oder die WT Operation am anderen Teil ausgeführt wird. Daher wird ein erstes oder ein zweites Übertragungssignal entsprechend dem ersten und dem zweiten normalen Speicher für die geteilte Übertragung der normalen Speichereinrichtung benötigt.

In diesem Fall sind ein erster und ein zweiter redundanter Schaltkreis ebenfalls für die redundante Speichereinrichtung jeweils in der gleichen Weise wie für die normale Speichereinrichtung vorgesehen, so daß die ersten und die zweiten redundanten Schaltkreise der redundanten Speichereinrichtung anstelle der ersten und der zweiten normalen Speicher angeschlossen sind, wenn die normale Speichereinrichtung den Defekt aufweist, wodurch der normale Betrieb aufrechterhalten wird.

Jedoch besteht dabei der Nachteil, daß die Größe der Speichereinrichtung vergrößert sein muß, weil die redundante Speichereinrichtung jeweils mit den ersten und den zweiten redundanten Schaltkreisen versehen sein muß, um die Defekte der ersten und der zweiten normalen Speicher im geteilten Übertragungsmodus zu kompensieren.

Der Erfindung liegt die Aufgabe zugrunde, eine Doppel- Portspeichereinrichtung zu schaffen, in welcher ein einzelner redundanter Schaltkreis vorgesehen ist, um Defekte der normalen Speichereinrichtung zu kompensieren, welche aus dem ersten und dem zweiten normalen Speicher gebildet ist.

Gemäß dieser Erfindung ist eine Doppel-Portspeicher­ einrichtung vorgesehen, mit:
einer normalen Speichereinrichtung, die einen RAM-Bereich mit einem ersten und einem zweiten RAM enthält, einen SAM-Bereich mit einem ersten und einem zweiten SAM, einen Gatter-Bereich mit einem ersten und einem zweiten Gatter zur Speicherübertragung, und einen Generator zum Liefern eines ersten und eines zweiten Übertragungssignals an die ersten und zweiten Gatter zur Speicherübertragung, so daß die geteilte Übertragung von Daten in der Weise erreicht werden kann, daß ein erster normaler Speicher von dem ersten RAM und dem ersten SAM übertragen wird, während ein zweiter normaler Speicher von dem zweiten RAM und dem zweiten SAM übertragen wird;
einer redundanten Speichereinrichtung, die ein redundantes RAM enthält, ein redundantes SAM, und ein redundantes Übertragungsgatter, um so einen bestimmten defekten Teil eines der normalen Speicher während der Datenübertragung zu ersetzen; und
einem redundanten Übertragungssignalgenerator zum Eingeben der ersten und der zweiten Übertragungssignale vom Generator des Speicherübertragungssignals und zum selektiven Vorsehen des Übertragungssignals des normalen Speichers von einem bestimmten defekten Teil zum redundanten Gatter.

Diese und andere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung werden weiter verdeutlicht durch die folgende Beschreibung der bevorzugten Auführungsformen in Verbindung mit den begleitenden Zeichnungen. In den Figuren zeigt:

Fig. 1 ein Blockdiagramm einer Doppel- Port-Speichereinrichtung gemäß der vorliegenden Erfindung; und

Fig. 2 ein detailliertes Schaltkreisdiagramm des redundanten Übertragungssignalgenerators aus Fig. 1, gemäß der vorliegenden Erfindung.

Diese Erfindung wird nun in weiteren Einzelheiten mit Bezugnahme auf die begleitenden Zeichnungen beschrieben.

Fig. 1 zeigt die Doppel-Port-Speichereinrichtung gemäß der vorliegenden Erfindung. In Fig. 1 weist die Doppel- Port-Speichereinrichtung mindestens eine normale Speichereinrichtung 10 und eine redundante Speichereinrichtung 50 auf. Die normale Speichereinrichtung 10 enthält einen RAM-Bereich mit einem ersten und einem zweiten RAM 20 und 30, einen SAM-Bereich mit einem ersten und einem zweiten SAM 22 und 32, ein erstes und ein zweites Speicherübertragungsgatter 24 und 34, die jeweils zwischen das erste RAM und das erste SAM und zwischen das zweite RAM und das zweite SAM gesetzt sind, und einen Speicherübertragungssignal­ generator 40 zum Erzeugen von Übertragungssignalen und zum Liefern derselben an die ersten und zweiten Speicherübertragungsgatter 22 und 32.

Auf der anderen Seite enthält die redundante Speichereinrichtung 50 ein redundantes RAM 60, ein redundantes SAM 62, ein redundantes Übertragungsgatter 64, das zwischen das redundante RAM 60 und das redundante SAM 62 gesetzt ist, und einen redundanten Übertragungssignalgenerator 70, der zwischen das redundante Übertragungsgatter 64 und die ersten und zweiten Speicherübertragungsgatter 24 und 34 gesetzt ist.

Beim Betrieb ist zuerst, falls der erste normale Speicher mit dem ersten RAM 20 und dem ersten SAM 22 gebildet ist und der zweite normale Speicher mit dem zweiten RAM 30 und dem zweiten SAM 32 gebildet ist, das erste SAM 22 im Zugriffszustand, falls das MSB (höchstwertiges Bit) einer Adresse "0" (logisch niedrig) ist, während das zweite SAM 32 im Zugriffszustand ist, falls das MSB der Adresse "1" (logisch hoch) während der geteilten Übertragungs­ operation der Doppel-Port-Speichereinrichtung ist.

Wenn das erste SAM 22 im Zugriffszustand ist, wird die Datenübertragung in dem zweiten SAM 32 ausgeführt. Falls dagegen das zweite SAM 32 im Zugriffszustand ist, wird die Datenübertragung im ersten SAM 22 ausgeführt. Auch werden die ersten und zweiten Übertragungssignale, die vom Speicherübertragungssignalgenerator 40 erzeugt werden, jeweils an die ersten und die zweiten Speicherübertragungsgatter 24 und 34 geliefert.

In diesem Fall werden die ersten und die zweiten Übertragungssignale mit dem MSB der Adresse im Multiplex verschachtelt und an die ersten und die zweiten Speicherübertragungsgatter 24 und 34 geliefert. Daher bewirken die ersten und die zweiten Übertragungssignale, die jeweils mit dem MSB der Adresse im Multiplex verschachtelt sind, daß die Speicherübertragungsgatter 24 und 34 jeweils an- und ausgeschaltet werden.

Falls zum Beispiel das MSB der Adresse "1" ist, wird das erste Übertragungssignal im Multiplex verschachtelt, wodurch das erste Speicherübertragungsgatter 24 angeschaltet wird. Dann führt der erste normale Speicher, bestehend aus dem ersten RAM 20 und dem ersten SAM 22, den RT oder den WT Modus aus, während der zweite normale Speicher, bestehend aus dem zweiten RAM 30 und dem zweiten SAM 32, den Lesemodus oder den Schreibmodus ausführt, und die Signale, die an die ersten und zweiten Speicherübertragungsgatter 24 und 34 geliefert werden sollen, werden an den redundanten Übertragungssignal­ generator 70 geliefert.

Im redundanten Signalübertragungsgenerator 70 wird das erste Übertragungssignal zum Schalten des redundanten Übertragungsgatters 64 ausgewählt und vorgesehen. Dann führt die redundante Speichereinrichtung 50, bestehend aus dem redundanten RAM 60 und dem redundanten SAM 62, die Datenübertragung aus, wodurch ein bestimmter fehlerhafter Teil des ersten normalen Speichers ersetzt wird.

Fig. 2 ist ein detailliertes Schaltplandiagramm des redundanten Übertragungssignalgenerators 70 gemäß der vorliegenden Erfindung, wie in Fig. 1 gezeigt. In Fig. 2 besteht der redundante Übertragungssignalgenerator 70 aus einem Sicherungsschaltkreis 72 und einem Übertragungs­ signalauswahlschaltkreis 74.

Der Sicherungsschaltkreis 72 liefert das MSB einer redundanten Adresse RCAm, welches immer "1" ist, durch das MSB einer Grundadresse CAm, welches freigegeben und durch ein redundantes Freigabesignal RE angelegt wird, welches "1" ist, wenn der Defekt an einem bestimmten Teil der normalen Speichereinrichtung 10 auftritt.

Der Übertragungssignalauswahlschaltkreis wählt jedes der ersten und zweiten Übertragungssignale als das redundante Übertragungssignal durch das MSB der Grundadresse CAm und das MSB der redundanten Adresse RCAm aus.

Nun wird der Betrieb des redundanten Übertragungssignalgenerators 70 beschrieben. Zuerst führt der erste normale Speicher die Datenübertragung aus, falls das MSB der Grundadresse CAm "1" ist, während die Datenübertragung unterbrochen und das RE-Signal nach "1" geändert wird, falls der Defekt auftritt.

Dann wird das RE-Signal von logisch "1" an jedes Gate der zwei NMOS-Transistoren N1 und N2 gegeben, und der Ausgang des RE-Signals von "0", durch einen Inverter I2 invertiert, an jedes Gate eines NMOS-Transistors N5 und zweier PMOS-Transistoren P1 und P2 gegeben, wobei der NMOS-Transistor N5 ausgeschaltet ist, während die anderen Transistoren N1, N2, P1 und P2 angeschaltet sind, um einen Anfangswert einzustellen.

Auf diese Weise liefert das MSB der Grundadresse CAm das MSB der redundanten Adresse RCAm über die Transistoren N1 und P1 und eine erste Sicherung F1, oder über einen Inverter I1, die Transistoren N2 und P2 und eine zweite Sicherung F2 an einen Knoten 77.

Weil in diesem Fall das MSB der redundanten Adresse RCAm immer "1" sein muß, ist die zweite Sicherung F2 abgeschnitten und das MSB der Grundadresse CAm wird über die erste Sicherung F1 übertragen. Das MSB der redundanten Adresse RCAm mit "1" wird auf jeden Eingangsanschluß eines NAND-Gatters NA1 und eines NOR-Gatters OR gegeben.

Auch wird das MSB der Grundadresse CAm mit "1" auf jeden der anderen Eingangsanschlüsse des NAND-Gatters NA1 und des OR-Gatters OR gegeben. Daher liefern das NAND-Gatter NA1 und das OR-Gatter OR jeweils eine "0" und "1" an die Eingangsanschlüsse eines NAND-Gatters NA2. Das NAND-Gatter NA2 liefert den Ausgang mit "1" an jedes Gate eines PMOS-Transistors P3 und eines NMOS Transistors N4.

Desweiteren wird der Ausgang des NAND-Gatters NA2 durch einen Inverter I3 invertiert, und dieser invertierte Ausgang wird auf jedes Gate eines PMOS-Transistors P4 und eines NMOS-Transistors N3 gegeben.

Daher sind die Transistoren P4 und N4 eingeschaltet, um das erste Übertragungssignal an das redundante Übertragunggate 64 zu liefern. Dann ist das redundante Übertragungsgate 64 angeschaltet, so daß das redundante RAM 60 und das redundante SAM 62 die Datenübertragung anstelle des bestimmten defekten Teils des ersten normalen Speichers vollziehen können.

Wenn auf der anderen Seite der zweite normale Speicher die Datenübertragung ausführt, wird das MSB der Grundadresse CAm von "0" angelegt. Falls daher der Defekt an einem bestimmten Teil des zweiten normalen Speichers auftritt, wird die Sicherung F2 am redundanten Übertragungssignalgenerator 70 aufgetrennt. Dann werden der PMOS-Transistor P3 und der NMOS-Transistor N3 eingeschaltet, um das zweite Übertragungssignal an das redundante Übertragungsgatter 64 zu liefern. Das redundante Übertragungsgatter 64 wird eingeschaltet, so daß das redundante RAM 60 und das redundante SAM 62 die Datenübertragung anstelle des bestimmten defekten Teils des zweiten normalen Speichers durchführen können.

Bei der Doppel-Port-Speichereinrichtung mit den ersten und den zweiten normalen Speichern gemäß der vorliegenden Erfindung, wird, wie oben erwähnt, falls der Defekt an einem bestimmten normalen Speicher auftritt, entweder das erste oder das zweite Übertragungssignal, welches zu dem defekten normalen Speicher korrespondiert, durch den redundanten Übertragungssignalgenerator ausgewählt. Das Übertragungssignal schaltet das redundante Übertragungsgatter ein, um die Datenübertragung zwischen dem redundanten RAM und dem redundanten SAM auszuführen, und um den defekten Teil des normalen Speichers zu ersetzen. Daher hat die vorliegende Erfindung den Vorteil, daß ein einzelner redundanter Schaltkreis vorgesehen ist, um den defekten Teil der normalen Speichereinrichtung während der geteilten Datenübertragung zu ersetzen, so daß die Doppel- Portspeichereinrichtung gemäß der vorliegenden Erfindung in der Größe verringert werden kann.

Die Erfindung ist in keiner Weise auf die oben beschriebene Ausführungsform beschränkt. Verschiedene Modifikationen der offenbarten Ausführungsform sowie andere Ausführungsformen der Erfindung werden Fachleuten aufgrund der Beschreibung der Erfindung offensichtlich sein. Es ist daher beabsichtigt, daß die angefügten Ansprüche jede Modifikation oder Ausführungsformen, sofern sie in den tatsächlichen Bereich der Erfindung fallen, einschließen.

Claims (5)

1. Doppel-Port-Speichereinrichtung, gekennzeichnet durch
eine normale Speichereinrichtung (10) enthaltend einen RAM-Bereich mit einem ersten (20) und einem zweiten RAM (30), einen SAM-Bereich mit einem ersten (22) und einem zweiten SAM (32), einen Gatter-Bereich mit einem ersten (24) und einem zweiten Gatter (34) zur Speicherübertragung, und einen Generator (40) zum Liefern eines ersten und eines zweiten Übertragungs­ signals zur Speicherübertragung an die ersten und zweiten Gatter, so daß die aufgeteilte Datenübertragung in der Weise erreicht werden kann, daß ein erster normaler Speicher vom ersten RAM (20) und dem ersten SAM (22) übertragen wird, während ein zweiter normaler Speicher vom zweiten RAM (30) und dem zweiten SAM (32) übertragen wird;
eine redundante Speichereinrichtung (50), enthaltend ein redundantes RAM (60), ein redundantes SAM (62) und ein redundantes Übertragungsgatter (64), um so einen bestimmten defekten Teil einer der normalen Speicher während der Datenübertragung zu ersetzen; und
einen redundanten Übertragungssignalgenerator (70) zum Eingeben der ersten und der zweiten Übertragungssignale vom Generator des Speicher­ Übertragungssignals und zum selektiven Liefern des Übertragungssignals des normalen Speichers von einem bestimmten defekten Teil zum redundanten Gatter (64).

2. Doppel-Port-Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß

• - der redundante Übertragungssignalgenerator einen Sicherungsschaltkreis (72) aufweist, der das MSB (höchstwertige Bit) einer redundanten Adresse von "1" unabhängig vom MSB einer Eingangsadresse, freigegeben durch ein redundantes Freigabesignal, liefert, wenn der Defekt an einem bestimmten Teil des normalen Speichers während der Datenübertragung auftritt; und
• - eine redundante Signalwähleinrichtung jedes der ersten und der zweiten Übertragungssignale gemäß dem MSB der Eingangsadresse und dem der redundanten Adresse auswählt, und dieses als ein redundantes Übertragungssignal liefert.

3. Doppel-Port-Speichereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das redundante Freigabesignal immer "1" ist, falls der Defekt an einem bestimmten Teil des normalen Speichers während der Datenübertragung auftritt.

4. Doppel-Port-Speichereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das MSB der Eingangsadresse "0" oder "1" ist.

5. Doppel-Port-Speichereinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das MSB der redundanten Adresse geliefert wird, indem eine Sicherung (F1) aufgetrennt wird, welche an einen Inverter angeschlossen ist, wenn das MSB der Eingangsadresse "1" ist, dagegen durch Auftrennen der anderen Sicherung (F2), die nicht an den Inverter angeschlossen ist, wenn das MSB der Adresse "0" ist.