DE4025428C2 - Schaltungsanordnung zur Erzeugung von Steuerspannungen - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung von Steuerspannungen.

In integrierten Schaltkreisen besteht oft die Notwendigkeit, Transistoren hinsichtlich bestimmter Kenngrößen zu optimieren. Dabei gilt es auch, Technologie-, Temperatur- oder Versorgungsspannungsschwankungen zu berücksichtigen. Idealerweise dürfen sich derartige parisitäre Einflüsse nicht auf das Verhalten der Transistoren auswirken. Besondere Bedeutung gewinnt das Problem in Schaltungsanordnungen, mit denen bestimmte Funktionen realisiert werden. Das ist beispielsweise bei Integratoren oder bei mit Transistoren realisierten Widerständen der Fall. Schwankungen des Herstellungsprozesses, der Temperatur, der Versorgungsspannung oder auch der Substratvorspannung bewirken dann Schwankungen der gewünschten und vorherbestimmten Transistoreigenschaften, so daß es zu Fehlfunktionen kommen kann. Weiterhin wird der Dynamikbereich bzw. das Frequenzverhalten durch parasitäre Schwankungen negativ beeinflußt.

Ein typisches Beispiel für derartig auftretende Probleme stellen integrierte zeitkontinuierliche Filter mit MOS-Feldeffekttransistoren dar. Aus der Veröffentlichung Z. Czarnul, "Modification of the Banu-Tsividis continuous-time integrator structure", IEEE Trans. on Circuits and Systems, vol. CAS-33, No.7, S.714-716, July 1986 ist bekannt, bei zeitkontinuierlich arbeitenden Integratorstrukturen für MOS-Feldeffekttransistoren Steuerspannungen zu verwenden, so daß sich ein nahezu idealer aktiver Integrator ergibt. Die Steuerspannungen für die als spannungsgesteuerte Widerstände ausgebildeten MOS-Feldeffekttransistoren sollen sämtliche Schwankungen der Technologieprozesse, der Temperatur und der Versorgungsspannung ausgleichen. Die Übertragungsfunktion eines derartigen Integrators ist nahezu frei von linearen Verzerrungen, hängt nicht von der Knickspannung (threshold voltage) der Transistoren und der Substratvorspannung ab. Parasitäre Substratsignale können deshalb die Widerstandswerte nicht beeinflussen und der Dynamikbereich des Integrators kann unabhängig von der Übertragungsfunktion verbessert werden. Diese idealerweise erreichbaren Eigenschaften hängen von der Erzeugung der Steuerspannungen für die Transistoren ab, die zweckmäßigerweise automatisch mit einer Regelung erfolgt.

Aus der Veröffentlichung M.Banu and Y.Tsividis, "An elliptic continuous-time CMOS filter with on-chip automatic tuning", IEEE J. Solid-State Circuits, vol. SC-20, S. 1114-1121, Dec. 1985 ist die Erzeugung von Steuerspannungen mit Hilfe einer indirekten Regelung bekannt. Man geht davon aus, daß sich auf dem Chip realisierte benachbarte Filterelemente bezüglich Schwankungen des Herstellungsprozesses, der Temperatur und der Versorgungsspannung ähnlich verhalten.

Bei der automatischen Erzeugung von Steuerspannungen mit der indirekten Methode ist ein phasengekoppelter Regelkreis (PLL) vorgesehen. Dieser enthält einen spannungsgesteuerten Oszillator (VCO), dem ein Spannungskomparator zur Erzeugung einer rechteckförmigen Signalspannung nachgeschaltet ist.

Ein Phasendetektor vergleicht diese rechteckförmige Signalspannung mit einer zweiten, von einem zweiten Spannungskomparator erzeugten rechteckförmigen Signalspannung. Der zweite Spannungskomparator wird von einem Referenztakt angesteuert. Die Ausgangssignale des Phasendetektors durchlaufen ein Schleifenfilter, das bei einem phasengekoppelten Regelkreis (PLL) oft als RC-Glied ausgebildet ist. Die Ausgangssignale des Schleifenfilters bilden bei der indirekten Methode einerseits die Steuerspannungen für die als Widerstände arbeitenden Transistoren des spannungsgesteuerten Oszillators und andererseits die Steuerspannungen für die eigentliche Nutzschaltung, z. B. das Filter. Die Steuerspannungen für den Oszillator und das Filter werden dabei automatisch so eingestellt, daß die Oszillatorfrequenz dem Referenztakt folgt.

Der Nachteil einer derartigen Anordnung besteht darin, daß ihre Wirksamkeit bezüglich der parasitären Schwankungen davon abhängt, daß beide Kreise, also die Nutzschaltung und der VCO, in derselben Technik implementiert werden und daß ihre passiven Elemente auf dem Chip nahe nebeneinander plaziert und mit Hilfe bekannter Techniken einander angepaßt werden. In diesem Idealfall lassen sich dann zwar Temperatur- und Versorgungsspannungsschwankungen weitgehend eliminieren. Bei hohen Ansprüchen an die Frequenzantwort des Filters reicht die indirekte Methode zur Erzeugung von Steuerspannungen jedoch nicht aus.

Aus der Veröffentlichung Y. Tsividis, M. Banu and J. Khoury, "Continuous-Time MOSFET-C Filters in VLSI", IEEE J. Solid-State Circuits, vol. SC-21, No.1, S. 15-30, Feb. 1986 ist eine Anordnung bekannt, die eine direkte Erzeugung von Steuerspannungen für die Transistoren beschreibt. Dabei wird das Filter selbst in die Regelung einbezogen.

Bei der nur schematisch dargestellten direkten Methode wird unterschieden zwischen dem Fall, daß es erlaubt ist, das Filter periodisch aus dem Signalpfad zu schalten, und daß dies nicht erlaubt ist. Im letzteren Fall muß doppelter Aufwand getrieben werden und zwischen den beiden Anordnungen in komplizierter Weise hin- und hergeschaltet werden. Im ersteren Fall wird das Filter periodisch vom Eingangs- und Ausgangsanschluß weg geschaltet auf einen Regelkreis, der taktgesteuert ist und eine Vergleicherschaltung sowie eine Halteschaltung enthält. Die von der Vergleicherschaltung erzeugten Steuerspannungen werden über die Halteschaltung in das Filter eingespeist.

Die Veröffentlichung beschreibt als Nachteil, daß dem Schaltverhalten zur Umschaltung zwischen dem Regelkreis und dem Signalpfad besondere Bedeutung zukommt. Dabei muß gewährleistet sein, daß ein "glatter Übergang" stattfindet, der aber vom Anwendungsfall abhängt. Die direkte Methode wird als theoretisch möglich, aber noch nicht praktisch realisiert bezeichnet. Wegen der Zweifel an der Ausführbarkeit setzt die Veröffentlichung für das ausgeführte Filter die indirekte Regelungsmethode ein.

Ein weiterer Nachteil ist, daß die Halteschaltung hohe Kapazitäten besitzen muß, um die Steuerspannungen während der aktiven Signalverarbeitungsphase konstant zu halten. Weiterhin nachteilig ist, daß nicht nur das Schaltverhalten bezüglich der Eingangs- und Ausgangsgrößen allein eine Rolle spielt, sondern auch die parasitären Eigenschaften des direkten Filterkreises selbst, z. B. hinsichtlich der Stabilität, die sich durch das Umschalten weiter negativ auswirken können.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Erzeugung von Steuerspannungen anzugeben, mit der parasitäre Schwankungen ausgeglichen und eine hochgenaue Frequenzantwort eines Nutzschaltkreises erreicht werden kann und mit denen sich optimierte Steuerspannungen, auch unter Berücksichtigung einer Erweiterung auf weitere Nutzschaltkreise, mit einfachen Mitteln erzeugen lassen.

Die Aufgabe wird durch eine Schaltungsanordnung gemäß Patentanspruch 1 gelöst.

Die Erfindung hat den Vorteil, daß durch die entkoppelte Regelung die Vorteile der direkten und der indirekten Methode für die Erzeugung von Steuerspannungen optimal genutzt werden kön­ nen, ohne daß sich bei der direkten Methode die bekannten Nach­ teile ergeben. Die erste Regelungsanordnung umschließt aufgrund der indirekten Methode als zu steuernde Schaltung den Vergleichs­ schaltkreis ebenso wie den Nutzschaltkreis. Die Steuerspannungs­ änderungen bei der direkten Methode, die mit der zweiten Regelungs­ anordnung erzeugt werden, wirken sich nur auf den Nutzschaltkreis, nicht dagegen auf den Vergleichsschaltkreis aus. Mit Hilfe des Um­ setznetzwerks, das die Regelungsanordnungen miteinander verbindet, können in einer Schaltungsanordnung mehrere Nutzschaltkreise mit Steuerspannungen versorgt werden. Je nach Anforderungen an die Ei­ genschaften der Nutzschaltkreise kann mit Hilfe des Umsetznetzwer­ kes sowohl die indirekte Methode als auch die direkte Methode opti­ mal auf die Nutzschaltkreise angewendet werden.

Ausgestaltungen der Erfindung sind in Unteransprüchen gekenn­ zeichnet.

Die Erfindung wird nachfolgend anhand eines in den Figuren der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigt:

Fig. 1 ein Prinzipschaltbild einer erfindungsgemäßen Anordnung zur Erläuterung des erfindungsgemäßen Verfahrens,

Fig. 2 ein schematisches Bild zur Erläuterung der Wirkungsweise des Umsetznetzwerks und

Fig. 3 eine prinzipielle Ausführungsform eines Umsetznetzwerks gemäß der Erfindung.

Die Erfindung läßt sich grundsätzlich sowohl in bipolaren als auch in MOS-Technologien verwirklichen. Die Lehre der Erfindung ist weiterhin nicht beschränkt auf bestimmte Nutzschaltkreise. Als typischen Anwendungsfall soll die Erfindung am Ausführungs­ beispiel eines integrierten Filters erläutert werden. Ein derar­ tiges Filter kann beispielsweise ein als zeitkontinuierliches Filter aufgebauter Gebührenbandpaß eines Informationsübertra­ gungssystems sein. Um Fehlzählungen der am Filtereingang auftre­ tenden Gebührenimpulse auszuschließen, darf die Filtermittenfre­ quenz von beispielsweise 16 kHz nur um ±80 Hz schwanken. Bei einer Realisierung des Filters als MOS-Schaltkreis würde die Mittenfre­ quenz von 16 kHz ohne weitere Maßnahmen aufgrund von Temperatur-, Versorgungsspannungs- und Technologieschwankungen um ±6 kHz wandern.

Gemäß Fig. 1 besteht die erfindungsgemäße Anordnung aus einer in direkten Regelung IR und einer direkten Regelung DR, die um eine Hochlaufregelung HR ergänzt sind. Die Steuerspannungen für den Nutzschaltkreis des Filters 1 werden mit Hilfe eines Umsetznetz­ werkes 2 eingespeist. Das Umsetznetzwerk 2 stellt die Verbin­ dung der drei Regelungen HR, IR und DR her.

Die erste indirekte Regelungsanordnung wird als phasengekoppel­ ter Regelkreis betrieben. Dieser enthält einen spannungsgesteuer­ ten Oszillator (VCO) 5, dem ein Komparator 6 nachgeschaltet ist. Aufgabe dieses Spannungskomparators 6 ist es, dafür zu sorgen, daß aus der Ausgangsspannung des VCO 5 Rechteckspannungen mit konstanter Amplitude gebildet werden, selbst wenn der Signalpe­ gel am Ausgang des VCO sich ändert. Der Ausgang des Spannungs­ komparators 6 wird auf einen Eingang eines Phasendetektors 7 ge­ schaltet. Der andere Eingang des Phasendetektors 7 wird von ei­ ner Referenzfrequenz über die Klemme 16 gespeist. Für den Fall, daß die Referenz-Taktfrequenz an der Klemme 16 keine Rechteck­ frequenz mit konstanter Amplitude liefert, ist der Klemme 16 ebenfalls ein Spannungskomparator nachzuschalten. Der Phasende­ tektor 7 kann ein einfaches Exclusiv-ODER-Gatter sein. Der Aus­ gangspegel des Phasendetektors 7 wird so gewählt, daß die DC- Komponente zur Erzeugung ausreichend hoher Steuerspannungen für die Transistoren des Filters geeignet ist. Dem Phasendetektor 7 ist ein Schleifenfilter 8 nachgeschaltet, das üblicherweise ein zeitkonstantes RC-Netzwerk ist. Bei der ersten, indirekten Re­ gelungsanordnung IR wird der Regelkreis geschlossen, indem der Ausgang des Schleifenfilters 8 auf das Umsetznetzwerk 2 geführt ist, das seinerseits die Steuerspannungen für den spannungsgesteu­ erten Oszillator 5 und das Filter 1 erzeugt.

Wie bei der indirekten Methode zur Erzeugung der Steuerspannun­ gen bekannt, läßt sich größte Effektivität dann erzielen, wenn der spannungsgesteuerte Oszillator 5 und das Nutzfilter 1 in der­ selben Technik implementiert sind und ihre passiven Elemente na­ he beieinander liegen und aufeinander abgestimmt sind. Beide Ele­ mente 1 und 5 sind thermisch so gekoppelt, daß sie weitgehend gleiches Temperaturverhalten zeigen. Damit die durch den phasen­ gekoppelten Regelkreis (PLL) IR ausgeregelte Referenz-Taktfre­ quenz an der Klemme 16 nicht aufgrund parasitärer Effekte am Aus­ gang 15 des Filters 1 erscheint, wird die Referenz-Taktfrequenz so gewählt, daß sie sich außerhalb des Bandpaßbereiches des Fil­ ters 1 befindet. Im Ausführungsbeispiel kann die Referenz-Takt­ frequenz an der Klemme 16 beispielsweise 9,143 kHz betragen. Im Ausführungsbeispiel ist die indirekte Regelungsanordnung als ana­ loger PLL-Kreis ausgebildet, ebensogut kann jedoch ein digitaler PLL ausgeführt sein. Mit Hilfe dieser ersten, indirekten Regelungs­ anordnung IR können die Steuerspannungen für den VCO 5 und das Nutz­ filter 1 so genau eingestellt werden, wie sich der als Vergleichs­ schaltkreis eingesetzte spannungsgesteuerte Oszillator (VCO) 5 zum zu steuernden Filter 1 verhält. Mit Hilfe der ersten Regelungsanord­ nung lassen sich auch mehrere Filter steuern, wobei mit Hilfe des Umsetznetzwerks über spannungsgesteuerte Stromquellen die Steuer­ spannungen separat für jedes Filter angepaßt sein können.

In der zweiten, direkten Regelungsanordnung DR befindet sich der Nutzschaltkreis bzw. das Filter 1 selbst im Regelkreis. Im Aus­ führungsbeispiel der Fig. 1 ist es dabei erlaubt, das Filter 1 pe­ riodisch aus dem Signalweg von der Eingangsklemme 14 über das Filter 1 zur Ausgangsklemme 15 zu schalten. In Fig. 1 sind die beiden Schalter 18 und 19 in einer Position, daß sich das Filter 1 im Regelkreis befindet. Ein an der Klemme 17 anliegendes Takt­ signal, im Fall des Ausführungsbeispiels mit dem getroffenen Vor­ aussetzungen mit der Frequenz 16 kHz, ist zum einen direkt und zum an­ deren über das Filter 1 an je einen Spannungskomparator 9 bzw. 10 geschaltet, um mit Hilfe der Spannungskomparatoren Rechtecksignale konstanter Amplitude zu erzeugen. Die Ausgangssignale der Spannungs­ komparatoren 9 und 10 führen zu einer Vergleichs- und Halteschal­ tung mit den Elementen 11, 12 und 13, die im Ausführungsbeispiel als digital arbeitende Schaltung ausgebildet ist. Der Phasendetek­ tor 11 vergleicht die beiden Ausgangssignale der Spannungskompara­ toren 9 und 10 miteinander. Am Ausgang des Phasendetektors liegen, abhängig vom Vergleich, Aufwärts- oder Abwärtspulse vor, die einen Aufwärts-/Abwärts-Zähler 12 steuern. Der Ausgang des Zählers 12 wird mit Hilfe des Decoders mit Speicher 13 decodiert und gespei­ chert. Die Decoderausgangsspannungen sind auf das Umsetznetzwerk 2 geschaltet, wo sie einen Digital/Analog-Wandler steuern. Der D/A-Wandler kann dabei auch als Einzelelement ausgebildet sein. Der Decoderausgang steuert dann mit Hilfe des D/A-Wandlers Stromquellen an, mit deren Hilfe die Steuerspannungen für das Filter 1 erzeugt werden, so daß auf diese Weise der direkte Re­ gelkreis DR geschlossen wird.

In der bevorzugten Ausführungsform gemäß Fig. 1 ist die Vergleichs- und Halteschaltung mit den Elementen 11 bis 13 digital ausge­ staltet. Dies bedeutet gegenüber einer analogen Ausführung den Vorteil, daß hohe Kapazitäten wie bei analogen Haltegliedern nicht erforderlich sind. Auf diese Weise lassen sich vorteilhaft auch längere Zeitkonstanten, z. B. größer als 200 ms realisieren.

Vorteilhaft wird in dem Ausführungsbeispiel gemäß Fig. 1 ein Pha­ sendetektor 11 verwendet, der frequenz- und phasenselektiv ist. Ein derartiger Phasendetektor zur Erzeugung von Aufwärts-/Ab­ wärtspulsen ist beispielsweise aus der Literaturstelle R. Best, "Der digitale Phase-Locked Loop", Elektroniker Nr. 20/21, 1983, S. 57-66/53-62 bekannt. In der angegebenen Literaturstelle kann beispielsweise der Phasendetektor Nr. 4, Seite 59 eingesetzt wer­ den. Als Decoder mit Speicher 13 dient ein üblicher Decoder, der ein Zählergebnis in beispielsweise einen Binärcode umwandeln und speichern kann.

Neben der indirekten Regelungsanordnung IR und der direkten Re­ gelungsanordnung DR zeigt Fig. 1 eine Hochlaufschaltung, die als Hochlauf-Regelungsanordnung HR realisiert ist. Die Hochlaufschal­ tung enthält einen Komparator mit Zähler 3, dessen Ausgangssigna­ le, d. h. das Zählergebnis, mit Hilfe eines Digital-/Analog-Wand­ lers 4 in eine analoge Spannung umgewandelt wird. Der Komparator mit Zähler 3 vergleicht die Referenz-Taktfrequenz an der Klemme 16 mit dem Ausgangssignal des spannungsgesteuerten Oszillators 5 nach dessen Verarbeitung durch den Spannungskomparator 6. Der Regelkreis für die Hochlauf-Regelungsanordnung wird geschlossen, indem der Ausgang des Digital-/Analog-Wandlers 4 über das Umsetz­ netzwerk 2 auf den spannungsgesteuerten Oszillator zurückgeführt wird. Die im Ausführungsbeispiel gemäß Fig. 1 ausgeführte digitale Hochlaufschaltung kann natürlich auch analog ausgeführt sein. Die Hochlauf-Regelungsanordnung arbeitet mit einer Genauigkeit von acht Bit und deckt den gesamten Steuerbereich, der durch die maxi­ malen Technologie-, Temperatur- und Versorgungsspannungsschwan­ kungen gegeben ist, ab. Mit der Hochlaufschaltung HR wird eine Vorspannung für die indirekte, erste Regelungsanordnung IR er­ zeugt. Dazu wird die Länge der Ausgangssignale des spannungsge­ steuerten Oszillators 5 nach der Verarbeitung durch den Span­ nungskomparator 6 mit der Pulslänge der Referenzfrequenz an der Klemme 16 verglichen. Das Bitmuster des bei Null startenden mit­ laufenden Zählers im Komparator mit Zähler 3 ergibt über den D/A- Wandler 4 die Steuerspannung des spannungsgesteuerten Oszillators 5. Dabei ist die digitale Hochlaufschaltung HR nur in der An­ fangsphase, d. h. nach dem Einschalten der Anordnung aktiv. Wenn der phasengekoppelte Regelungskreis IR eingerastet ist, kann die Hochlaufschaltung abgeschaltet werden oder weiterhin, dann aber ohne Einfluß, mitlaufen.

Fig. 2 zeigt den prinzipiellen Aufbau und die Funktionsweise des Umsetznetzwerkes 2. Vorgesehen sind entsprechend den drei Rege­ lungsanordnungen gemäß Fig. 1 drei Stromquellen IDR, IIR und IHR, deren Ströme in einem Knoten K aufsummiert werden. Neben einer von einer Referenzspannung gesteuerten Stromsenke IVR fließt der am Knoten K aufsummierte Strom durch einen Widerstand R, an der er einen Spannungsabfall verursacht. An den Klemmen V1 und V2 läßt sich eine Steuerspannung entnehmen, die in das Filter 1 eingespeist wird. Durch den Einsatz mehrerer Stromquellen können verschiedene Kombinationen spannungsgesteuerter Strom­ quellen im Umsetznetzwerk realisiert werden und somit verschie­ dene Steuerspannungen erzeugt werden. Beispielsweise ergibt sich die Steuerspannung für den spannungsgesteuerten Oszillator 5 durch Aufsummierung der Ströme zweier von den Regelungsanord­ nungen IR und HR gesteuerter Stromquellen in analoger Weise wie Fig. 2.

Unter den Voraussetzungen des Ausführungsbeispiels läßt sich bei einer erfindungsgemäßen Anordnung nach Fig. 1 bzw. Fig. 2 die Band­ mittenfrequenz des Filters 1 von 16 kHz mit Hilfe der indirekten Regelungsanordnung IR auf ±300 Hz einstellen. Mit Hilfe der direkten Regelungsanordnung DR können die verbleibenden Temperatur- und Ver­ sorgungsspannungsschwankungen weitgehend ausgeregelt werden, so daß die Bandmittenfrequenz um nicht mehr als ±50 Hz schwankt. Damit lassen sich die Anforderungen an den schmalen Gebührenbandpaß hoher Güte erfüllen.

Möglich wird der Einsatz einer direkten Regelungsanordnung für den Bandpaß 1 dadurch, daß die Gebührenimpulse in Pulspaketen (Burst) mit mindestens 40 ms Pause empfangen werden. In diesen Pausenzeiten bleibt genügend Zeit, den Signalpfad von der Klemme 14 über das Fil­ ter 1 zur Klemme 15 mit den Schaltern 18 und 19 zu unterbrechen und den auf ca. 1 Volt Amplitude begrenzten, an der Klemme 17 angeschlos­ senen Referenztakt durch den Bandpaß zu schicken. Ein als Filter 4. Grades ausgeführter Gebührenbandpaß 1 besitzt genau in Band­ mitte nach kurzer Einschwingzeit von etwa 5 ms eine Phasendrehung von 0 Grad. Nach dieser Einschwingzeit von 5 ms wird durch den Pha­ sendetektor ein frequenz- und phasenselektiver Vergleich des Refe­ renztakts nach dem Filterdurchlauf mit dem Referenztakt selbst durch­ geführt. Der Phasendetektor 11 erzeugt dabei je nach Phasenverschie­ bung Aufwärts- bzw. Abwärts-Pulse. Diese Pulse werden im Aufwärts-/ Abwärts-Zähler 12 gezählt und lenken über den Decoder mit Speicher 13 einen digitalen Code aus der Mittenstellung aus. Mit Hilfe die­ ses Codes werden Stromquellen in dem im Umsetznetzwerk 2 angeord­ neten DA-Wandler geschaltet. Damit kann der Strom bzw. die Steuer­ spannungsdifferenz, die sich allein durch das Zusammenwirken der Hochlauf-Regelungsanordnung HR bzw. der ersten, indirekten Rege­ lungsanordnung IR ergeben, erhöht oder erniedrigt werden, bis das Filter 1 entsprechend der vorausgesetzten Regelungsgenauigkeit ein­ gestellt ist. Unter den Voraussetzungen des Ausführungsbeispiels wird eine Genauigkeit von 8 Bit bzw. eine Steuerspannungsgenauig­ keit von 6 mV benötigt, um die Bandmittenfrequenz des Filters 1 auf besser als 50 Hz einzustellen. Durch die Halteschaltung wer­ den die Steuerspannungen in ihrer Einstellung belassen, wenn das Filter 1 wieder in den Signalweg geschaltet wird. Auf diese Wei­ se lassen sich auch Temperatur- und Versorgungsspannungsschwan­ kungen während des Betriebs des Filters weitgehend ausregeln, ohne daß sich pararitäre Regelkreiseigenschaften auswirken. In einer Hochlaufzeitspanne, die vorzugsweise länger dauert als die Zeitspanne bis zum Einrasten des phasengekoppelten Regelkreises IR, bleibt stets der Referenztakt an der Klemme 17 an das Filter 1 angelegt, so daß dieses möglichst genau eingestellt werden kann. Damit ist auch gewährleistet, daß Gebührensignale, die über die Klemme 14 eingespeist werden, im Gebührendetektor sicher erkannt werden. Ein erkannter Gebührenpuls dient als Kennungszeichen, um mit der nächsten Pulspause den Bandpaß des Filters 1 vom Signal­ pfad an den Referenztakt zu schalten und dann Veränderungen ständig nachzuregeln.

Die drei beschriebenen Regelkreise arbeiten entkoppelt. Die digitale Hochlaufschaltung HR ist nur in der Anfangsphase nach dem Einschal­ ten aktiv, wenn die beiden anderen Regelungen noch nicht arbeiten. Der indirekte Regelungskreis IR umschließt als Regelungsanordnung den phasengekoppelten Regelungskreis, wobei die Steuerspannungen für den spannungsgesteuerten Oszillator 5 auch für das Filter 1 verwen­ det werden. Die Steuerspannungsänderungen der direkten Regelungsan­ ordnung DR wirken nur auf das Filter 1 und nicht auf den spannungs­ gesteuerten Oszillator 5.

Fig. 3 zeigt schematisch den Aufbau des Umsetznetzwerks 2, mit dem die Regelkreise zusammengeführt und zur Erzeugung der Steuerspannun­ gen verbunden werden. Gleiche Elemente wie in den vorhergehenden Fi­ guren sind mit gleichen Bezugszeichen versehen. Die Schaltung wird von einer Spannungsversorgung zwischen den Klemmen VDD und VSS ge­ speist.

Signaleingänge der Schaltung sind mit dem Schleifenfilter 8 des pha­ sengekoppelten Regelkreises IR, mit dem D/A-Wandler 4 der Hochlauf­ schaltung HR und mit den Ausgängen des Decoders mit Speicher 13 ver­ bunden. Weiterhin besitzt die Schaltung einen Eingang VR, an dem ein Referenzpotential liegt. Den nicht näher bezeichneten Verbin­ dungsklemmen zu dem Phasenfilter 8 und dem DA-Wandler 4 sowie der Klemme VR sind jeweils spannungsgesteuerte Stromquellen nachgeschal­ tet. Derartige Stromquellen sind grundsätzlich bekannt, beispiels­ weise aus Tietze/-Schenk: "Halbleiter-Schaltungstechnik" siebente Auflage, 1985, Springer Verlag, Berlin, Heidelberg, New York, Sei­ te 357. Jede Stromquelle enthält einen gegengekoppelten Operations­ verstärker 81, 41 bzw. 61, dem ein Transistor 82, 42 bzw. 62 nachge­ schaltet ist. Ein Ausgangskreis des Transistors ist auf den Opera­ tionsverstärker rückgekoppelt und über einen Widerstand 84, 44 bzw. 64 mit einem Bezugspotential, z. B. Ground verbunden. Der andere Ausgangskreis des dem Operationsverstärkers nachgeschaltetem Tran­ sistors ist über einen als Lastwiderstand geschalteten Transistor 83, 43 bzw. 63 mit dem Versorgungspotential VDD verbunden. Der Strom durch diese Stromquellen wird in andere Kreise gespiegelt. Dazu ist gemäß Fig. 3 der Ausgang des Operationsverstärkers 81 außer mit dem Steuereingang des Transistors 82 mit weiteren Transistoren 85 und 87 verbunden. Jeweils im Ausgangskreis der Transistoren 85 und 87 sind als Last arbeitende Transistoren 86 und 88 zur Klemme VDD geschaltet, deren Steueranschlüsse mit dem Steueranschluß des Transistors 83 verbunden sind. Entsprechend ist der Ausgang des Operationsverstärkers 41 außer mit dem Steueranschluß des Transistors 42 mit den Steueranschlüssen der Transistoren 45 und 47 verbunden. Der Steueranschluß des Transistors 43 ist mit den Steueranschlüssen weiterer als Last arbeitender Transistoren 46 und 48 verbunden. Je ein Ausgangs­ anschluß der Transistoren 46 bzw. 48 liegt an der Versorgungs­ spannungsklemme VDD.

Entsprechend ist der Ausgangsanschluß des Operationsverstärkers 61 außer mit den Steueranschluß des Transistors 62 noch mit dem Steueranschluß des Transistors 65 und der Steueranschluß des Transistors 63 mit dem Steueranschluß des Transistors 66 verbun­ den, wobei Transistor 65 und 66 mit ihren Ausgangskreisen in Rei­ he geschaltet sind. Ein Ausgangsanschluß des Transistors 66 ist mit Klemme VDD, ein Ausgangsanschluß des Transistors 65 über einen als Diode geschalteten Transistor 67 mit der Klemme VSS verbun­ den. Der Strom durch den als Diode geschalteten Transistor 67 wird in die Transistoren 68 und 69 gespiegelt, wozu die Steueran­ schlüsse dieser drei Transistoren verbunden sind. Die Transistoren 68 und 69 sind mit je einem Ausgangskreis mit der Bezugsklemme VSS verbunden.

Die mit dem Decoder mit Speicher 13 verbundenen Anschlüsse der Umsetzschaltung 2 steuern gemäß Fig. 3 nicht näher bezeichnete Stromquellen eines Digital-/Analog-Wandlers DAC. Dieser D/A-Wand­ ler DAC entspricht der Stromquelle IDR gemäß Fig. 2. Ein wei­ terer Vergleich zwischen den Fig. 2 und 3 zeigt, daß die Ele­ mente 81 bis 86 der Stromquelle IIR, die Elemente 41 bis 46 der Stromquelle IHR und die Elemente 61 bis 68 der Stromquelle IVR entsprechen. Demgemäß arbeiten die freien Ausgangsanschlüsse der Transistoren 85, 45 und 68 sowie der Ausgang von DAC auf den ge­ meinsamen Knoten K. Vom Knoten K ist ein Filter F1 zur Bezugsklem­ me VS geschaltet, das statt aus einem einfachen Widerstand R wie in Fig. 2 aus mehreren Kondensatoren und Widerständen zusammen­ geschaltet ist. Mit Hilfe dieses Filters werden zum einem die Steu­ erpotentiale V1 und V2 abgeleitet und zum anderen dient das Fil­ ter F1 zur Unterdrückung von Störungen auf der Versorgungsseite, so daß ein gutes PSRR (Power-Supply-Rejection-Ratio) erreicht wird. Damit tritt an der Spannungsdifferenz der Klemmen V1 und V2 eine äußerst geringe Restwelligkeit auf. In einem zweiten Kreis arbeiten die Stromquellen mit den Elementen 81 bis 84 sowie 87, 88 und 41 bis 44 sowie 47, 48 und 61 bis 67 sowie 69 ebenfalls auf einen gemeinsamen, nicht näher bezeichneten Knoten. An diesem Knoten ist ein weiteres Filter F2 zur Ab­ leitung von Steuerspannungen an den Klemmen V10 und V20 sowie zur Unterdrückung von Störungen der Versorgungsseite vorgesehen. Das Filter F2 entspricht dabei im Aufbau dem Filter F1.

Gemäß Fig. 3 in Verbindung mit Fig. 1 sind die Steuerspannungen an den Klemmen V1 und V2 für das Filter 1 vorgesehen, während die Steuerspannungen an den Klemmen V10 und V20 als Steuerspannungen für den spannungsgesteuerten Oszillator 5 dienen. Wie in Fig. 1 an­ gedeutet, läßt sich das Umsetznetzwerk beliebig erweitern auf andere Nutzschaltkreise, bei denen eine indirekte Regelungsanordnung mit Hilfe des phasengekoppelten Regelkreises IR für die Steuerspannungen hinreichend ist. Dazu sind dann Strukturen wie für die Erzeugung der Steuerspannungen für den VCO 5 erforderlich. Sollten für weitere Nutzschaltkreise direkte Regelungsanordnungen notwendig sein, läßt sich die Schaltung gemäß Fig. 3 um weitere D/A-Wandler erweitern, die dem DAC entsprechen. Auf diese Weise läßt sich das Umsetznetz­ werk vorteilhaft für die Verbindung entkoppelter Regelungskreise einsetzen. Durch die Verwendung von Stromspiegeln lassen sich die je­ weiligen zu erzeugenden Steuerspannungen optimal auf den zu steuern­ den Schaltkreis einstellen.

Claims (7)

1. Schaltungsanordnung zur Erzeugung von Steuerspannungen mit einem spannungsgesteuerten Oszillator (5), dem ein Phasendetektor (7) und ein Schleifenfilter (8) nachgeschaltet sind, wobei an dem Phasendetektor (7) eine Referenztaktfrequenz anliegt und die Ausgangsspannung des Schleifenfilters (8) einem Umsetznetzwerk (2) zugeführt wird, welches die Steuerspannungen für eine Nutzschaltung (1) und den spannungsgesteuerten Oszillator (5) erzeugt, und wobei die Nutzschaltung (1) periodisch aus dem Signalweg derart geschaltet wird, daß die Taktfrequenz zum einen über die Nutzschaltung (1) und zum anderen direkt an eine Vergleichs- und Halteschaltung (11, 12, 13), deren Ausgangssignal dem Umsetznetzwerk (2) zugeführt wird, angelegt ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß von einer Hochlaufschaltung (HR) über das Umsetznetzwerk (2) eine Steuervorspannung erzeugbar ist.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der spannungsgesteuerte Oszillator (5) und der Nutzschaltkreis (1) in der selben Technik hergestellt und thermisch gekoppelt sind.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß die Vergleichs- und Halteschaltung (11, 12, 13) aus einem Phasendetektor (11), einem nachgeschalteten Aufwärts-/Abwärts-Zähler (12) und einem nachfolgendem Dekoder mit Speicher (13) besteht.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Hochlaufschaltung (HR) einen digitale Signale verarbeitenden Komparator mit Zähler (3) enthält und über einen Digital- Analog-Wandler (4) mit dem Umsetznetzwerk (2) verbunden ist.

6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Umsetznetzwerk (2) Stromquellen (IIR, IDR, IHR), die von der Vergleichs- und Halteschaltung (11, 12, 13), dem Schleifenfilter (8) und ggf. der Hochlaufschaltung (HR) gesteuert sind, und eine Bewerteranordnung (IVR, R), die die aufsummierten Ströme der Stromquellen (IIR, IDR, IHR) in Steuerspannungen (V1, V2, V10, V20) umwandelt, enthält.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet , daß als Bewertungsanordnung mindestens ein Filternetzwerk (F1, F2) vorgesehen ist.