DE4023937A1 - Verfahren und schaltungsanordnung fuer die aufnahme und weiterleitung von nach einem asynchronen transfermodus uebertragenen nachrichtenzellen durch eine vermittlungseinrichtung - Google Patents

Description

Die Erfindung betrifft ein Verfahren gemäß Oberbegriff des Patent­ anspruches 1.

Ein derartiges Verfahren ist bereits bekannt, ("telcom report", 11 (1988), Heft 6, Seiten 210 bis 213). Bei diesem bekannten Verfahren ist für die Übertragung der ersten und zweiten Melde­ signale in den Zellen-Köpfen zu übertragender Nachrichtenzellen jeweils ein Steuersignalbit reserviert. Bei einer derartigen Vorgehensweise können Probleme jedoch dann auftreten, wenn die Nachrichtenzellen eine variable Blocklänge aufweisen. Denn in diesem Falle ist die Reaktionszeit für die Abgabe von Melde­ signalen von der Zellenlänge der einzelnen Nachrichtenzellen ab­ hängig, so daß die für die Zwischenspeicherung von Nachrichten­ zellen vorgesehenen Speicheranordnungen zur Vermeidung von Nachrichtenzellenverlusten jeweils eine an die maximal mögliche Reaktionszeit für die Abgabe von Meldesignalen angepaßte Spei­ cherkapazität aufweisen müssen.

Darüber hinaus ist bereits eine weitere Vermittlungseinrichtung für die Aufnahme und Weiterleitung von nach einem asynchronen Transfermodus übertragenen Nachrichtenzellen bekannt (US-PS 44 91 945). Bei dieser bekannten Vermittlungseinrichtung ist eine mehrstufige Koppelanordnung in gestreckter Gruppierung vorgesehen. Die Koppelvielfache unmittelbar aufeinanderfol­ gender Koppelstufen sind dabei über bidirektional betreibbare Übertragungsleitungen miteinander verbunden. Über eine solche Übertragungsleitung erfolgt lediglich dann eine Übertragung einer Nachrichtenzelle, wenn von dem diese Nachrichtenzelle aufnehmenden Koppelvielfach zuvor in Rückwärtsrichtung ein Meldesignal abgegeben worden ist, durch welches die Bereitschaft für die Aufnahme einer Nachrichtenzelle in eine der betref­ fenden Übertragungsleitung zugeordnete Speicheranordnung an­ gezeigt ist. Die Festlegung der Übertragungsrichtung auf der betreffenden Übertragungsleitung für die Abgabe von Meldesi­ gnalen bzw. Übertragung von Nachrichtenzellen erfolgt dabei mit Hilfe von diese Übertragungsleitung beidseitig abschließenden Leitungstreibern, die von den beiden miteinander verbundenen Koppelvielfachen entsprechend zu steuern sind.

Es ist nun Aufgabe der vorliegenden Erfindung, einen Weg zu zeigen, wie bei einem Verfahren gemäß Oberbegriff des Patent­ anspruches 1 die Reaktionszeit für die Abgabe von Meldesignalen gegenüber dem Stand der Technik reduziert werden kann.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Ver­ fahren gemäß Oberbegriff des Patentanspruches 1 durch die im kennzeichnenden Teil dieses Patentanspruches angegebenen Ver­ fahrensmerkmale.

Die Erfindung bringt den Vorteil mit sich, daß mit einem geringen Steuerungsaufwand Meldesignale im Bedarfsfalle je nach dem momen­ tanen Informationsfluß auf dem jeweiligen Übertragungsweg entwe­ der in Nachrichtenzellen an beliebiger Stelle oder in Übertra­ gungspausen von Nachrichtenzellen übertragbar sind. Damit re­ duziert sich die Reaktionszeit für die Abgabe von Meldesignalen wesentlich gegenüber dem Stand der Technik. Durch dieses Reduzie­ ren können für die Zwischenspeicherung von Nachrichtenzellen vor­ gesehene Speicheranordnungen mit gegenüber dem Stand der Tech­ nik geringerer Speicherkapazität ausgelegt werden.

Vorteilhafte Ausgestaltungen des Verfahrens gemäß der Erfindung ergeben sich aus den Patentansprüchen 2 bis 4. Der Vorteil der Ausgestaltung gemäß Patentanspruch 2 besteht dabei in der beson­ ders einfachen Codierung von Steuersignalbits und Nachrichtensi­ gnalbits führenden Bitgruppen. Der Vorteil der Ausgestaltung gemäß der Patentansprüche 3 und 4 liegt dagegen in dem geringen Steuerungsaufwand, um ein fehlerhaftes Erkennen des Endes einer Nachrichtenzelle auszuschließen bzw. ein sicheres Erkennen eines solchen Endes zu gewährleisten.

Aus dem Patentanspruch 5 geht schließlich eine Schaltungsanord­ nung zur Durchführung des Verfahrens gemäß der vorliegenden Er­ findung hervor. Der Vorteil dieser Schaltungsanordnung besteht darin, daß für die Übertragung von ersten und zweiten Meldesi­ gnalen in Form von Bitgruppen in Normalform bzw. in inverser Form zentrale Einrichtungen dynamisch entlastet sind.

Im folgenden wird nun die vorliegende Erfindung anhand von Zeichnungen beispielsweise näher beschrieben.

Fig. 1 zeigt eine Vermittlungseinrichtung mit einer Umkehr- Koppelanordnung,

Fig. 2 zeigt einen möglichen Aufbau der in Fig. 1 schematisch dargestellten Koppelvielfache,

Fig. 3 zeigt einen möglichen Aufbau der in Fig. 2 schematisch dar­ gestellten Codiereinrichtung und

Fig. 4 zeigt einen möglichen Aufbau der in Fig. 2 schematisch dar­ gestellten Decodiereinrichtung.

Die in Fig. 1 dargestellte Vermittlungseinrichtung VE weist eine Mehrzahl von Leitungsanschlußeinrichtungen AS auf, an welche jeweils zwei externe Übertragungsleitungen, nämlich eine Ein­ gangs-Übertragungsleitung und eine dieser zugeordnete Ausgangs- Übertragungsleitung, angeschlossen sind. Innerhalb der Vermitt­ lungseinrichtung stehen die Leitungsanschlußeinrichtungen AS über den jeweils zugehörigen externen Übertragungsleitungen zu­ geordnete Verbindungsleitungen mit einer ersten Koppelstufe KS1 einer lediglich als Beispiel zweistufig ausgebildeten Umkehr- Koppelanordnung in Verbindung. Diese erste Koppelstufe KS1 ist aus 8 Koppelvielfachen KV11 bis KV18 gebildet. Von diesen sind in Fig. 1 lediglich die Koppelvielfache KV11 und KV18 dargestellt. Jedes der Koppelvielfache verfügt über 8 mit E1 bis E8 bezeich­ nete Eingänge sowie 8 mit S1 bis S8 bezeichnete Ausgänge. Glei­ che Ziffern führende Eingänge und Ausgänge sind dabei einander zugeordnet. An die einander zugeordneten Eingänge und Ausgänge E1/S1 bis E4/S4 sind die zuvor genannten Leitungsanschlußein­ richtungen AS angeschlossen. Die übrigen einander zugeordneten Eingänge und Ausgänge E5/S5 bis E8/S8 der einzelnen Koppelviel­ fache stehen dagegen über Verbindungsleitungen mit 4 eine zwei­ te Koppelstufe KS2 bildenden Koppelvielfachen KV21 bis KV24 in Verbindung. Von diesen sind in Fig. 1 lediglich die Koppelviel­ fache KV21 und KV24 dargestellt. Jedes dieser Koppelvielfa­ che KV21 bis KV24 weist wie die Koppelvielfache der ersten Koppelstufe KS1 8 Eingänge E1 bis E8 und 8 diesen zugeordnete Ausgänge S1 bis S8 auf. Entsprechend dem angewandten Umkehr- Prinzip existieren dabei für jede Verbindung zwischen einem Koppelvielfach der ersten Koppelstufe KS1 und einem Koppelviel­ fach der zweiten Koppelstufe KS2 zwei einander zugeordne­ te, für entgegengesetzte Übertragungsrichtungen vorgesehene Ver­ bindungsleitungen. Gemäß Fig. 1 ist also beispielsweise der zwi­ schen dem Ausgang S5 des Koppelvielfachs KV11 und dem Eingang E1 des Koppelvielfachs KV21 liegenden Verbindungsleitung eine zwischen dem Ausgang S1 des Koppelvielfachs KV21 und dem Ein­ gang E5 des Koppelvielfachs KV11 liegende Verbindungsleitung zugeordnet.

Die gerade erläuterte Vermittlungseinrichtung VE dient für die Aufnahme und Weiterleitung von nach einem asynchronen Transfer­ modus (ATM) übertragenen Nachrichtenzellen mit variabler Block­ länge, die jeweils neben einer Mehrzahl von zu übertragenden Nachrichtensignalbits einen sogenannten Zellen-Kopf aufweisen. In einem solchen Zellen-Kopf sind alle diejenigen Steuersignale enthalten, die für eine Übertragung der jeweiligen Nachrich­ tenzelle im Zuge einer virtuellen Verbindung erforderlich sind.

Ist innerhalb der Vermittlungseinrichtung VE eine Weiterleitung von Koppelvielfach zu Koppelvielfach nach dem bekannten Umwerte­ prinzip vorgesehen, so sind in diesen Steuersignalen die jeweili­ ge virtuelle Verbindung bezeichnende Adressensignale sowie In­ formationen bezüglich des in der jeweiligen Koppelstufe zu be­ nutzenden Ausganges enthalten. Erfolgt dagegen innerhalb der Vermittlungseinrichtung VE eine Weiterleitung nach dem bekannten "Self-Routing"-Prinzip, so enthalten die genannten Steuersignale entsprechende Self-Routing-Informationen.

Unabhängig davon, welches der beiden zuvor genannten Prinzipien für die Weiterleitung von Nachrichtenzellen innerhalb der Ver­ mittlungseinrichtung benutzt ist, werden die den einzelnen Nach­ richtenzellen zugehörigen Steuersignalbits und Nachrichtensi­ gnalbits sowie die in Zellenpausen auftretenden Bits in Bit­ gruppen mit jeweils beispielsweise acht Bits unterteilt. Die einzelnen Bitgruppen einer Nachrichtenzelle werden dabei bei Aufnahme der betreffenden Nachrichtenzelle in eine Leitungsan­ schlußeinrichtung AS derart codiert, daß innerhalb der einzelnen Koppelvielfache anhand dieser Codierung eine Unterscheidung zwi­ schen Steuersignalbits führenden Bitgruppen und Nachrichtensi­ gnalbits führenden Bitgruppen möglich ist. Bei dem hier vorlie­ genden Ausführungsbeispiel dient als Codierung der einzelnen Bitgruppen ein den Bitgruppen jeweils vorangestelltes Codierbit. Die dadurch jeweils entstehende erweiterte Bitgruppe wird im fol­ genden auch als Nonett bezeichnet. Durch das Auftreten dieses Codierbits mit einem ersten logischen Pegel, beispielsweise mit einem logischen Pegel "1", ist dabei die jeweilige Bitgruppe als Steuersignalbits führende Bitgruppe gekennzeichnet. Demgegenüber tritt dieses Codierbit bei Nachrichtensignalbits führenden Bit­ gruppen jeweils mit einem zweiten logischen Pegel, d. h. mit ei­ nem logischen Pegel "0", auf. Es kann anstelle der hier gewähl­ ten Codierung für die Bitgruppen auch eine davon abweichende Codierung benutzt werden. In Zellenpausen zu übertragende Bitgruppen werden im übrigen als Steuersignalbits führende Bit­ gruppen gekennzeichnet und weisen eine Bitkombination auf, welche der Bitkombination einer das Ende einer Nachrichtenzelle anzei­ genden Steuersignal-Bitgruppe entspricht.

Die Leitungsanschlußeinrichtungen AS nehmen im übrigen auch eine Decodierung von Bitgruppen vor, welche nach einem Durchlauf durch die Umkehr-Koppelanordnung über die zuvor erwähnten exter­ nen Übertragungsleitungen weiterzuleiten sind. Diese Decodierung besteht in dem Entfernen des den einzelnen Bitgruppen bei der Aufnahme in die Vermittlungseinrichtung VE jeweils beigefügten Codierbits.

Für die Weiterleitung von durch die Leitungsanschlußeinrich­ tungen AS jeweils codierten Nachrichtenzellen über die beiden Koppelstufen KS1 und KS2 ist den Eingängen (E1 bis E8) der die­ sen Koppelstufen zugehörigen Koppelvielfache jeweils eine Spei­ cheranordnung zugeordnet. Auf diese Speicheranordnungen wird im Zusammenhang mit Fig. 2 noch näher eingegangen. Vorab sei ledig­ lich darauf hingewiesen, daß über einen Eingang eines Koppelviel­ faches zugeführte Nachrichtenzellen zunächst in die dem jewei­ ligen Eingang zugeordnete Speicheranordnung aufgenommen werden. Anschließend werden diese Nachrichtenzellen nach Maßgabe der in ihnen jeweils enthaltenen Steuersignalbits führenden Bitgruppen über einen der dem jeweiligen Koppelvielfach zugehörigen Aus­ gänge (S1 bis S8) weitergeleitet.

Für die Aufnahme von Nachrichtenzellen in eine zuvor genannte Speicheranordnung ist eine Flußsteuerung vorgesehen. Diese wird im folgenden am Beispiel der einerseits zwischen dem Ausgang S5 des Koppelvielfachs KV11 und dem Eingang E1 des Koppelvielfachs KV21 und andererseits zwischen dem Ausgang S1 des Koppelviel­ fachs KV21 und dem Eingang E5 des Koppelvielfache KV11 bestehen­ den Verbindung erläutert. Diese Flußsteuerung ist jedoch auch für alle übrigen Verbindungen zwischen zwei Koppelvielfachen der Umkehr-Koppelanordnung vorgesehen.

Für die Erläuterung der Flußsteuerung wird davon ausgegangen, daß von dem Koppelvielfach KV11 her über den Ausgang S5 nach­ einander Nachrichtenzellen übertragen werden. Diese werden zu­ nächst in einer dem Eingang E1 des Koppelvielfachs KV21 zuge­ ordneten Speicheranordnung vor einer Weiterleitung zwischenge­ speichert. Wird aufgrund einer Verzögerung der Weiterleitung der einzelnen zwischengespeicherten Nachrichtenzellen ein festge­ legter Füllgrad der Speicheranordnung erreicht, so stellt das Koppelvielfach KV21 intern ein erstes Meldesignal bereit, das im folgenden als RNR-Signal ("RECEIVE NOT READY") bezeichnet ist. Durch dieses wird die Nichtbereitschaft für die Aufnahme weiterer Nachrichtenzellen in die Speicheranordnung angezeigt. Diesem bereitgestellten RNR-Signal entsprechend werden anschließend Bitgruppen über den Ausgang S1 des Koppelvielfachs KV21 zu dem Koppelvielfach KV11 hin in invertierter Form übertragen. Je nach dem Informationsfluß auf der zugehörigen Verbindungsleitung wird dabei diese Invertierung entweder in einer gerade zu übertragen­ den Nachrichtenzelle an beliebiger Stelle oder während einer Übertragungspause von Nachrichtenzellen vorgenommen.

Das Koppelvielfach KV11 überwacht das Auftreten eines RNR-Si­ gnals, d. h. eine Invertierung von Bitgruppen gesondert für jeden der zugehörigen Eingänge. Werden dabei invertierte Bit­ gruppen durch das Koppelvielfach KV11 erkannt, so sperrt dieses den zugehörigen Ausgang S5 für die Abgabe weiterer Nachrichten­ zellen. Diese Sperre bleibt bestehen, bis ein von dem Koppelviel­ fach KV21 her in gleicher Weise wie das RNR-Signal übertragenes, jedoch als Bitgruppen in Normalform dargestelltes zweites Melde­ signal durch das Koppelvielfach KVll erkannt wird. Dieses zweite Meldesignal, das im folgenden als RR-Signal ("RECEIVE READY") bezeichnet ist, wird dann übertragen, wenn der zuvor erwähnte festgelegte Füllgrad der dem Eingang E1 des Koppelvielfachs KV21 zugeordneten Speicheranordnung durch Weiterleiten von in dieser zwischengespeicherten Nachrichtenzellen unterschritten wird.

Im folgenden wird nun auf den Aufbau der in Fig. 1 darge­ stellen Koppelvielfache näher eingegangen. Dazu wird auf Fig. 2 Bezug genommen, in welcher ein möglicher Aufbau eines dieser, in gleicher Weise aufgebauten Koppelvielfache dargestellt ist. Da­ bei sind in diese Figur lediglich Elemente aufgenommen, die für das Verständnis der vorliegenden Erfindung erforderlich sind.

Gemäß Fig. 2 ist jedem der einem Koppelvielfach zugehörigen Eingänge E1 bis E8 eine gesonderte Eingangssteuereinrichtung zugeordnet. Die einzelnen Eingangssteuereinrichtungen sind entsprechend ihrer Zuordnung zu den Eingängen mit ES1 bis ES8 bezeichnet. Dabei sind in Fig. 2 lediglich die Eingangssteuerein­ richtungen ES1 und ES8 dargestellt. Mit einem Ausgang steht jede dieser Eingangssteuereinrichtungen mit einem Eingang einer Raumkoppelanordnung RK in Verbindung. Die einzelnen Eingänge sind entsprechend ihrer Zuordnung zu den einzelnen Eingangs­ steuereinrichtungen mit 1 bis 8 bezeichnet. Acht Ausgänge A1, ..., A8 dieser Raumkoppelanordnung sind jeweils an einen gesonderten Codierer (COD1, ..., COD8) angeschlossen. Die Ausgänge dieser Codierer sind mit S1 bis S8 bezeichnet und stellen die den Ein­ gängen E1 bis E8 jeweils zugeordneten Ausgänge (Fig. 1) dar. Je­ der der Codierer ist darüber hinaus noch über eine Steuerleitung RNRA an die mit dem zugeordneten Eingang verbundene Eingangs­ steuereinrichtung angeschlossen. Beispielsweise ist also der Codierer COD1 an die Eingangssteuereinrichtung ES1 angeschlossen.

Darüber hinaus weist das in Fig. 2 dargestellte Koppelvielfach eine zentrale Steuereinrichtung ZST auf, an welche die Eingangs­ steuereinrichtungen ES1 bis ES8 gemeinsam über ein Busleitungs­ system angeschlossen sind. Dieser zentralen Steuereinrichtung ist außerdem von jeder der Eingangssteuereinrichtungen her eine gesonderte Steuerleitung RNRE zugeführt.

Der interne Aufbau der Eingangssteuereinrichtungen ES1 bis ES8 ist am Beispiel der Eingangssteuereinrichtung ES1 gezeigt.

Danach stellt ein Decodierer DEC1 die Schnittstelle zu dem je­ weiligen Eingang, hier dem Eingang E1, dar. Dieser Decodierer setzt unter anderem ihm in seriellen Form zugeführte Nonetts in eine parallele Form um. Diesem nachgeschaltet ist eine Speicher­ anordnung SP, welche für eine Zwischenspeicherung von Nachrich­ tenzellen eine Mehrzahl von 1,..., k bezeichneten Speicherberei­ chen aufweist. Ausgangsseitig steht diese Speicheranordnung mit einem Parallel-Serien-Wandler P/S in Verbindung steht. Dieser bildet die Schnittstelle zu der zuvor erwähnten Raumkoppelan­ ordnung RK.

Der Speicheranordnung SP ist eine Speichersteuereinrichtung SST zugeordnet. Diese steht über Datenleitungen und eine Steuerlei­ tung ST mit dem Decodierer DEC1, mit dem bereits oben erwähnten, an die zentrale Steuereinrichtung ZST angeschlossenen Buslei­ tungssystem sowie mit der zu dem Codierer COD1 führenden Steuer­ leitung RNRA in Verbindung.

Nachdem zuvor der Aufbau des in Fig. 2 dargestellten Koppelviel­ fachs erläutert worden ist, wird nunmehr auf dessen Wirkungs­ weise eingegangen. Dabei wird jedoch von der Erläuterung der Steuerungsvorgänge abgesehen, die im Zusammenhang mit dem in der Vermittlungseinrichtung gerade benutzten, oben erwähnten Umwer­ te-Prinzip bzw. Self-Routing-Prinzip stehen, da derartige Steuerungsvorgänge nicht Gegenstand der vorliegenden Erfindung sind.

Es wird nun davon ausgegangen, daß über den Eingang E1 Nachrich­ tenzellen mit Bitgruppen in Normalform aufzunehmen sind. Beim Durchlauf einer solchen Nachrichtenzelle durch den Decodierer DEC1 wird durch Auswerten ihm zugeführter Nonetts der Beginn, d. h. der Zellen-Kopf, der betreffenden Nachrichtenzelle erkannt. Da­ raufhin werden in diesem Zellenkopf enthaltene, für die Weiter­ leitung der Nachrichtenzelle über die Raumkoppelanordnung RK erforderliche Adresseninformationen zusammen mit einem Steuer­ signal auf der Steuerleitung ST an die Speichersteuereinrichtung SST weitergeleitet. Diese ermittelt daraufhin anhand einer von ihr geführten Freiliste die Anfangsadresse eines zu diesem Zeit­ punkt freien Speicherbereiches der Speicheranordnung SP und steuert diesen anschließend, ausgehend von dieser Anfangsadres­ se, derart an, daß die einzelnen Nonetts der gerade empfangenen Nachrichtenzelle in aufeinanderfolgende Speicherzellen des Spei­ cherbereiches aufgenommen werden. Die ermittelte Anfangsadresse wird darüber hinaus auch noch in einen der Speichersteuerein­ richtung SST zugehörigen Warteschlangenspeicher eingetragen, um in die Speicheranordnung aufgenommene Nachrichtenzellen in der Reihenfolge ihrer Aufnahme später wieder auslesen zu können.

Die in die Speichersteuereinrichtung SST aufgenommenen Adressen­ informationen werden von dieser außerdem zusammen mit einer die Empfangssteuereinrichtung ES1 bezeichnenden Adresse über das oben erwähnte Busleitungssystem der zentralen Steuereinrichtung ZST zugeführt, um die Adresse der Empfangssteuereinrichtung ES1 in einen durch die Adresseninformationen bezeichneten und damit einen der Ausgänge der Raumkoppelanordnung RK zugeordneten Warteschlangenspeicher einzutragen. Damit sind dann zunächst die Steuerungsvorgänge für die Aufnahme der gerade am Eingang E1 aufgetretenen Nachrichtenzelle abgeschlossen. Diese Steuerungs­ vorgänge wiederholen sich für jede nachfolgend am Eingang E1 auftretende Nachrichtenzelle. Außerdem laufen die gerade be­ schriebenen Steuerungsvorgänge auch gesondert in den mit den Eingängen E2 bis E8 verbundenen Eingangssteuereinrichtungen ab.

Die zentrale Steuereinrichtung ZST steuert anhand der den ein­ zelnen Ausgängen der Raumkoppelanordnung RK zugeordneten Warte­ schlangenspeicher die Weiterleitung von in den Eingangssteuer­ einrichtungen ES1 bis ES8 gespeicherten Nachrichtenzellen. Für diese Weiterleitung werden in festgelegten aufeinanderfolgenden Zeitintervallen, die jeweils der maximalen Übertragungsdauer einer Nachrichtenzelle entsprechen, den einzelnen Warteschlan­ genspeichern jeweils eine als nächste für eine Bearbeitung anstehende Adresse entnommen. Anhand dieser Adressen erfolgt dann eine Einstellung der Raumkoppelanordnung RK. Auf diese Einstel­ lung hin überträgt die zentrale Steuereinrichtung ZST die gerade entnommenen Adressen über das mit ihr verbundene Busleitungs­ system, um diejenigen Eingangssteuereinrichtungen (ES1 bis ES8) zu bezeichnen, die in dem jeweiligen Zeitintervall in die Wei­ terleitung von Nachrichtenzellen einbezogen sind. Dies möge bei­ spielsweise für die Eingangssteuereinrichtung ES1 der Fall sein. Die dieser zugehörige Speichersteuereinrichtung SST entnimmt da­ raufhin dem zugehörigen Warteschlangenspeicher die als nächste anstehende Anfangsadresse, die den Speicherbereich der Speicher­ anordnung SP bezeichnet, in welchem die gerade weiterzuleitende Nachrichtenzelle gespeichert ist. Von dieser Anfangsadresse aus­ gehend steuert dann die Speichersteuereinrichtung SST den betref­ fenden Speicherbereich derart an, daß die darin gespeicherten Nonetts über den Parallel-Serien-Wandler P/S der Raumkoppelan­ ordnung RK zugeführt werden.

Die gerade erläuterten Steuerungsvorgänge laufen gleichzeitig auch in den übrigen gerade in die Weiterleitung von Nachrichten­ zellen einbezogenen Eingangssteuereinrichtungen ab.

Tritt bei der zuvor beschriebenen Zwischenspeicherung von Nach­ richtenzellen in einer Eingangssteuereinrichtung, die beispiels­ weise wieder die Eingangssteuereinrichtung ES1 sein möge, der Fall ein, daß durch die zugehörige Speichersteuereinrichtung SST anhand der von ihr geführten Freiliste das Erreichen des oben genannten festgelegten Füllgrades der zugeordneten Speicheran­ ordnung SP festgestellt ist, so überträgt diese Speichersteuer­ einrichtung ein die Nichtbereitschaft für die Aufnahme weiterer Nachrichtenzellen anzeigendes RNR-Signal über die Steuerlei­ tung RNRA zu dem Codierer COD1 hin.

Auf das Auftreten dieses Steuersignals überträgt dann der Codierer COD1 die ihm gerade über die Raumkoppelanordnung RK zugeführten Bitgruppen in invertierter Form über die zugehörige Leitung S1, und zwar bis zur Wegnahme des RNR-Signals auf der Steuerleitung RNRA, d. h. bis zur Abgabe eines RR-Signals.

Es wird nun der Fall betrachtet, daß beispielsweise der Eingangs­ steuereinrichtung E1 Bitgruppen in invertierter Form über den Eingang E1 zugeführt sind. Wie bereits oben beschrieben, treten solche Bitgruppen dann auf, wenn über den Ausgang S1 die Abgabe weiterer Nachrichtenzellen unterbunden werden soll. Bei Auftre­ ten derartiger Bitgruppen führt der in Fig. 2 dargestellte Deco­ dierer DEC1 der zentralen Steuereinrichtung ZST ein entspre­ chendes RNR-Signal über die oben erwähnte Steuerleitungen RNRE zu. In dieser wird daraufhin in einem für die Ausgänge S1 bis S8 geführten Statusregister für den Ausgang S1 ein Markierungsbit gesetzt. Dies bewirkt, daß der Ausgang S1 zunächst für die oben beschriebene Weiterleitung von Nachrichtenzellen gesperrt ist. Diese Sperre wird erst dann wieder durch Löschen dieses Markie­ rungsbits aufgehoben, wenn der zentralen Steuereinrichtung ZST von dem Decodierer DEC1 her auf das Erkennen übertragener Bit­ gruppen in Normalform ein entsprechendes RR-Signal über die Steuerleitung RNRE zugeführt wird, d. h. wenn das bisherige RNR- Signal weggenommen wird.

Im folgenden wird nunmehr noch für die in Fig. 2 dargestellten Codierer (COD1, ..., COD8) und Decodierer (DEC1) ieweils ein Ausführungsbeispiel beschrieben. Dabei wird von einer Codierung der Bitgruppen ausgegangen, wie sie in der nachfolgenden Tabelle angegeben ist.

In Fig. 3 ist ein möglicher Aufbau der in Fig. 2 dargestellten Codierer COD1, ..., COD8 angegeben. Danach bildet ein insgesamt 11 Registerzellen umfassendes Schieberegister SR2 den Eingang eines solchen Codierers. Dieses Schieberegister erhält die über die Raumkoppelanordnung RK (Fig. 2) in serieller Form übertrage­ nen Bitgruppen über einen hier mit A bezeichneten Anschluß zugeführt. Die einzelnen Bits dieser Bitgruppen durchlaufen dann nach Maßgabe von Bittaktimpulsen CLK1 die einzelnen Register­ zellen. Nichtinvertierende Ausgänge Q1, ..., Q10 dieser Regi­ sterzellen sind gemeinsam mit einem UND-Glied G17 verbunden, dessen Ausgang einerseits an einen ersten Eingang eines UND- Gliedes G18 und andererseits an einen D-Eingang einer aus zwei D-Kippstufen FF6 und FF7 bestehenden Kettenschaltung angeschlos­ sen ist. Der Ausgang Q dieser Kettenschaltung, deren D-Kippstu­ fen gemeinsam durch Nonett-Taktimpulse CLK2 getaktet sind, ist an einen zweiten Eingang des UND-Gliedes G18 herangeführt.

Invertierende Ausgänge Q2, ..., Q10 der Registerzellen des Schie­ beregisters SR2 sind gemeinsam an ein ODER-Glied G20 angeschlos­ sen. Dessen Ausgangssignale werden mit den Ausgangssignalen des UND-Gliedes G18 durch ein weiteres ODER-Glied G19 verknüpft. Mit den daraus resultierenden Signalen wird ein Steuereingang STE einer selbsthaltenden D-Kippstufe FF8 beaufschlagt. Diese D-Kipp­ stufe, die durch die zuvor erwähnten Nonett-Taktimpulse CLK2 getaktet wird, weist zwei mit D1 und D2 bezeichnete Eingänge auf. Der Eingang D1 steht für die Selbsthaltung der Kippstufe mit deren Ausgang Q in Verbindung, während dem Eingang D2 eine der in Fig. 2 dargestellten Steuerleitungen RNRA zugeführt ist.

Der Ausgang Q der D-Kippstufe FF8 ist an einen Steuereingang STE einer weiteren, durch die Bittaktimpulse CLK1 getaktete D-Kippstufe FF9 angeschlossen, die den Ausgang des betreffenden Codierers darstellt. Zwei Eingänge D1 und D2 dieser D-Kippstufe sind mit den Ausgängen Q11 und des Schieberegisters SR2 verbunden.

Der gerade anhand der Fig. 4 erläuterte Codierer dient, wie bereits oben erwähnt, für die Weiterleitung von Bitgruppen in Normalform bzw. in invertierter Form, je nachdem, ob auf der zugehörigen Steuerleitung RNRA ein RR- oder ein RNR-Signal auftritt. Dabei wird beim Durchlauf von stets in Normalform auftretenden Bitgruppen durch das Schieberegister SR2 mit Hilfe des ODER-Gliedes G20 das Auftreten von Bitgruppen überwacht, die eine von der das Ende einer Nachrichtenzellen anzeigenden Bit­ gruppe abweichende Bitkombination, d. h. gemäß der vorstehenden Tabelle eine Bitkombination mit wenigestens einer logischen "1", aufweisen. Bei Auftreten einer solchen Bitkombination wird die D-Kippstufe FF8 über das ODER-Glied G19 derart gesteuert, daß deren Eingang D2 aktiviert ist. Liegt dabei auf der Steuerlei­ tung RNRA ein RNR-Signal vor, so werden die nacheinander in der Registerstufe 11 des Schiebegisters SR2 auftretenden Bits über den invertierenden Ausgang und den Eingang D2 in die D-Kipp­ stufe FF9 aufgenommen und über deren Ausgang Q weitergeleitet. Damit gibt der betreffende Codierer in diesem Falle Bitgruppen in invertierter Form ab. Tritt dagegen auf der Steuerleitung RNRA ein RR- Signal auf, so wird die D-Kippstufe FF9 durch die D-Kippstufe FF8 so gesteuert, daß diese nunmehr die einzelnen weiterzuleitenden Bits über den Eingang D1 aufnimmt und damit diese Bits in der ursprünglichen Normalform weiterleitet.

Des weiteren wird mit Hilfe des UND-Gliedes G17 ständig das Auftreten von Bitgruppen überwacht, welche das Ende einer Nach­ richtenzelle bzw. eine Zellenpause anzeigen, d. h. deren ein­ zelnen Bits gemäß der obenangegebenen Tabelle einen logischen Pegel "1" aufweisen. Bei derartigen Bitgruppen wird abweichend von dem zuvor erläuterten Fall die D-Kippstufe FF8 nicht sofort an ihrem Steuereingang STE angesteuert, sondern aufgrund der D-Kippstufen FF6 und FF7 erst nach einer Verzögerung von zwei Bitgruppen. Die weiteren Steuervorgänge mit Hilfe der D-Kipp­ stufen FF8 und FF9 entsprechen dann den zuvor erläuterten Steuerungsvorgängen.

Durch die Selbsthaltung der D-Kippstufe FF8 ist im übrigen er­ reicht, daß diese ihren aufgrund der an den Eingängen D2 und STE auftretenden Signale eingenommenen Zustand auch bei unterschied­ lichen, das Schieberegister SR2 durchlaufenden Bitgruppen solange beibehält, bis auf der Steuerleitung RNRA ein Signalwechsel auf­ tritt.

Durch die gerade erläuterte unterschiedliche Behandlung von innerhalb einer Nachrichtenzelle übertragenen Bitgruppen und das Ende einer solchen Nachrichtenzelle bzw. eine Zellenpause an­ zeigenden Bitgruppen ist sichergestellt, daß unabhängig von der Übertragung der Bitgruppen in Normalform oder in invertierter Form in einem nachfolgenden Koppelvielfach (Fig. 1) ein sicheres Erkennen des Endes einer Nachrichtenzelle gewährleistet bzw. ein fehlerhaftes Erkennen eines solchen Endes ausgeschlossen ist.

In Fig. 4 ist ein möglicher Aufbau des in Fig. 2 dargestellten Decodierers DEC1 wiedergegeben. Den Eingang E1 dieses Deco­ dierers bildet ein insgesamt 11 Registerzellen (1, ..., 11) um­ fassendes Schieberegister SR1. Die einzelnen Registerzellen sind dabei als D-Kippstufen ausgebildet, welche jeweils über einen nichtinvertierenden Ausgang Q und einen invertierenden Ausgang Q verfügen und gemeinsam durch Bittaktimpulse CLK1 getaktet sind. Mit diesen Bittaktimpulsen ist zusätzlich ein Zähler Z beauf­ schlagt, der aus diesen Bittaktimpulsen Nonett-Taktimpulse CLK2 ableitet, die über einen invertierenden Ausgang des Zählers einer D-Kippstufenanordnung FF5 zugeführt sind. Diese D-Kipp­ stufenanordnung besteht aus 9 synchron durch die Nonett- Taktimpulse getaktete D-Kippstufen mit jeweils zwei Eingängen D1 und D2 sowie einem Ausgang Q. Die Ausgänge Q dieser D-Kipp­ stufen bilden dabei den Ausgang des Decodierers DEC1. Die Ein­ gänge D1 und D2 der einzelnen D-Kippstufen sind jeweils an die Q-und Q-Ausgänge einer der Registerzellen 3 bis 11 des Schiebe­ registers SR2 angeschlossen.

An die Q- bzw. Q-Ausgänge der Registerzellen 1 bis 10 des Schie­ beregisters SR1 sind zwei UND-Glieder G1 und G2 derart ange­ schlossen, daß mit Hilfe des UND-Gliedes G1 das Auftreten einer gemäß der vorstehenden Tabelle einen Zellenanfang anzeigenden Bitkombination in Normalform in den genannten Registerzellen, mit Hilfe des UND-Gliedes G2 dagegen das Auftreten einer sol­ chen Bitkombination in invertierter Form überwacht wird. Die beiden UND-Glieder stehen ausgangsseitig gemeinsam mit einem ODER-Glied G3 in Verbindung, dessen Ausgang einerseits an einen Rücksetzeingang R des erwähnten Zählers Z und andererseits an einen Setzeingang S einer durch die Bittaktimpulse CLK1 getakteten Kippstufe FF4 angeschlossen ist.

Das UND-Glied G1 ist ausgangsseitig außerdem mit einem ersten Eingang eines ODER-Gliedes G8 verbunden, welchem eine durch die Bittaktimpulse CLK1 getaktete D-Kippstufe FF2 nachgeschaltet ist. Das UND-Glied G2 ist demgegenüber an einen ersten Eingang eines UND-Gliedes G9 angeschlossen, welchem eine der D-Kippstufe FF2 entsprechende D-Kippstufe FF1 nachgeschaltet ist. Ein Aus­ gang der jeweiligen D-Kippstufe ist dabei einem ersten Eingang eines ODER-Gliedes G13 bzw. G12 zugeführt. Ausgangsseitig steht das ODER-Glied G13 mit einem Rücksetzeingang R einer durch die Nonett-Taktimpulse CLK2 getakteten Kippstufe FF3, das ODER-Glied G12 dagegen mit einem Setzeingang S dieser Kippstufe in Ver­ bindung. Ein nichtinvertierender Ausgang der Kippstufe FF3 ist einerseits an die in Fig. 2 angegebene Steuerleitung RNRE und andererseits an einen ersten Eingang eines UND-Gliedes G14 angeschlossen. Ein invertierender Ausgang dieser Kippstufe ist dagegen einem ersten Eingang eines UND-Gliedes G15 zugeführt.

Die Ausgangssignale der UND-Glieder G14 und G15 werden mit Hilfe eines nachgeschalteten ODER-Gliedes G16 verknüpft. Mit den da­ raus resultierenden Signalen ist ein Rücksetzeingang R der be­ reits erwähnten Kippstufe FF4 beaufschlagt.

Die Kippstufe FF4 steht mit einem invertierenden Ausgang einer­ seits mit der in Fig. 2 dargestellten Steuerleitung ST und andererseits mit jeweils einem Eingang der UND-Glieder G1 und G2 in Verbindung. An einem nichtinvertierenden Ausgang dieser Kippstufe auftretende Signale sind dagegen an jeweils einen Eingang zweier UND-Glieder G10 und G11 angeschlossen. Über je­ weils zwei weitere Eingänge sind die UND-Glieder G10 und G11 derart an die Registerzellen 2 und 11 des Schieberegisters SR1 angeschlossen, daß durch diese gemäß der vorstehenden Tabelle Pegelwechsel zweier aufeinanderfolgender Codierbits erkennbar sind. Ausgangsseitig steht das UND-Glied G10 mit einem zweiten Eingang des ODER-Gliedes G13, das UND-Glied G11 dagegen mit einem zweiten Eingang des ODER-Gliedes G12 in Verbindung.

An die Q- bzw. an die -Ausgänge der Registerzellen 1 bis 10 des Schieberegisters SR1 sind zwei weitere UND-Glieder G4 und G6 derart angeschlossen, daß mit Hilfe des UND-Gliedes G4 das Auftreten einer gemäß der vorstehenden Tabelle ein Zellenende anzeigenden Bitkombination in Normalform mit Hilfe des UND- Gliedes G6 dagegen das Auftreten einer solchen Bitkombination in invertierter Form überwacht wird. Ausgangsseitig ist das UND- Glied G4 einerseits an einen zweiten Eingang des UND-Gliedes G15 und andererseits an einen ersten Eingang eines UND-Gliedes G5 angeschlossen. Demgegenüber steht das UND-Glied G6 ausgangs­ seitig einerseits mit einem zweiten Eingang des UND-Gliedes G14 und andererseits mit einem ersten Eingang eines UND-Gliedes G7 in Verbindung. Diese beiden UND-Glieder, die an einem zweiten Eingang jeweils die an dem invertierenden Ausgang der Kippstufe FF4 auftretenden Signale zugeführt erhalten, sind mit ihrem Aus­ gang schließlich an einen zweiten Eingang des bereits erwähnten UND-Gliedes G8 bzw. G9 angeschlossen.

Der gerade anhand der Fig. 4 erläuterte Decodierer DEC1 erkennt beim Durchlauf von Bitgruppen durch das Schieberegister SR1 das Auftreten von Bitgruppen in Normalform bzw. in invertierter Form. Im einzelnen wird dabei durch die UND-Glieder G1 und G2 bei Vorliegen einer Zellenpause, d. h. bei rückgesetzter Kipp­ stufe FF4, das Auftreten einer gemäß der vorstehenden Tabelle einen Anfang einer Nachrichtenzelle anzeigenden Bitgruppe in Normalform oder in invertierter Form erkannt. Die ODER-Verknüp­ fung der beiden UND-Glieder durch das ODER-Glied G3 bewirkt bei Auftreten einer solchen Bitgruppe einerseits das Setzen der Kippstufe FF4 und damit eine Anzeige für das Vorliegen einer Nachrichtenzelle und andererseits das Rücksetzen des Zählers Z, um von diesem her die Nonett-Taktimpulse CLK2 zeitgerecht be­ reitzustellen. Darüber hinaus werden die an den UND-Gliedern G1 und G2 auftretenden Ausgangssignale über die ODER-Glieder G8 und G9 zunächst in den Kippstufen FF1 und FF2 zwischengespei­ chert und anschließend über die UND-Glieder G12 und G13 der Kippstufe FF3 zugeführt. Bei Vorliegen einer den Anfang einer Nachrichtenzelle anzeigenden Bitgruppe in Normalform wird dabei die Kippstufe FF3 rückgesetzt. Dieses Rücksetzen bewirkt, daß einerseits an die Steuerleitung RNRE ein RR-Signal abgegeben wird und andererseits die D-Kippstufenanordnung FF5 über ihren Steuereing STE derart gesteuert ist, daß die dieser zugehörigen D-Kippstufen die einzelnen Bits einer in dem Schieberegister SR1 vorliegenden Bitgruppe über die Eingänge D1 aufnehmen. Damit wird die gerade in die D-Kippstufenanordnung FF5 aufgenommene Bitgruppe in unveränderter Form, d. h. in Normalform, an nachfolgende Einrichtungen abgegeben.

Wird dagegen durch die beiden UND-Glieder G1 und G2 das Vorlie­ gen einer den Anfang einer Nachrichtenzelle anzeigenden Bitkom­ bination in invertierter Form erkannt, so wird die Kippstufe FF3 gesetzt, so daß über die Steuerleitung RNRE ein RNR-Signal übertragen wird. Dieses Setzen bewirkt außerdem, daß die gerade in dem Schieberegister SR1 auftretende Bitgruppe über die Ein­ gänge D2 der D-Kippstufenanordnung FF5 aufgenommen wird. Damit erfolgt vor einer Weiterleitung der betreffenden Bitgruppe eine Invertierung der einzelnen Bits, so daß eine gerade in invertier­ ter Form aufgenommene Bitgruppe in Normalform umgesetzt wird.

Bei Vorliegen einer Nachrichtenzelle, d. h. bei gesetzter Kipp­ stufe FF4, wird mit Hilfe der beiden UND-Glieder G10 und G11 durch Vergleich der Codierbits zweier aufeinanderfolgender Bit­ gruppen ein Wechsel von Normalform in invertierter Form oder um­ gekehrt überwacht, um gegebenenfalls den momentanen Zustand der Kippstufe FF3 und damit den Zustand der D-Kippstufenanordnung FF5 sowie das gerade über die Steuerleitung RNRE übertragene RR- bzw. RNR-Signal zu ändern.

Schließlich erfolgt beim Auftreten einer das Ende einer Nach­ richtenzelle anzeigenden Bitgruppe in dem Schieberegister SR1 ein Rücksetzen der Kippstufe FF4. Dieses Rücksetzen wird, je nachdem, ob die betreffende Bitgruppe in Normalform oder in in­ vertierter Form auftritt, durch das UND-Glied G4 bzw. G6 in Ver­ bindung mit den beiden UND-Gliedern G14 und G15 sowie dem ODER- Glied G16 bewirkt. Durch die Verbindung der zuletztgenannten UND-Glieder mit der Kippstufe FF3 ist dabei eine fehlerhafte Erkennung des Endes einer Nachrichtenzelle verhindert.

Darüber hinaus werden die an den beiden UND-Gliedern G4 und G6 auftretenden Signale bei rückgesetzter Kippstufe FF4, d. h. bei Vorliegen einer Zellenpause, über die beiden UND-Glieder G5 und G7 der Kippstufe FF3 zugeführt, um diese zu setzen bzw. rückzu­ setzen, je nachdem, ob die in dieser Zellenpause übertragenen Bitgruppen in Normalform oder in invertierter Form auftreten. Die daraus resultierenden Steuerungsvorgänge entsprechen den bereits oben erläuterten Steuerungsvorgängen.

Claims (5)

1. Verfahren für die Aufnahme und Weiterleitung von nach einem asynchronen Transfermodus übertragenen, Steuersignalbits und Nachrichtensignalbits enthaltenden Nachrichtenzellen durch eine Vermittlungseinrichtung (VE), welcher eine mehrstufige Umkehr- Koppelanordnung (KS1, KS2) zugehörig ist, deren einzelne Koppel­ stufen (KS1, KS2) jeweils eine Mehrzahl von Koppelvielfachen (KV11, ..., KV24) aufweisen und Koppelvielfache benachbarter Koppelstu­ fen derart miteinander verbunden sind, daß jede Verbindung zwi­ schen zwei Koppelvielfachen aus zwei entgegengesetzt gerichteten, einander zugeordneten Übertragungswegen gebildet ist, wobei jedem der Eingänge der Koppelvielfache eine gesonderte Speicheran­ ordnung (SP) zugeordnet ist, in welcher über den jeweiligen Übertragungsweg übertragene Nachrichtenzellen vor einer Weiter­ leitung an ein nachfolgendes Koppelvielfach zunächst zwischen­ gespeichert werden und dabei bei Erreichen eines festgelegten Füllgrades der jeweiligen Speicheranordnung durch zwischenge­ speicherte Nachrichtenzellen über den dem jeweiligen Übertra­ gungsweg zugeordneten, entgegengesetzt gerichteten Übertragungs­ weg ein erstes Meldesignal übertragen wird, auf dessen Auftre­ ten hin in dem in Frage kommenden Koppelvielfach zunächst die Abgabe weiterer Nachrichtenzellen über den jeweiligen Übertra­ gungsweg bis zum Auftreten eines bei Unterschreiten des festge­ legten Füllgrades der jeweiligen Speicheranordnung übertragenen zweiten Meldesignals verhindert wird, dadurch gekennzeichnet,
daß in den Nachrichtenzellen jeweils enthaltene Steuersignalbits und Nachrichtensignalbits sowie in Zellenpausen übertragene Bits zu Bitgruppen mit jeweils einer festgelegten Anzahl von Bits zu­ sammengefaßt und die einzelnen Bitgruppen derart codiert zwischen den Koppelvielfachen übertragen werden, daß von den einzelnen Koppelvielfachen (KV11, ..., KV24) aufgrund der Codierung in Normalform übertragene Bitgruppen von in inverser Form übertra­ genen Bitgruppen unterscheidbar sind,
daß von den Koppelvielfachen jeweils als zweites Meldesignal Bitgruppen in Normalform, als erstes Meldesignal dagegen Bit­ gruppen in inverser Form zu dem jeweils nachfolgenden Koppelviel­ fach übertragen werden
und daß gegebenenfalls in inverser Form von einem Koppelvielfach aufgenommene Bitgruppen vor einer Weiterleitung in die jeweilige Normalform umgesetzt werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß den Bitgruppen in Normalform als Codierung jeweils ein Codierbit beigefügt wird, bei dessen Auftreten mit einem ersten logischen Pegel ("1") die jeweilige Bitgruppe als Steuersignal­ bis führende Bitgruppe, bei dessen Auftreten mit einem zweiten logischen Pegel ("0") dagegen die jeweilige Bitgruppe als Nach­ richtensignalbits führende Bitgruppe gekennzeichnet ist.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß ein erforderlicher Wechsel zwischen der Normalform und der inversen Form von Nachrichtensignalbits führenden Bitgruppen erst dann durchgeführt wird, wenn eine Bitgruppe auftritt, deren ein­ zelne Nachrichtensignalbits eine Bitkombination bilden, welche sich von der Bitkombination der Steuersignalbits einer das Ende einer Nachrichtenzelle anzeigenden Bitgruppe in inverser Form unterscheidet.

4. Verfahren nach Anspruch 2 und 3, dadurch gekennzeichnet, daß für den Fall, daß zur Kennzeichnung einer Zellenpause Bit­ gruppen übertragen werden, welche einer Steuersignalbits füh­ renden, das Ende einer Nachrichtenzelle anzeigenden Bitgruppe entsprechen, mit dem ersten Auftreten von das Ende einer Nach­ richtenzelle anzeigenden Bitgruppen eine erforderliche Inver­ tierung erst nach einer festgelegten Anzahl derartiger Bitgrup­ pen durchgeführt wird.

5. Schaltungsanordnung für die Aufnahme und Weiterleitung von nach einem asynchronen Transfermodus über Übertragungsleitungen übertragenen, Steuersignalbits und Nachrichtensignalbits ent­ haltenden Nachrichtenzellen durch eine Vermittlungseinrichtung (VE), welcher eine mehrstufige Umkehr-Koppelanordnung (KS1, KS2) zugehörig ist, deren einzelne Koppelstufen (KS1, KS2) jeweils eine Mehrzahl von Koppelvielfachen (KV11, ..., KV24) aufweisen und Koppelvielfache benachbarter Koppelstufen derart miteinander verbunden sind, daß jede Verbindung zwischen zwei Koppelviel­ fachen aus zwei entgegengesetzt gerichteten, einander zugeordne­ ten Übertragungswegen gebildet ist, wobei jedem der Eingänge der Koppelvielfache eine gesonderte Speicheranordnung (SP) zuge­ ordnet ist, in welcher über den jeweiligen Übertragungsweg über­ tragene Nachrichtenzellen vor einer Weiterleitung an ein nach­ folgendes Koppelvielfach zunächst zwischenspeicherbar sind und dabei bei Erreichen eines festgelegten Füllgrades der jeweiligen Speicheranordnung durch zwischengespeicherte Nachrichtenzellen über den dem jeweiligen Übertragungsweg zugeordneten, entgegenge­ setzten Übertragungsweg ein erstes Meldesignal übertragbar ist, auf dessen Auftreten hin in dem in Frage kommenden Koppelviel­ fach zunächst die Abgabe weiterer Nachrichtenzellen über den je­ weiligen Übertragungsweg bis zum Auftreten eines bei Unterschrei­ ten des festgelegten Füllgrades der jeweiligen Speicheranordnung übertragenen zweiten Meldesignals verhindert ist, dadurch gekennzeichnet,
daß jeder der Übertragungsleitungen innerhalb der Vermittlungs­ einrichtung (VE) eine gesonderte Leitungsanschlußeinrichtung (AS) zugeordnet ist, welche in Nachrichtenzellen jeweils enthaltene Steuersignalbits und Nachrichtensignalbits sowie in Zellenpausen übertragene Bits zu Bitgruppen mit jeweils einer festgelegten Anzahl von Bits zusammenfaßt und die einzelnen Bitgruppen der­ art codiert, daß anhand der Codierung in Normalform übertragene Bitgruppen von in inverser Form übertragenen Bitgruppen unter­ scheidbar sind,
daß zusätzlich Ausgängen (S1, ..., S8) der Koppelvielfache (KV11, ..., KV24) jeweils eine gesonderte Codiereinrichtung (COD1, ..., COD8) zugeordnet ist, welche den über den jeweiligen Ausgang weiterzuleitenden Signalstrom derart codiert, daß als zweites Meldesignal Bitgruppen in Normalform, als erstes Meldesignal dagegen Bitgruppen in inverser Form auftreten,
und daß Eingängen (E1, ..., E8) der Koppelvielfache jeweils eine gesonderte Decodiereinrichtung (DEC1) zugeordnet ist, welche auf das Auftreten von Bitgruppen in inverser Form innerhalb des aufgenommenen Signalstromes hin einerseits ein die Abgabe von Nachrichtenzellen über den dem jeweiligen Eingang zugeordneten Ausgang verhinderndes Steuersignal bereitstellt und andererseits die zunächst in inverser Form aufgenommenen Bitgruppen für eine Weiterleitung über das jeweilige Koppelvielfach in die jeweilige Normalform umsetzt.