DE4023700C2 - Schaltungsanordnung zur Überwachung der Freqenz einer Signalfolge einer elektronischen Vorrichtung, insbesondere eines Mikrorechners - Google Patents
Schaltungsanordnung zur Überwachung der Freqenz einer Signalfolge einer elektronischen Vorrichtung, insbesondere eines MikrorechnersInfo
- Publication number
- DE4023700C2 DE4023700C2 DE19904023700 DE4023700A DE4023700C2 DE 4023700 C2 DE4023700 C2 DE 4023700C2 DE 19904023700 DE19904023700 DE 19904023700 DE 4023700 A DE4023700 A DE 4023700A DE 4023700 C2 DE4023700 C2 DE 4023700C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit arrangement
- output
- signal
- arrangement according
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
Description
Die Erfindung betrifft eine Schaltungsanordnung zur
Überwachung der Frequenz einer Signalfolge, die von einer
elektronischen Vorrichtung, insbesondere einem
Mikrorechner ausgegeben wird nach der Gattung des Anspruches 1.
Eine derartige Schaltungsanordnung, die auch üblicherweise
als Watchdog bezeichnet wird, ist in vielen Variationen
bekannt, wie beispielsweise aus der DE 37 14 630 A1 oder der
DE 32 40 707 A1 und dient zur Überprüfung der
ordnungsgemäßen Funktion von elektronischen Vorrichtungen,
insbesondere von Mikrorechnern. Hierzu wird an einem Ausgang
der zu überprüfenden Vorrichtung eine Signalfolge geprüft,
die beispielsweise dadurch erzeugt wird, daß im
Programmablauf in gewissen Abständen Signale an diesem
Ausgang erzeugt werden. Bei ordnungsgemäßem Programmablauf
müssen diese Signale dann eine ganz bestimmte Frequenz
aufweisen oder innerhalb eines ganz bestimmten
Frequenzbandes liegen. Diese Signalfolge kann jedoch auch
auf andere Weise erzeugt werden, beispielsweise von einer
Taktfrequenz oder von einem Oszillator abgeleitet sein. Wird
eine unzulässige Abweichung von der vorgesehenen Frequenz
festgestellt, so wird, wie in der DE 32 40 707 A1 ein
Rücksetzsignal für die zu überwachende elektronische
Vorrichtung erzeugt, das diese rücksetzen bzw.
initialisieren soll. Hierdurch besteht die Chance, daß diese
elektronische Vorrichtung durch diesen Neustart wieder
ordnungsgemäß arbeitet. Anderenfalls kann beispielsweise ein
Signal erzeugt werden, das die Fehlfunktion kennzeichnet. In
der DE 37 14 630 A1 ist es daneben möglich noch einen
weitereren Rücksetzausgang vorzusehen, der andere Teile der
elektronischen Schaltung mit Rücksetzsignalen versorgt.
Die bekannten Watchdogs weisen noch den Nachteil auf, daß
durch sie zwar ein Neustart der zu überwachenden
elektronischen Vorrichtung versucht wird, daß jedoch keine
Mittel vorgesehen sind, die Auswirkungen von Fehlfunktionen
zu verhindern oder zu mindern. So können in der DE 37 14 630
A1 zwar weitere Teile der elektronischen Schaltung ebenfalls
in den Ausgangszustand zurückgesetzt, oder der aufgetretene
Fehler durch ein Warnsignal angezeigt werden, aber z. B. ein
dauerhaftes Blockieren nachfolgender Endstufen, um Schäden
zu verhindern, ist nicht vorgesehen.
Die erfindungsgemäße Schaltungsanordnung mit den
kennzeichnenden Merkmalen des Hauptanspruches hat die
Aufgabe, beim Auftreten einer Fehlfunktion, die
beispielsweise bei Vorliegen einer unzulässigen
Betriebsspannung ausgelöst sein kann, die Rücksetzsignale am
Ausgang des Frequenzgenerators zu blockieren. Hierdurch kann
auf einfache Weise mit einer in den Watchdog integrierten
Schaltung eine Spannungsüberwachung realisiert werden, die
bei unzulässigen Spannungen durch Blockieren der
Rücksetzsignale einen Wiederstart der elektronischen
Vorrichtung verhindert.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind
vorteilhafte Weiterbildungen und Verbesserungen der im
Hauptanspruch angegebenen Schaltungsanordnung möglich.
Eine einfache Realisierung der im Hauptanspruch genannten
Spannungsüberwachungsschaltung erfolgt durch einen mit einer
Konstantspannung einerseits und der zu überwachenden
Betriebsspannung andererseits beaufschlagten Komparator,
dessen Ausgang bei Überschreiten einer höchstzulässigen
Spannung den Ausgang des Frequenzgenerators auf ein
sperrendes Potential, vorzugsweise das Null-Potential legt.
Zur Erhöhung der Sicherheit ist zweckmäßigerweise ein
während des Auftretens von Rücksetzsignalen und/oder
unzulässigen Betriebsspannungen ein Verriegelungssignal für
externe Baugruppen erzeugender Verriegelungsschaltkreis
vorgesehen. Dieser verhindert Fehlfunktionen insbesondere
bei unzulässigen Betriebsspannungen.
Als Frequenzgenerator zur Erzeugung der Fehler- und
Rücksetzsignalfolge eignet sich insbesondere ein Start-Stop-
Oszillator.
Indem die Rücksetzsignalfolge im Vergleich zum Signalabstand
wesentlich kürzere Rücksetzsignale aufweist und indem der
Signalabstand wenigstens der Länge einer
Intialisierungsphase der zu überwachenden elektronischen
Vorrichtung entspricht, kann erreicht werden, daß zum einen
möglichst oft hintereinander versucht wird, die überwachte
elektronische Vorrichtung wieder zum ordnungsgemäßen
Funktionieren zu bringen, und daß zum anderen der Abschluß
von deren Intialisierungsphase jeweils abgewartet wird, da
gewöhnlich erst dann die Aufnahme des zyklischen Betriebs
erfolgt.
In vorteilhafter Weise ist ein während der Zeitdauer der
Überschreitung der festlegbaren Abweichung von der
vorgesehenen Frequenz ein statisches Fehlersignal
erzeugender Fehlerspeicher vorgesehen, wobei das
Fehlersignal als Einschaltsignal für den Frequenzgenerator
und/oder als Verriegelungssignal für der elektronischen
Vorrichtung zugeordnete Endstufen vorgesehen ist. Durch das
statische Fehlersignal kann daher entweder der Betrieb des
Frequenzgenerators zur zyklischen Erzeugung von Fehler- oder
Rücksetzsignalen aufrechterhalten werden, oder es können
zugeordnete Endstufen verriegelt werden, um nachteilige
Auswirkungen eines fehlerhaften Betriebs der elektronischen
Vorrichtung zu verhindern. Hierbei können vor allem
kritische Pfade und Funktionsbereiche abgeschaltet werden.
Es ist selbstverständlich auch möglich, daß das statische
Fehlersignal beide Funktionen gleichzeitig ausübt.
Es hat sich als besonders zweckmäßig erwiesen, daß die
Mittel zur Erzeugung von Fehler- oder Rücksetzsignalen ein
Bandpaßverhalten aufweisen und nur bei Frequenzen der
überwachten Signalfolge außerhalb des Frequenzbandes des
Bandpasses Fehler- oder Rücksetzsignale auslösen. Hierdurch
kann die Abweichung von einem ordnungsgemäßen Frequenzwert
nach beiden Richtungen überwacht werden, so daß eine
größtmögliche Sicherheit bei der Überwachung erreicht wird.
Zur Überwachung der oberen Grenzfrequenz des Bandpasses ist
zweckmäßigerweise eine von der überwachten Signalfolge
triggerbare erste monostabile Schaltstufe vorgesehen, deren
einstellbare Haltezeit der Periodendauer der oberen
Grenzfrequenz entspricht. Zur Überwachung der unteren
Grenzfrequenz des Bandpasses ist vorzugsweise ein vom
Ausgang der monostabilen Schaltstufe beaufschlagbares
Speicherglied vorgesehen, dessen Speicherinhalt sich während
der Dauer von Ausgangssignalen der monostabilen Schaltstufe
in der einen Richtung und während der Dauer von Signalpausen
in der anderen Richtung verändert, wobei eine den
Speicherinhalt des Speicherglieds überwachende
Schwellwertstufe vorgesehen ist, deren Schwellwert bei
erlaubten Frequenzen der überwachten Signalfolge oberhalb
der unteren Grenzfrequenz im Schwankungsbereich des sich
verändernden Speicherinhalts liegt. Wenn dabei das
Speicherglied als Kondensator ausgebildet ist, an den ein
Entladungswiderstand angeschlossen ist, können durch
Variation dieses Entladungswiderstandes und eines die
Haltezeit der ersten monostabilen Schaltstufe einstellenden
Widerstands die beiden Grenzfrequenzen eingestellt werden,
also durch Variation von lediglich zwei Widerständen.
Zur Erzeugung eines statischen Fehlersignals eignet sich
besonders eine vom Ausgang der Schwellwertstufe triggerbare
zweite monostabile Schaltstufe, die zweckmäßigerweise den
zweiten Fehlerspeicher bildet. Am Ausgang des
Frequenzgenerators auftretende Signale werden an einen den
Fehlerspeicher auf den Fehlerzustand intialisierenden
Intialisierungseingang dieses Fehlerspeichers gelegt, um die
zu überwachende elektronische Vorrichtung jeweils vor dem
nächstfolgenden Rücksetzimpuls sicher durch die
Intialisierungsphase zu bringen. Dadurch wird ein
definiertes Wiedereinschalten auch bei sporadischen
Störungen ermöglicht.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung
dargestellt und in der nachfolgenden Beschreibung näher
erläutert. Es zeigen:
Fig. 1 ein Schaltbild des Ausführungsbeispiels zur
Überwachung eines Mikrorechners und
Fig. 2 ein Signaldiagramm zur Erläuterung der Wir
kungsweise.
An einem Port 10 eines zu überwachenden Mikrorechners 11
liegt eine Signalfolge mit einer bestimmten Frequenz an,
die programmgesteuert im Mikrorechner 11 erzeugt wird. Wenn
das Programm ordnungsgemäß abläuft, weist diese Signalfolge
eine bestimmte Frequenz auf oder sie liegt innerhalb eines
bestimmten Frequenzbandes. Die Aufgabe einer üblicherweise
als Watchdog bezeichneten Schaltungsanordnung zur Über
wachung der Frequenz dieser Signalfolge besteht darin, den
Mikrorechner 11 rückzusetzen, wenn eine bestimmte Abweichung
von der vorschriftsmäßigen Frequenz festgestellt wird. Dies
erfolgt durch Rücksetzsignale am Rücksetzeingang 12 des
Mikrorechners 11.
Der Port 10 ist mit dem Triggereingang einer retriggerbaren
monostabilen Schaltstufe 13 verbunden, wobei eine Triggerung
durch Rückflanken erfolgt. Zur Einstellung der Haltezeit
der monostabilen Schaltstufe 13 dient die Reihenschaltung
eines Widerstandes 14 mit einem Kondensator 15, die zwischen
eine an den positiven Pol einer Versorgungsspannung Uv
gelegte Klemme 16 und Masse geschaltet ist. Die am Konden
sator 15 abgegriffene Spannung dient zur Einstellung der
Haltezeit der monostabilen Schaltstufe 13, so daß diese
indirekt durch Variation des Widerstandes 14 auf einfache
Weise eingestellt werden kann.
Der invertierende Ausgang Q ist über die Reihenschaltung
einer Entkopplungsdiode 17 mit einem Ladewiderstand 18 und
einem Kondensator 19 mit Masse verbunden. Parallel zum Kon
densator 19 ist ein Entladewiderstand 20 geschaltet. Der
Abgriff zwischen der Entkopplungsdiode 17 und dem Ladewider
stand 18 ist an den invertierenden Eingang eines Operations
verstärkers 21 gelegt, dessen Schaltschwelle durch den
Abgriff eines aus zwei Widerständen 22, 23 bestehenden
Spannungsteilers am nicht invertierenden Eingang festge
legt wird. Der Spannungsteiler 22, 23 liegt zwischen der
Klemme 16 und Masse. Durch Mitkopplung des Operationsver
stärkers 21 über einen Widerstand 24 und Verbindung des
Ausgangs des Operationsverstärkers 21 über einen Widerstand
25 mit der Klemme 16 wird insgesamt ein Komparator 26 gebil
det.
Der Ausgang des Komparators 26 ist mit dem Triggereingang
einer zweiten retriggerbaren monostabilen Schaltstufe 27
verbunden, die durch Anstiegsflanken retriggerbar ist. Die
Haltezeit dieser zweiten monostabilen Schaltstufe 27 wird
wie bei der ersten monostabilen Schaltstufe 13 über einen
entsprechend geschalteten Widerstand 28 und einen Kondensator
29 eingestellt. Die Signale am invertierenden Ausgang Q
und am Ausgang Q der monostabilen Schaltstufe 27 dienen zur
Verriegelung von nicht dargestellten Endstufen, Speicher
bausteinen und/oder Sicherheitslogiken im Fehlerfall, um zu
verhindern, daß bei nicht ordnungsgemäßem Programmablauf
Fehlfunktionen zu einer Beeinträchtigung externer Elemente
führen.
Der Ausgang Q der monostabilen Schaltstufe 27 ist über
einen Widerstand 30 mit dem Steuereingang eines Start-Stop-
Oszillators 31 verbunden. Dieser besteht im wesentlichen
aus einem Operationsverstärker 32, dessen nicht invertieren
der Eingang als Steuereingang über einen Widerstand 33 mit
der Klemme 16 verbunden ist. Dieser Operationsverstärker 31
ist über einen Widerstand 34 mitgekoppelt. Ein aus drei
Widerständen 35 bis 37 bestehender Spannungsteiler ist
zwischen die Klemme 16 und Masse geschaltet. Der Verknüpfungs
punkt zwischen den Widerständen 35 und 36 bildet den Ausgang
des Start-Stop-Oszillators 31 und ist mit dem Ausgang des Opera
tionsverstärkers 32 verbunden. Der Verknüpfungspunkt zwischen
den Widerständen 36 und 37 ist mit dem invertierenden Ein
gang des Operationsverstärkers 32 sowie über einen Konden
sator 38 mit Masse verbunden. Da die beschriebene Schaltung
des Start-Stop-Oszillators 31 für sich bekannt ist, kann
auf ein detailliertes Eingehen verzichtet werden. Die Schwin
gungszeitkonstante wird im wesentlichen durch die Wider
stände 36, 37 und den Kondensator 38 in Zusammenwirkung mit
den Widerständen 33 und 34 eingestellt. Prinzipiell kann
selbstverständlich anstelle des beschriebenen Start-Stop-
Oszillators eine andere Multivibratorschaltung eingesetzt
werden, die entsprechend ansteuerbar ist und entsprechende
Ausgangssignale liefert.
Der Abgriff eines aus zwei Widerständen 40, 41 bestehenden
und zwischen die Klemmen 16 und Masse geschalteten Spannungs
teilers ist an den invertierenden Eingang eines als Kompera
tor eingesetzten Operationsverstärkers 42 gelegt. Sein
nicht invertierender Eingang ist mit einer Konstantspannung
beaufschlagt, die an einer Z-Diode 43 anliegt. Dieser ein
seitig an Masse liegenden Z-Diode 43 ist ein Kondensator 44
parallel geschaltet. Der von Masse abgewandete Anschluß der
Z-Diode 43 liegt über einen Widerstand 45 an einer Bezugs
spannung Ub. Der Ausgang des Operationsverstärkers 42 ist
zusammen mit dem Ausgang des Start-Stop-Oszillators 31 mit
dem Rücksetzeingang 12 des Mikrorechners 11 verbunden.
Weiterhin sind diese Ausgänge mit dem Rücksetzeingang R der
monostabilen Schaltstufe 27 verbunden.
Ein weiterer als Komparator eingesetzter Operationsver
stärker 46 dient zur Verriegelung von nicht dargestellten
periphären Bauelementen im Falle einer Unterspannung. Sein
nicht invertierender Eingang ist mit dem Ausgang des Opera
tionsverstärkers 42 verbunden, während die Z-Spannung der
Z-Diode 43 an seinen invertierenden Eingang angelegt ist.
Die Wirkungsweise des in Fig. 1 dargestellten Ausführungs
beispiels eines Watchdog wird im folgenden anhand des in
Fig. 2 dargestellten Signaldiagramms erläutert. Dabei
geben jeweils die Zahlen hinter dem Symbol U dasjenige
Bauteil an, an dem bzw. an dessen Ausgang jeweils die darge
stellte Spannung U anliegt.
Im Bereich A ist der Fall einer unzulässig niederen Frequenz
der Signalfolge U10 am Port 10 dargestellt. Durch jede
Rückflanke der Signale U10 wird die monostabile Schaltstufe
13 getriggert, wodurch an deren Ausgang die Signalfolge U13
erzeugt wird. Jeweils während eines Signals U13 wird der
Kondensator 19 geladen und während einer Signalpause über
den Entladewiderstand 20 entladen. Die entstehende Spannung
U17 wird dem Komparator 26 zugeführt und dort mit einer
durch die beiden Widerstände 22, 23 vorgegebenen Vergleichs
spannung S verglichen. Bei der Signalfolge U10 mit zu nie
derer Frequenz ist das Verhältnis von Signallänge zu Signal
pause der Signalfolge U13 so groß, daß der Spannungswert S
von der Spannung U17 ständig überschritten wird. Die Ausgangs
spannung U26 des Komparators 26 liegt daher ständig auf
niedrigem Signalpegel, so daß keine Flanken entstehen und
die monostabile Schaltstufe 27 nicht getriggert werden
kann. Die entsprechend an den Ausgängen Q und Q erzeugten
Signale U27 und U27 verriegeln nicht dargestellte Endstufen.
Durch das Signal U27 wird der Start-Stop-Oszillator 31
eingeschaltet, der dadurch zyklische Rücksetzsignale U31
erzeugt, wie sie ganz unten im Signaldiagramm dargestellt
sind. Durch diese Signale U31 wird der Mikrorechner 11
zyklisch rückgesetzt und durchläuft jeweils erneut die
Intialisierungsphase, die kürzer sein muß als ein Signal
abstand zwischen zwei, den Null-Pegel aufweisenden Rücksetz
signalen U31. Bei erfolgreicher Intialisierung kann das
darauffolgende Rücksetzsignal verhindert werden, wie noch
erläutert wird.
Im mittleren Bereich B des Signaldiagramms ist der Fall
einer zu hohen Frequenz der Signalfolge U10 dargestellt. Da
der Signalabstand zwischen zwei Signalen U10 kleiner als
die Haltezeit der retriggerbaren monostabilen Schaltstufe
13 ist, kann diese nicht mehr rückgesetzt werden, und es
entsteht ein kontinuierliches Signal U13. Hierdurch wird
der Kondensator 19 auf den 0 Volt Wert entladen, der unter
dem Spannungswert S liegt. Hierdurch weist das Ausgangs
signal U26 des Komparators 26 ständig einen hohen Pegel
(High) auf, wodurch wiederum eine Triggerung der monostabilen
Schaltstufe 27 verhindert wird. Die Konsequenz ist dieselbe,
d. h., es entsteht wiederum die Signalfolge U31.
Hierdurch läßt sich beispielsweise die obere Grenzfrequenz
allein mit dem Widerstand 14 und die untere Grenzfrequenz
allein mit dem Widerstand 18 einstellen, so daß das Bandpaß
verhalten des Watchdogs auf einfache Weise eingestellt
werden kann. Selbstverständlich kann die Breite des Frequenz
bandes auch durch die Widerstände 20, 22, 23 und die Konden
satoren 15 und 19 eingestellt werden.
Im Bereich C des Signaldiagramms ist der Fall dargestellt,
bei dem die Signalfolge U10 innerhalb des zulässigen Frequenz
bandes liegt. Die monostabile Schaltstufe 13 wird zyklisch
getriggert, und es entsteht wiederum die Signalfolge U13.
Nunmehr ist jedoch das Tastverhältnis so beschaffen, daß
die Spannung U17 den Spannungswert S regelmäßig über- bzw.
unterschreitet. Hierdurch wird am Ausgang des Komparators
26 die Signalfolge U26 erzeugt. Da die Haltezeit der hier
durch zyklisch getriggerten monostabilen Schaltstufe 27
größer als der Abstand zwischen zwei Anstiegsflanken der
Signalfolge U26 ist, bleibt der Ausgang Q ständig auf hohem
Signalpegel, wodurch der Start-Stop-Oszillator 31 nicht
eingeschaltet wird und folglich auch keine Rücksetzsignale
am Rücksetzeingang 12 erzeugen kann. Durch die bezüglich
der oben dargestellten Fälle inversen Signalpegel an den
Ausgängen Q und Q der monostabilen Schaltstufe 27 wird die
Verriegelung der Endstufen aufgehoben bzw. verhindert.
Durch Operationsverstärker 42 wird eine Überspannungsüber
wachung und durch den Operationsverstärker 46 eine Unterspan
nungsüberwachung durchgeführt. Wenn die Versorgungsspannung
Uv an der Klemme 16 außerhalb eines festgelegten Fensters
liegt, das durch den Vergleich des Spannungsabfalls am
Widerstand 41 mit der Z-Spannung der Z-Diode 43 festgelegt
wird, wechseln die Signalpegel an den Ausgängen dieser Opera
tionsverstärker 42, 46 von hohem Potential auf ein niederes Po
tential. Durch offene Kollektorausgänge wird die Signalfolge
U31 unterdrückt, so daß ein Dauer-Rücksetzsignal am Mikrorech
ner 11 anliegt. Gleichzeitig werden mit dem Ausgang des Opera
tionsverstärkers 46 gekoppelte periphere Bauteile verriegelt,
um Fehlfunktionen bei Unterspannung zu verhindern. Das Unter
schreiten einer Mindestspannung wird somit durch den Span
nungsversorgungs-IC überwacht und löst über die Verkoppelung
mit dem Ausgang des Start-Stop-Oszillators 31 ein Rücksetz
signal aus.
Anstelle der Überwachung einer Unterspannung kann jeweils zu
sätzlich oder alternativ auch die Überschreitung einer Über
spannung auf die gleiche Weise erfolgen oder umgekehrt.
Durch die Leitung vom Rücksetzeingang 12 des Mikrorechners
11 zum Rücksetzeingang R der monostabilen Schaltstufe 27
wird diese beim Einschalten auf einen definierten Anfangs
zustand gesetzt. Zusätzlich kann hierdurch beim Auftreten
einer Unter- bzw. Überspannung der Null-Pegel am Ausgang
des Operationsverstärkers 42 dazu verwendet werden, die
monostabile Schaltstufe 27 statisch rückzusetzen und dadurch
die nicht dargestellten Endstufen über die Ausgängen Q und
Q dieser monostabilen Schaltstufe 27 zu verriegeln.
Zur Realisierung der beiden monostabilen Schaltstufen 13
kann beispielsweise der integrierte Schaltkreis 74HC4538T
und zur Realisierung der Operationsverstärker der integrierte
Schaltkreis LM2903 verwendet werden, wobei jeweils für die
Operationsverstärker 21 und 32 einerseits und für die Ope
rationsverstärker 42, 46 andererseits ein integrierter
Schaltkreis erforderlich ist. Eine typische Dimensionierung
für das Frequenzband ist beispielsweise 570 bis 1400 Hz
oder 940 bis 1060 Hz.
Claims (15)
1. Schaltungsanordnung zur Überwachung der Frequenz einer
Signalfolge, die von einer elektronischen Vorrichtung,
insbesondere einem Mikrorechner (11) ausgegeben wird, mit
einem Frequenzgenerator (31) zur Erzeugung zyklischer
Fehler- oder Rücksetzsignale für die elektronische
Vorrichtung bei Überschreitung einer festlegbaren Abweichung
von einer vorgesehenen Frequenz der Signalfolge, dadurch
gekennzeichnet, daß eine die Rücksetzsignale am Ausgang des
Frequenzgenerators (31) bei Vorliegen einer unzulässigen
Betriebsspannung blockierende Spannungsüberwachungsschaltung
(40 bis 45) vorgesehen ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß der Frequenzgenerator (31) als Start-
Stop-Oszillator ausgebildet ist.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß eine Rücksetzsignalfolge (U31) im
Vergleich zum Signalabstand der Signalfolge wesentlich
kürzere Rücksetzsignale aufweist, und daß der Signalabstand
wenigstens der Länge einer Intialisierungsphase der zu
überwachenden elektronischen Vorrichtung (11) entspricht.
4. Schaltungsanordnung nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß ein, während der
Zeitdauer der Überschreitung der festlegbaren Abweichung von
der vorgesehenen Frequenz, ein statisches Fehlersignal
erzeugender Fehlerspeicher (27) vorgesehen ist, und daß das
Fehlersignal als Einschaltsignal für den Frequenzgenerator
(31) und/oder als Verriegelungssignal für, der
elektronischen Vorrichtung (11) zugeordnete Endstufen
vorgesehen ist.
5. Schaltungsanordnung nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß der Frequenzgenerator
(31) zur Erzeugung von Fehler- oder Rücksetzsignalen ein
Bandpaßverhalten aufweist und nur bei Frequenzen der
überwachten Signalfolge (U10) außerhalb des Frequenzbandes
des Bandpasses Fehler- oder Rücksetzsignale erzeugt.
6. Schaltungsanordnung nach Anspruch 5, dadurch
gekennzeichnet, daß zur Überwachung der oberen Grenzfrequenz
des Bandpasses eine von der überwachten Signalfolge (10)
triggerbare erste monostabile Schaltstufe (13) vorgesehen
ist, deren einstellbare Haltezeit der Periodendauer der
oberen Grenzfrequenz entspricht.
7. Schaltungsanordnung nach Anspruch 6, dadurch
gekennzeichnet, daß zur Überwachung der unteren
Grenzfrequenz des Bandpasses ein vom Ausgang der
monostabilen Schaltstufe (13) beaufschlagbares Speicherglied
(19) vorgesehen ist, dessen Speicherinhalt sich während der
Dauer von Ausgangssignalen der monostabilen Schaltstufe (13)
in der einen Richtung und während der Dauer von Signalpausen
in der anderen Richtung verändert, und daß eine den
Speicherinhalt des Speicherglieds (19) überwachende
Schwellwertstufe (26) vorgesehen ist, deren Schwellwert bei
erlaubten Frequenzen der überwachten Signalfolge (U10)
oberhalb der unteren Grenzfrequenz im Schwankungsbereich des
sich verändernden Speicherinhaltes liegt.
8. Schaltungsanordnung nach Anspruch 7, dadurch
gekennzeichnet, daß das Speicherglied (19) ein Kondensator
ist, an den ein Entladungswiderstand (20) angeschlossen ist.
9. Schaltungsanordnung nach Anspruch 8, dadurch
gekennzeichnet, daß der Entladungswiderstand (20) parallel
zum Kondensator geschaltet ist und daß eine
Entkopplungsdiode (17) zwischen dem Ausgang der ersten
monostabilen Schaltstufe (13) und dem Kondensator (19)
vorgesehen ist.
10. Schaltungsanordnung nach einem der Ansprüche 7 bis 9,
dadurch gekennzeichnet, daß eine vom Ausgang der
Schwellwertstufe (26) triggerbare zweite monostabile
Schaltstufe (27) vorgesehen ist, die im getriggerten Zustand
ausgangsseitig ein statisches Fehlersignal erzeugt.
11. Schaltungsanordnung nach Anspruch 4 und 10, dadurch
gekennzeichnet, daß der Fehlerspeicher (27) durch die zweite
monostabile Schaltstufe gebildet wird.
12. Schaltungsanordnung nach einem der Ansprüche 4 bis 11,
dadurch gekennzeichnet, daß am Ausgang des
Frequenzgenerators (31) auftretende Signale an einen den
Fehlerspeicher (27) auf den Fehlerzustand intialisierenden
Intialisierungseingang des Fehlerspeichers (27) gelegt sind.
13. Schaltungsanordnung nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß als
Spannungsüberwachungsschaltung eine mit einer
Konstantspannung einerseits und der zu überwachenden
Betriebsspannung andererseits beaufschlagte
Komparatoranordnung vorgesehen ist, deren Ausgang bei
Überschreiten einer höchstzulässigen Spannung und/oder bei
Unterschreiten einer Mindestspannung den Ausgang des
Frequenzgenerators (31) auf ein sperrendes Potential legt,
vorzugsweise auf das Null-Potential.
14. Schaltungsanordnung nach Anspruch 13, dadurch
gekennzeichnet, daß ein während des Auftretens von
Rücksetzsignalen und/oder unzulässigen Betriebsspannungen
ein Verriegelungssignal für externe Baugruppen erzeugender
Verriegelungsschaltkreis (46) vorgesehen ist.
15. Schaltungsanordnung nach Anspruch 14, dadurch
gekennzeichnet, daß der Verriegelungsschaltkreis (46) als
eine Konstantspannung mit dem Ausgangssignal der
Spannungsüberwachungsschaltung vergleichender Komparator
ausgebildet ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904023700 DE4023700C2 (de) | 1990-07-26 | 1990-07-26 | Schaltungsanordnung zur Überwachung der Freqenz einer Signalfolge einer elektronischen Vorrichtung, insbesondere eines Mikrorechners |
JP18605491A JP3345030B2 (ja) | 1990-07-26 | 1991-07-25 | 電子装置の信号シーケンス周波数監視用回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904023700 DE4023700C2 (de) | 1990-07-26 | 1990-07-26 | Schaltungsanordnung zur Überwachung der Freqenz einer Signalfolge einer elektronischen Vorrichtung, insbesondere eines Mikrorechners |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4023700A1 DE4023700A1 (de) | 1992-01-30 |
DE4023700C2 true DE4023700C2 (de) | 1998-11-12 |
Family
ID=6411022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19904023700 Expired - Lifetime DE4023700C2 (de) | 1990-07-26 | 1990-07-26 | Schaltungsanordnung zur Überwachung der Freqenz einer Signalfolge einer elektronischen Vorrichtung, insbesondere eines Mikrorechners |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3345030B2 (de) |
DE (1) | DE4023700C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4099026A1 (de) | 2021-06-02 | 2022-12-07 | Thales Management & Services Deutschland GmbH | Frequenzüberwachungsschaltung und verfahren zur frequenzüberwachung eines wechselstromsignals |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19845220A1 (de) | 1998-10-01 | 2000-04-13 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Synchronisation und Überprüfung von Prozessor und Überwachungsschaltung |
DE19855143C1 (de) * | 1998-11-30 | 2000-09-07 | Bosch Gmbh Robert | Schaltung und Verfahren zur Aufrechterhaltung der Ansteuerung von Peripherieelementen durch Mikroprozessoren |
DE19924318A1 (de) | 1999-05-27 | 2000-11-30 | Bosch Gmbh Robert | Schaltungsanordnung eines Steuergeräts zur Überwachung einer Spannung |
DE10030991A1 (de) | 2000-06-30 | 2002-01-10 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Synchronisation eines Rechners und einer Überwachungsschaltung |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3240707A1 (de) * | 1982-11-04 | 1984-05-10 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur ueberwachung von elektronischen rechenbausteinen |
DE3714630A1 (de) * | 1987-05-02 | 1988-11-17 | Hella Kg Hueck & Co | Vorrichtung zur ueberwachung elektronischer geraete |
-
1990
- 1990-07-26 DE DE19904023700 patent/DE4023700C2/de not_active Expired - Lifetime
-
1991
- 1991-07-25 JP JP18605491A patent/JP3345030B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3240707A1 (de) * | 1982-11-04 | 1984-05-10 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur ueberwachung von elektronischen rechenbausteinen |
DE3714630A1 (de) * | 1987-05-02 | 1988-11-17 | Hella Kg Hueck & Co | Vorrichtung zur ueberwachung elektronischer geraete |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4099026A1 (de) | 2021-06-02 | 2022-12-07 | Thales Management & Services Deutschland GmbH | Frequenzüberwachungsschaltung und verfahren zur frequenzüberwachung eines wechselstromsignals |
WO2022253629A1 (en) | 2021-06-02 | 2022-12-08 | Thales Management & Services Gmbh | Frequency monitoring circuit and method for monitoring the frequency of an ac-signal |
Also Published As
Publication number | Publication date |
---|---|
JP3345030B2 (ja) | 2002-11-18 |
JPH04250537A (ja) | 1992-09-07 |
DE4023700A1 (de) | 1992-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3209965C2 (de) | ||
DE3335220A1 (de) | Phasenregelschaltung fuer eine niederspannungslast | |
DE4023700C2 (de) | Schaltungsanordnung zur Überwachung der Freqenz einer Signalfolge einer elektronischen Vorrichtung, insbesondere eines Mikrorechners | |
DE3212453C2 (de) | ||
EP0754303B1 (de) | Sichere spannungsüberwachung | |
DE2755757A1 (de) | Herzschrittmacher | |
DE3240706C2 (de) | ||
EP0284606A1 (de) | Vorrichtung zum rücksetzen von recheneinrichtungen. | |
DE2646147B2 (de) | Digitale Phasenvergleichsanordnung | |
DE2754440A1 (de) | Schaltungsanordnung fuer eine ueberspannungsabschaltung eines phasengesteuerten spannungsreglers | |
DE2721404A1 (de) | Doppler - radar - system | |
DE3240707A1 (de) | Schaltungsanordnung zur ueberwachung von elektronischen rechenbausteinen | |
EP0141166B1 (de) | Schaltanordnung für Elektrowerkzeuge | |
DE3130307C2 (de) | ||
EP1002366B1 (de) | Schaltungsanordnung zum schalten von lasten | |
EP0060343B1 (de) | Spannungswandler | |
DE3240704A1 (de) | Schaltungsanordnung zur ueberwachung von elektronischen rechenbausteinen | |
DE2064350A1 (de) | Überwachungsvorrichtung fur signal gesteuerte Lenkeinrichtungen | |
DE2821085A1 (de) | Zuendanlage fuer eine brennkraftmaschine | |
DE3126747C2 (de) | Schaltungsanordnung zur Anpassung der Länge eintreffender Impulse | |
CH631845A5 (de) | Vorrichtung zur pegelregelung in am-pm-empfaengern. | |
DE10322195A1 (de) | Verfahren zur Überwachung einer Leistungsendstufe | |
DE10231174A1 (de) | Spannungsumsetzer, der in der Lage ist, eine stabile Spannung auszugeben | |
DE4212069C1 (de) | ||
EP1333579B1 (de) | Einrichtung zur Erkennung eines Taktsignalausfalls |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |