DE4014800C2

DE4014800C2 - Verfahren zur Ermittlung des mittleren Füllstandes eines elastischen Speichers und Anordnung zur Durchführung des Verfahrens

Info

Publication number: DE4014800C2
Application number: DE19904014800
Authority: DE
Inventors: Rainer Dr Ing Nawrocki; Siegfried Dipl Ing Bruenle; Wolfgang Dipl Ing Ehrlich
Original assignee: ANT Nachrichtentechnik GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1990-05-09
Filing date: 1990-05-09
Publication date: 1994-06-01
Anticipated expiration: 2010-05-10
Also published as: DE4014800A1

Description

Die Erfindung betrifft ein Verfahren zur Ermittlung des mittleren Füllstandes eines elastischen Speichers gemäß dem Oberbegriff des Patentanspruchs 1 und eine Anordnung zur Durchführung des Verfahrens.

Wenn ein gegebenes Digitalsignal mit einer anderen als mit seiner ursprünglichen Bitrate übertragen werden soll, dann wird das Verfahren des Impulsstopfens eingesetzt. Es wird insbesondere dann angewandt, wenn plesiochrone Signale im Zeitmultiplex in Multiplexgeräten gebündelt werden und wenn ein Signal mit einer ersten Bitrate zum Zwecke der Synchronisierung in einen Durchschalterahmen mit einer zweiten, höheren Bitrate abgebildet wird. Im wesentlichen sind zwei Varianten des Impulsstopfens bekannt: Das Positiv-Stopfen und das Positiv-Null-Negativ-Stopfen.

Aus Duttweiler D. L., "Waiting Time Jitter", The BELL System Technical Journal, Vol. 51, No. 1, 1972, S. 165-207 ist ein Synchronisierer und ein Desynchronisierer für Positiv-Stopfen beschrieben.

Aus dem Artikel von Kühne F. und Lang K., "Positiv-Null- Negativ-Stopftechnik für Multiplexübertragung plesiochroner Signale", Frequenz, Bd. 32, Nr. 10, 1978, S. 281-287 ist ein Synchronisierer und ein Desynchronisierer für das Positiv- Null-Negativ-Stopfen bekannt.

In beiden Fällen wird ein Eingangssignal mit einer ersten Bitrate in ein Ausgangssignal mit einer zweiten Bitrate abgebildet. Das Eingangssignal wird dazu in einen elastischen Speicher eingeschrieben, wobei die Adressierung mit einem Schreibzähler, der mit einem Takt zählt, der der ersten Bitrate entspricht, erfolgt. Für das Ausgangssignal werden die Daten dann aus dem elastischen Speicher wieder ausgelesen, wobei ein Lesezähler mitläuft. Wenn die Bitraten von Ausgangs- und Eingangssignal voneinander abweichen, sind Stopfvorgänge erforderlich. Ein Phasenvergleicher vergleicht die Phasen von Schreibzähler und Lesezähler. Weicht die Phasendifferenz um einen bestimmten Wert von ihrem Sollwert ab, so veranlaßt eine Steuerschaltung einen Stopfvorgang. Beim Positiv-Stopfen wird an einer definierten Stelle ein Stopfbit in das Ausgangssignal übernommen. Beim Negativ-Stopfen wird ein Informationsbit aus dem elastischen Speicher in einem Hilfskanal übertragen. Die Information, ob in einem stopfbaren Zeitabschnitt (positive Stopfstelle) ein Nutzinformationsbit oder ein Stopfbit übertragen wird, oder ob in dem Hilfskanal ein Informationsbit (negative Stopfstelle) übertragen wird, wird in einem Vergleichswert zwischen dem Füllstand des elastischen Speichers des Synchronisierer und dem Füllstand des elastischen Speichers des Desynchronisierers des Hilfskanals übertragen. Wenn das ursprüngliche Digitalsignal wieder zurückgewonnen werden soll, müssen die Stopfvorgänge wieder rückgängig gemacht werden. Ein wichtiger Punkt ist dabei die Taktrückgewinnung. Der Takt wird im Desynchronisierer meist nur unvollkommen geglättet und unterscheidet sich vom ursprünglichen Takt durch eine Phasenmodulation, den Wartezeitjitter.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem der mittlere Füllstand eines elastischen Speichers ermittelt werden kann. Außerdem ist es Aufgabe der Erfindung eine Anordnung zur Durchführung des Verfahrens anzugeben.

Die Aufgabe wird bezüglich des Verfahrens mit den Merkmalen des Patentanspruchs 1 und bezüglich der Anordnung mit den Merkmalen des Patentanspruchs 6 gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.

Gemäß dem Stand der Technik wird die Information, ob gestopft wurde oder nicht, in 1-bit-Schritten mittels der Stopfinformation vom Synchronisierer zum Desynchronisierer übertragen. Hierdurch kann ein hoher Wartezeitjitter auftreten. Weist das Ausgangssignal des Synchronisierers ausreichend freien Platz auf, so daß Zusatzinformationen übertragen werden, dann kann der mittlere Füllstand des elastischen Speichers des Synchronisierers zum Desynchronisierer übertragen werden. Nutzt man einen Vergleichswert zwischen dem Füllstand des elastischen Speichers des Synchronisierers und dem Füllstand des elastischen Speichers des Desynchonisierers aus, um die PLL- Anordnung im Desynchronisierer zu steuern, so findet eine Phasenmitführung statt, und der Wartezeitjitter im Desynchronisierer kann reduziert werden. Zur Durchführung dieses Verfahrens ist es notwendig, den mittleren Füllstand des elastischen Speichers im Synchronisierer und im Desynchronisierer genau zu bestimmen. Ob gestopft wird hängt dabei davon ab, ob der mittlere Füllstand bestimmte Schwellwerte über- oder unterschreitet.

Die erfindungsgemäße Anordnung und das erfindungsgemäße Verfahren zur Ermittlung des mittleren Füllstandes ermöglichen es also, daß, durch Übertragung des mittleren Füllstandes an den Desynchronisierer, im Desynchronisierer der Wartezeitjitter reduziert werden kann. Außerdem wird eine Methode zum Finden von Stopfentscheidungen angegeben, die insbesondere dann besonders unaufwendig ist, wenn der mittlere Füllstand des Speichers aufgrund der angestrebten Reduzierung des Wartezeitjitters ermittelt wird.

Anhand der Zeichnung wird ein Ausführungsbeispiel der Erfindung erläutert.

Fig. 1 zeigt ein Blockschaltbild einer erfindungsgemäßen Anordnung und

Fig. 2 zeigt ein Blockschaltbild eines Synchronisierers und eines Desynchronisierers mit der erfindungsgemäßen Anordnung.

In Fig. 1 wird ein erstes Digitalsignal D in einen elastischen Speicher ES eingeschrieben. Dabei wird ein Schreibzähler Z1 immer dann betätigt, wenn ein Bit in den elastischen Speicher ES eingeschrieben wird. Aus dem elastischen Speicher ES wird ein zweites Digitalsignal A ausgelesen. Dabei läuft ein Lesezähler Z2 mit, der immer dann um 1 weitergesetzt wird, wenn ein Bit aus dem elastischen Speicher ausgelesen wird. Die Bitrate des Digitalsignals D ist kleiner als die Bitrate des Digitalsignals A. Das Auslesen des Digitalsignals A und somit auch das Zählen des Zählers Z2 erfolgt also mit Lücken. Zur Ermittlung des momentanen Füllstandes des elastischen Speichers ES wird der Stand des Schreibzählers Z1 mit einem Takt, der der Bitrate des Digitalsignals A entspricht von einem Abtaster AB abgetastet. Der Abtastwert wird mit dem Stand des Lesezählers Z2 in einem Vergleicher V verglichen. Der Vergleichswert ist ein Maß für den momentanen Füllstand des elastischen Speichers ES, der in ganzen Bit ermittelt wird. Zur Ermittlung des mittleren Füllstandes des elastischen Speichers ES werden die Vergleichswerte in dem Akkumulator I aufakkumuliert. Es ist sinnvoll die Summanden äquidistant im Rahmen des Digitalsignals A zu verteilen. Neben der Information des Digitalsignals D kann im Rahmen des Digitalsignals A auch das Maß für den mittleren Füllstand einmal im Stopfrahmen übertragen werden. Die Übertragung dieses Maßes erfolgt als Zusatzinformation und dient in einem Desynchronisierer zur Wiederherstellung des Taktes des Digitalsignals D. Durch ein solches Verfahren kann der Wartezeitjitter in einem Desynchronisierer reduziert werden.

In Fig. 2 ist dargestellt, wie das Verfahren zur Ermittlung des mittleren Füllstandes eines elastischen Speichers in einer Anordnung bestehend aus Synchronisierer Sy und Desynchronisierer Desy eingesetzt werden kann. Dem Synchronisierer Sy wird ein erstes Digitalsignal D zugeführt. Es wird mit dem Takt t_D in einen elastischen Speicher ES eingeschrieben. Dabei wird ein Schreibzähler Z1 mit dem gleichen Takt t_D betätigt. Aus dem elastischen Speicher ES werden Bits geglückt ausgelesen, die in den Rahmen eines Digitalsignals A eingefügt werden. Ein Rahmengenerator RG ist vorgesehen, der den Rahmen des Digitalsignals A erzeugt und die Leseaktivierung des elastischen Speichers ES steuert. Der momentane Füllstand des elastischen Speichers wird bestimmt, indem der Schreibzähler Z1 von einem Abtaster AB mit dem Takt t_A, der der Bitrate des zweiten Digitalsignals A entspricht, abgetastet wird. Der Abtastwert wird mit dem Stand des Lesezählers Z2 in einem Vergleicher V verglichen. Der Vergleichswert ist ein Maß für den momentanen Füllstand des elastischen Speichers ES und wird in einem Akkumulator I aufakkumuliert. Das Maß für den mittleren Füllstand wird im Rahmen des Digitalsignals A zum Desynchronisierer Desy übertragen. Außerdem wird der mittlere Speicherfüllstand einem Entscheider SE zugeführt, der die Stopfentscheidung in Abhängigkeit von dem mittleren Speicherfüllstand fällt. Die Stopfentscheidung wird in Form eines Korrekturwertes dem Rahmengenerator RG zugeführt. Eine Stopfentscheidung wird wie folgt gefällt. Positiv wird gestopft, wenn der mittlere Speicherfüllstand kleiner als eine untere Schwelle für den mittleren Speicherfüllstand S_u ist. Negativ wird gestopft, wenn der mittlere Speicherfüllstand größer als die obere Schwelle S_o für den mittleren Speicherfüllstand ist. Liegt der mittlere Speicherfüllstand zwischen der oberen Schwelle S_o und der unteren Schwelle S_u, so ist kein Stopfen notwendig. Dem Desynchronisierer Desy wird das Digitalsignal A zugeführt. Das erste Digitalsignal D soll zurückgewonnen werden. Der Takt t_D des ersten Digitalsignals D soll zurückgewonnen werden. Dies ist jedoch nicht vollständig möglich, der Takt t_D* ist mit einem Wartezeitjitter behaftet. Das Ausgangssignal D* des Desynchronisierers Desy unterscheidet sich vom Eingangssignal D des Synchronisierers Sy durch diesen Wartezeitjitter. Der momentane Füllstand eines elastischen Speichers ES′ des Desynchronisierers Desy wird mittels eines Schreibzählers Z1′, eines Lesezählers Z2′, eines Abtasters AB′ der den Lesezähler Z2′ mit dem Takt t_A abtastet und eines Vergleichers V′ sowie eines Akkumulators I′ ermittelt. Der mittlere Füllstand des elastischen Speichers ES′ und der übertragene mittlere Füllstand des elastischen Speichers ES werden in einem Addierer AD addiert und einer Phasenregelschleife zugeführt, in der der Takt des Digitalsignals D* rückgewonnen wird. Durch die Übertragung des mittleren Füllstandes vom Synchronisierer Sy zum Desynchronisierer Desy kann der Wartezeitjitter reduziert werden.

Claims

1. Verfahren zur Ermittlung des mittleren Füllstandes eines elastischen Speichers (ES) gekennzeichnet durch die folgenden Verfahrensschritte:

a) dem elastischen Speicher (ES) wird ein erstes Digitalsignal (D) mit einer ersten Bitrate zugeführt, das in ein zweites Digitalsignal (A) mit einer zweiten Bitrate abgebildet werden soll, und das zweite Digitalsignal (A) wird durch Auslesen aus dem Speicher erzeugt;
b) in einem Schreibzähler (Z1) wird immer dann gezählt, wenn ein Bit des ersten Digitalsignals (D) in den elastischen Speicher (ES) eingeschrieben wird;
c) mit einem Lesezähler (Z2) wird immer dann gezählt, wenn ein Bit des zweiten Dititalsignals (4) aus dem elastischen Speicher (ES) ausgelesen wird;
d) mit einem Abtaster (AB) wird der Zähler abgetastet, der das Ein- oder Auslesen des Digitalsignals mit der niedrigeren Bitrate zählt, wobei der Abtasttakt der Bitrate des Digitalsignals mit der höheren Bitrate entspricht;
e) der Abtastwert des Standes des einen Zählers und der Stand des anderen Zählers werden einem Vergleicher (V) zugeführt, der die beiden Werte vergleicht;
f) das Maß für den mittleren Füllstand wird durch Aufakkumulation mehrerer Vergleichswerte gebildet.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Akkumulation des Maßes für den mittleren Füllstand mit jeder n-ten Bittaktperiode des zweiten Digitalsignals (A) erfolgt.

3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Akkumulation des Maßes für den mittleren Füllstand durch einmalige Addition in jedem Stopfrahmen des Digitalsignals mit der höheren Bitrate erfolgt.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Akkumulation des Maßes für den mittleren Füllstand durch Addition jedes n-ten Abtastwertes erfolgt.

5. Anordnung zur Durchführung eines Verfahrens zur Ermittlung des mittleren Füllstandes eines elastischen Speichers (ES) mit dem ein erstes Digitalsignal (D) mit einer ersten Bitrate in ein zweites Digitalsignal (A) mit einer zweiten Bitrate abgebildet werden soll, bei der folgende Mittel vorgesehen sind:

a) ein Schreibzähler (Z1), der immer dann zählt, wenn ein Bit eines ersten Digitalsignals (D) mit der ersten Bitrate in den elastischen Speicher (ES) eingeschrieben wird;
b) ein Lesezähler (Z2), der immer dann zählt, wenn ein Bit aus dem elastischen Speicher (ES) in das zweite Digitalsignal (A) mit der zweiten Bitrate ausgelesen wird;
c) ein Abtaster (AB), der den Zähler abtastet, der das Ein- oder Auslesen des Digitalsignals mit der niedrigeren Bitrate zählt, wobei der Abtasttakt der Bitrate des Digitalsignals mit der höheren Bitrate entspricht;
d) ein Vergleicher (V), der den Abtastwert des Standes des einen Zählers mit dem Stand des anderen Zählers vergleicht;
e) ein Akkumulator (I), der aus den Vergleichswerten das Maß für den mittleren Füllstand bildet.