DE4006070A1 - Verfahren und einrichtung zum zerteilen einer scheibe aus halbleitermaterial - Google Patents

Verfahren und einrichtung zum zerteilen einer scheibe aus halbleitermaterial

Info

Publication number
DE4006070A1
DE4006070A1 DE19904006070 DE4006070A DE4006070A1 DE 4006070 A1 DE4006070 A1 DE 4006070A1 DE 19904006070 DE19904006070 DE 19904006070 DE 4006070 A DE4006070 A DE 4006070A DE 4006070 A1 DE4006070 A1 DE 4006070A1
Authority
DE
Germany
Prior art keywords
buffer layer
trenches
cutting edge
disk
recesses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19904006070
Other languages
English (en)
Other versions
DE4006070C2 (de
Inventor
Rainer Silbernagel
Frank Dr Beerwerth
Stefan Schamberg
Steffen Pusch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Braun GmbH
Original Assignee
PHYSIKALISCH TECH I
Braun GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PHYSIKALISCH TECH I, Braun GmbH filed Critical PHYSIKALISCH TECH I
Priority to DE19904006070 priority Critical patent/DE4006070A1/de
Publication of DE4006070A1 publication Critical patent/DE4006070A1/de
Application granted granted Critical
Publication of DE4006070C2 publication Critical patent/DE4006070C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Zerteilen einer Scheibe aus Halbleitermaterial, insbesondere Silizium, welche bevorzugt Anwendung finden bei der Teilung von Wafern üblicher Größe, die eine Vielzahl von Einzelchips tragten, welche ihrerseits dünne Membranbereiche oder andere mikromechanisch hergestellte Teilbereiche enthalten.
Das Zerlegen von Halbleiterscheiben, besonders bei der Massenfertigung von integrierten elektronischen Bauelementen (wie auch von Sensoren), die aus einem Rohling aus einkristallinem Material, wie Silizium, oder Germanium oder dergleichen geschnitten sind, ist als solches bekannt. Zu den bisher zu diesem Zwecke durchgeführten Verfahren gehören: Zerlegen mit einer Diamantsäge, mit Ultraschall, mittels Sandstrahlen, durch naßchemisches Ätzen, mit Laser und durch Anreißen mit anschließendem Brechen. Das diesen bekannten Verfahren gemeinsame Problem besteht, abgesehen von den für die jeweilige Ausrüstung erforderlichen Kosten, darin, daß infolge der Beschädigungen entlang der Kanten der herzustellenden Bauteile nur geringe Ausbeuten möglich sind. Es sind eine Reihe von Verfahren und Vorrichtungen beschrieben, die darauf abzielen, möglichst gute Bruchkanten bei größtmöglicher Ausbeute zu erzielen. So beschreibt die der Erfindung am nächsten kommende DE-AS 20 07 099 ein Verfahren zum Zerteilen einer Scheibe aus Siliziumhalbleiterwerkstoff, bei dem die geritzte Scheibe, welche auf der ungeritzten Seite mit einer Haftfolie versehen ist, mit der geritzten Seite auf ein durchgängiges Pufferstück - aus einem nachgiebigen Material bestehend - aufgelegt und anschließend die Scheibe durch Überrollen gebrochen wird. In DE-OS 30 06 314 wird eine Brecheinrichtung beschrieben, bei der entlang der gewünschten Bruchlinien vorgeritzte Substrate derart gebrochen werden, daß die Sollbruchlinien auf weichen Auflagen zu liegen kommen und der Bruch durch Beaufschlagung mit Unterdruck eingeleitet wird. Diese beiden Lösungen, als auch die übrigen bekannten, sind jedoch nicht in der Lage, zur Zerteilung von Scheiben eingesetzt zu werden, die Einzelchips enthalten, welche dünne Membranbereiche oder andere mikromechanisch hergestellte Teilbereiche enthalten, da diese zu hohen Ausschußraten, infolge Zerstörung dieser Bereiche führen. Zwar ist es möglich, die einzelnen Bauelemente von Hand abzubrechen, dies widerspricht jedoch dem Erfordernis nach größtmöglicher Reinheit bei dem Herstellungsprozeß, außerdem können Komponenten auf dem Bauelement beschädigt werden. Weiterhin ist es wünschenswert, beim Brechvorgang einen hohen Automatisierungsgrad zu erreichen.
Es ist das Ziel der Erfindung, ein automatisierbares Verfahren sowie eine Vorrichtung anzugeben, die das Zerteilen von Scheiben aus Halbleitermaterial in eine Vielzahl von Einzelchips mit hoher Gutausbeute gestattet.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung anzugeben, die das Zerteilen von Scheiben aus Halbleitermaterial in eine Vielzahl von Einzelchips ermöglichen, die ihrerseits dünne Membranen oder mikromechanisch hergestellte Teilbereiche aufweisen, ohne diese zu beschädigen. Erfindungsgemäß wird die Aufgabe durch die in den Ansprüchen dargelegten Mittel gelöst.
Die besonderen Vorteile des erfindungsgemäß vorgeschlagenen Verfahrens und der Vorrichtung bestehen in folgendem:
Es wird ein extrem ausschußarmes Vereinzeln der zu zerteilenden Halbleiterscheiben gewährleistet, insbesondere, wenn die Einzelchips Membranen oder andere mikromechanisch hergestellte Teilbereiche aufweisen. Der durch den Vereinzelungsvorgang verursachte Ausschluß liegt hier bei 0,5%. Ebenso werden Kontaminationen z. B. von auf den Chipoberflächen befindlichen Bondpads wirkungsvoll verhindert. Von besonderem Vorteil sind die mit Einsatz der Erfindung erzielbaren sauberen Bruchkanten der Einzelchips, insbesondere an den Chipecken, was für eine automatisierte Chipentnahme von der im folgenden zu dehnenden Folie bedeutsam ist. Der erfindungsgemäße Vorschlag beinhaltet ferner die Realsierung einer automatisierbaren Wafervereinzelung, wodurch eine einfache Bedienung nebst einem bedienerunabhängigen Bruchergebnis gewährleistet wird. Durch die Möglichkeit einer Rechnersteuerung des gesamten Vereinzelungsvorgangs wird eine hohe Flexibilität hinsichtlich der verwendeten Chip- oder Substratmaße erreicht. Weiterhin ist bei Einsatz der Erfindung die Verwendung üblicher Folienrahmen gegeben, die sich bsps. bei der Verwendung von Walzen zum Einleiten des Bruchvorganges verbieten würden.
Die Erfindung soll nachstehend anhand erläuternder Ausführungsbeispiele illustriert werden. Dabei zeigen beiliegende Figuren
Fig. 1 Einen Teilbereich einer zu zerteilenden Siliziumhalbleiterscheibe im Schnitt vor Einsetzen des Brechvorganges mit einer gemäß der Erfindung gestalteten Pufferschicht,
Fig. 2 einen Teilbereich einer zu zerteilenden Siliziumhalbleiterscheibe im Schnitt vor Einsetzen des Brechvorganges mit einer Pufferschicht die entsprechend der Erfindung aus einer elastischen Platte und einer mit Ausnehmungen versehenen Belegung gebildet ist,
Fig. 3 einen Teilbereich einer zu zerteilenden Siliziumhalbleiterscheibe im Schnitt nach erfolgtem Bruch,
Fig. 4 eine schematische Darstellung der erfindungsgemäßen Brechvorrichtung.
Entsprechend der Erfindung wird eine Siliziumhalbleiterscheibe (im folgenden Wafer genannt) 2 auf eine selbstklebende Folie 4, die in einem nicht näher dargestellten Rahmen gespannt ist, blasenfrei aufgebracht. Diese Vorgehensweise bietet die Voraussetzung für eine schonende Handhabung beim Ritzen und den nachfolgenden Verarbeitungsschritten. In einem 2. Schritt, dem Ritzvorgang, wird eine Diamantspitze geradlinig und unter leichtem Druck an vorgebenden Außenkonturen des Einzelchips entlanggeführt, wodurch eine V-förmige Spur von einigen m Tiefe erzeugt wird. Die durch die Ritzgräben 5 erzeugten Defektzonen sind die maßgebenden Linien für das nachfolgende Brechen. Im 3. Schritt wird das so vorbereitete Wafer 2 auf eine gemäß der Erfindung gestaltete elastische Pufferschicht, die entsprechend Fig. 1 durch eine einheitliche, mit Ausnehmungen versehene Platte 3 oder entsprechend Fig. 2 durch eine elastische Platte 7, die mit einer mit Ausnehmungen versehene Belegung 6 gebildet wird, aufgelegt, wobei nicht näher dargestellte Zentrierstifte für die richtige, definierte Position des Wafers 2 zur Pufferschicht sorgen, die dadurch gegeben ist, daß die massiven Berandungen jedes Einzelchips zu einem gemäß der Ansprüche definierten Anteil durch die speziell strukturierte Pufferschicht, bzw. eine auf der Pufferschicht angeordnete Belegung unterstützt wird.
Die Elastizität der Pufferschicht 3, bzw. der Platte 7, soll nach Shore dabei zwischen 20 und 95, vorzugsweise zwischen 60 und 70 gewählt werden. Die Dicke sollte nicht mehr als 3 mm und nicht weniger als 0,5 mm betragen, wobei der gesonderten Belegung eine Dicke zwischen 50 und 200 µm gegeben ist. Diese gesonderte Belegung kann gemäß der Erfindung eine andere Elastizität, als die der Platte 7 aufweisen und z. B. aus Metall gefertigt sein. Bei der Vereinzelung des Wafers in Chipgrößen von z. B. 3 mm×3 mm kann die Öffnungsbreite der Ausnehmungen der Pufferschicht 3 zur Erzielung der durch die Erfindung angestrebten vorteilhaften Wirkungen mit Erfolg zwischen 1,3 und 2,9 mm betragen, wodurch sich bei Tiefen der Ausnehmungen zwischen 0,5 bis 2 mm ein einzuhaltendes Verhältnis der Öffnungsbreite der Ausnehmungen zu deren Tiefe zwischen 5,8 und 0,65 ergibt. Wesentlich ist, daß das Verhältnis zwischen der Gesamteinzelchipfläche und dem nicht abgestützten Einzelchipbereich zwischen 5,3 und 1,07 beträgt.
Im nachfolgenden Schritt wird über eine Schneidkante 1 über die gesamte gegenüber der jeweiligen Anritzlinie liegenden Linie aufgesetzt und mit einer Kraft in der Größenanordnung von 20 bis 100 N (bei 475 µm dicken Siliziumscheiben mit einer Kraft von ca. 70 bis 90 N) beaufschlagt, wobei vorteilhafte Bruchergebnisse erzielbar sind, wenn die Schneidkante (in Bildtiefe gesehen) leicht keilförmig, mit Keilwinkeln unterhalb 1° aufsetzt. Die elastische Pufferschicht 3 bringt den Wafer (entsprechend Fig. 3) auf der gesamten Fläche eine Kraft entgegen, wodurch das Wafer entlang der geritzten Linie bricht. Die Schneidkante wird danach um das Maß des Ritzabstandes durch Linearverschiebung mittels eines entsprechenden Antriebes 9 des Wafertisches 8 verschoben und eben beschriebener Vorgang entsprechend oft wiederholt. Danach wird das Wafer 2 durch Drehung des Wafertisches 8 in diesem Beispiel um 90° gedreht und die Bruchzyklen solange fortgeführt bis alle Chips in vereinzelter Form vorliegen. Der Ausschußanteil durch Zerstörung der im Beispiel angegebenen Membranbereiche 10 infolge des Vereinzelungsvorganges liegt hierbei unter 0,5%. Selbstverständlich sind mit Hilfe der erfindungsgemäßen Lösung auch beliebige andere Bruchformen in Abhängigkeit der kristallografischen Orientierung des Wafers herstellbar, wie bspw. Parallelogramme oder sechseckige Chipformen. Darüber hinaus ist die erfindungsgemäße Einrichtung nicht auf die in Fig. 3 dargestellte beschränkt. Wesentlich ist die Verifizierung der angestrebten Vorgehensweise: Auf eine gemäß der Erfindung gestaltete Pufferschicht wird das angeritzte Wafer, das mit einer dehnbaren Folie in einem üblichen Folienrahmen gehaltert ist aufgelegt, dieser Verbund auf einem in der Ebene drehbaren Wafertisch angeordnet und durch relative Linearverschiebung des Wafers zu einer Schneidkante durch deren entsprechendes Aufsetzen mit einer Kraftbeaufschlagung der Bruch entlang jeder einzelnen Ritzlinie herbeigeführt wird. Eine derartige Einrichtung kann problemlos mittels entsprechender Steuerungsmittel automatisch arbeitend mit den bereits angegebenen vorteilhaften Wirkungen ausgeführt werden. Dabei kann entsprechend der Erfindung derart verfahren werden, daß die Pufferschicht bis zur weiteren Verarbeitung der Einzelchips auf der gebrochenen Scheibe belassen wird und dieser Verbund bspw. beidseitig mit einer Folienumhüllung versehen wird.

Claims (14)

1. Verfahren zum Zerteilen einer Scheibe aus Halbleitermaterial, insbesondere Silizium, auf der sich mehrere strukturierte Einzelbauelemente befinden, zwischen denen mittels eines Anreißwerkzeuges quer und/oder längs bruchbegünstigende Ritzgräben mit einigen µm Tiefe eingebracht werden, wobei die Scheibe während des gesamten Prozesses abseitig der Funktionsschichten der Einzelbauelemente und der Ritzgräben mit einer wieder lösbaren dehnbaren Folie versehen ist und vor dem Brechvorgang die Seite der Funktionsschichten mit einer elastischen Pufferschicht versehen wird, dadurch gekennzeichnet, daß die elastische Pufferschicht (3) derart gestaltet ist, daß sie einzig auf den ihr zugewandten, mit den Ritzgräben im wesentlichen komplementär ausgebildeten Pufferschichtstrukturen, auf der Scheibe aufliegt und anschließend ein Brechvorgang der Ritzgräben (5) nacheinander vermittels einer Schneidkante (1), die auf die Scheibe von der den Ritzgräben gegenüberliegenden Seite aufgesetzt wird, wobei die Schneidkante mit einer definierten Kraft beaufschlagt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schneidkante (1) bei 475 µm dicken Siliziumscheiben mit einer Kraft 20 bis 100 N, vorzugsweise 70 bis 90 N beaufschlagt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Elastizität der Pufferschicht (3 bzw. 7) nach Shore zwischen 20 und 95, vorzugsweise zwischen 60 und 70 gewählt wird.
4. Verfahren nach Anspruch 1 und 3, dadurch gekennzeichnet, daß die Pufferschicht (3 bzw. 7) bis zur weiteren Verarbeitung der Einzelchips auf der gebrochenen Scheibe belassen wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schneidkante (1) leicht keilförmig mit einem Winkel <1° auf die Scheibe aufgesetzt wird.
6. Einrichtung zum Zerteilen von Scheiben aus Halbleitermaterial, insbesondere Silizium, auf der sich mehrere strukturierte Einzelbauelemente befinden, zwischen denen mittels eines Anreißwerkzeuges quer und/oder längs bruchbegünstigende Ritzgräben mit einigen µm Tiefe eingebracht werden, wobei die Scheibe während des gesamten Prozesses abseitig der Funktionsschichten der Einzelbauelemente und der Ritzgräben mit einer wieder lösbaren dehnbaren Folie versehen ist und vor dem Brechvorgang die Seite der Funktionsschichten mit einer elastischen Pufferschicht versehen ist, dadurch gekennzeichnet, daß die elastische Pufferschicht (3 bzw. 6 und 7) derart gestaltet ist, daß sie einzig auf einer Seite, die den Ritzgräben zugewandt ist, mit Ausnehmungen versehen ist, wobei die auf der Scheibe zu liegend kommenden Bereiche die Gesamteinzelchipfläche in deren Berandungsbereich derart abstützen, daß das Verhältnis zwischen der Gesamteinzelchipfläche und dem nicht abgestützten Einzelchipbereich zwischen 5, 3 und 1,07 beträgt, dieser Verband auf einem Wafertisch (8) angeordnet ist und zwischen diesem und einer mit einer definiert einstellbaren Kraft beaufschlagbaren Schneidkante (1), die senkrecht zur Scheibenoberfläche gegenüber der Seite, auf der sich die jeweiligen Ritzgräben (5) befinden, aufsetzbar ist, Mittel zur relativen Linearverschiebung zwischen Wafertisch (8) und Schneidkante (1) vorgesehen sind.
7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Pufferschicht (3) als einheitliche mit Ausnehmungen versehene Platte ausgebildet ist.
8. Einrichtung nach Anspruch 6 und 7, dadurch gekennzeichnet, daß das Verhältnis der Öffnungsbreite der Ausnehmungen der Pufferschicht (3) zu deren Tiefe von 5,8 bis 0,65 festgelegt ist.
9. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Pufferschicht durch eine elastische Platte (7), auf der eine gesonderte mit Ausnehmungen versehene Belegung (6) angebracht ist, gebildet ist.
10. Einrichtung nach Anspruch 6 und 9, dadurch gekennzeichnet, daß die gesonderte Belegung (6) eine Dicke von 50 bis 200 µm aufweist.
11. Einrichtung nach Anspruch 6, 9 und 10, dadurch gekennzeichnet, daß die gesonderte Belegung (6) eine andere Elastizität als die der Pufferschicht aufweist.
12. Einrichtung nach Anspruch 6, 8, 10 und 11, dadurch gekennzeichnet, daß die gesonderte Belegung (6) aus Metall gefertigt ist.
13. Einrichtung nach Anspruch 6, 9, 10 und 11, dadurch gekennzeichnet, daß die gesonderte Belegung (6) aus einem Kunststoff gefertigt ist.
14. Einrichtung nach Anspruch 6, 9 und 10, dadurch gekennzeichnet, daß die gesonderte Belegung (6) aus einem Kunststoff gefertigt ist.
DE19904006070 1990-02-27 1990-02-27 Verfahren und einrichtung zum zerteilen einer scheibe aus halbleitermaterial Granted DE4006070A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904006070 DE4006070A1 (de) 1990-02-27 1990-02-27 Verfahren und einrichtung zum zerteilen einer scheibe aus halbleitermaterial

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904006070 DE4006070A1 (de) 1990-02-27 1990-02-27 Verfahren und einrichtung zum zerteilen einer scheibe aus halbleitermaterial

Publications (2)

Publication Number Publication Date
DE4006070A1 true DE4006070A1 (de) 1991-09-12
DE4006070C2 DE4006070C2 (de) 1992-03-19

Family

ID=6401018

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904006070 Granted DE4006070A1 (de) 1990-02-27 1990-02-27 Verfahren und einrichtung zum zerteilen einer scheibe aus halbleitermaterial

Country Status (1)

Country Link
DE (1) DE4006070A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4425879A1 (de) * 1994-07-09 1996-01-11 Ges Zur Foerderung Angewandter Optik Optoelektronik Quantenelektronik & Spektroskopie Ev Vorrichtung zum Ritzen von im wesentlichen einkristallinen Substraten
DE10221549C1 (de) * 2002-05-14 2003-11-20 Maier & Fabris Gmbh Vorrichtung zur Detektion von Metallgegenständen
DE112010000771B4 (de) * 2009-01-29 2015-06-18 Toyoda Gosei Co., Ltd. Verfahren zum Schneiden eines Substrats

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2007099B2 (de) * 1969-02-19 1979-01-11 General Electric Co., Schenectady, N.Y. (V.St.A.) Verfahren zum Zerteilen einer Scheibe aus Silicium-Halbleiterwerkstoff
DE2816445A1 (de) * 1978-04-15 1979-10-25 Telefonbau & Normalzeit Gmbh Einrichtung zum brechen von substraten
DE3006314A1 (de) * 1980-02-20 1981-09-03 Robert Bosch Gmbh, 7000 Stuttgart Brecheinrichtung
DE3137301A1 (de) * 1981-09-18 1983-04-14 Presco Inc., Beverly Hills, Calif. "verfahren und vorrichtung zur handhabung kleiner teile in der fertigung"
EP0289045A2 (de) * 1987-05-01 1988-11-02 Sumitomo Electric Industries Limited Vorrichtung zur Herstellung von Halbleiter-Bauelementen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2007099B2 (de) * 1969-02-19 1979-01-11 General Electric Co., Schenectady, N.Y. (V.St.A.) Verfahren zum Zerteilen einer Scheibe aus Silicium-Halbleiterwerkstoff
DE2816445A1 (de) * 1978-04-15 1979-10-25 Telefonbau & Normalzeit Gmbh Einrichtung zum brechen von substraten
DE3006314A1 (de) * 1980-02-20 1981-09-03 Robert Bosch Gmbh, 7000 Stuttgart Brecheinrichtung
DE3137301A1 (de) * 1981-09-18 1983-04-14 Presco Inc., Beverly Hills, Calif. "verfahren und vorrichtung zur handhabung kleiner teile in der fertigung"
EP0289045A2 (de) * 1987-05-01 1988-11-02 Sumitomo Electric Industries Limited Vorrichtung zur Herstellung von Halbleiter-Bauelementen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4425879A1 (de) * 1994-07-09 1996-01-11 Ges Zur Foerderung Angewandter Optik Optoelektronik Quantenelektronik & Spektroskopie Ev Vorrichtung zum Ritzen von im wesentlichen einkristallinen Substraten
DE10221549C1 (de) * 2002-05-14 2003-11-20 Maier & Fabris Gmbh Vorrichtung zur Detektion von Metallgegenständen
DE112010000771B4 (de) * 2009-01-29 2015-06-18 Toyoda Gosei Co., Ltd. Verfahren zum Schneiden eines Substrats

Also Published As

Publication number Publication date
DE4006070C2 (de) 1992-03-19

Similar Documents

Publication Publication Date Title
EP2028164B1 (de) Verfahren und Vorrichtung zum Trennen einer Planplatte aus sprödbrüchigem Material in mehrere Einzelplatten mittels Laser
EP1252112B1 (de) Verfahren zum herstellen von kleinen dünnglasscheiben und grössere dünnglasscheibe als halbfabrikat für dieses herstellen
DE102006018644B4 (de) Bearbeitungsverfahren für einen Halbleiterwafer
DE69430457T2 (de) Verfahren zum teilweisen Sägen von intergrierter Schaltkreise
DE602004011343T2 (de) Chipbefestigung
DE112004000768B4 (de) Verfahren zum Trennen eines plattenartigen Elements
DE2846398A1 (de) Verfahren zum zertrennen einer halbleiterplatte in mehrere plaettchen
DE4220284C1 (de) Verfahren zum Zerteilen von Verbundwafern
DE10295893T5 (de) Verfahren zur Herstellung von Halbleiterchips
DE102019212100B4 (de) Ablöseverfahren für trägerplatte
DE102019212927A1 (de) Bearbeitungsverfahren für ein sic-substrat
DE102020200724B4 (de) Trägerplattenentfernungsverfahren
DE102020205233B4 (de) Bearbeitungsverfahren für einen verbundwafer
EP1767502A1 (de) Verfahren zur Separierung von Teilen aus einem Substrat
DE3888685T2 (de) Verfahren zum Brechen eines plattenförmigen Werkstücks, insbesondere eines Halbleiterplättchens, und Vorrichtung zum Brechen des genannten zwischen zwei Folien sandwichartig angeordneten Werkstücks.
DE19850873A1 (de) Verfahren zum Bearbeiten eines Erzeugnisses der Halbleitertechnik
DE102018205548B4 (de) Teilungsverfahren für ein werkstück
DE102014202842B4 (de) Verfahren zum Herstellen eines mikromechanischen Bauteils
DE102021207413A1 (de) Trägerplatten-entfernungsverfahren
DE102021209439A1 (de) Waferbearbeitungsverfahren
DE4006070C2 (de)
DE2826110A1 (de) Verfahren zur zerspaltung einer halbleiter-wafer in halbleiter-pellets
DE102019214897A1 (de) Diamantsubstratherstellungsverfahren
DE19840508A1 (de) Verfahren zum Vereinzeln von Halbleiter-Bauelementen
DE102020210750B4 (de) Verfahren zum entfernen einer trägerplatte

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: BRAUN AG, 60326 FRANKFURT, DE INSTITUT FUER PHYSIK

8339 Ceased/non-payment of the annual fee