DE4005990A1 - SEMICONDUCTOR MEMORY ARRANGEMENT WITH AN INTERDIGITATED WORDLINE STRUCTURE - Google Patents

SEMICONDUCTOR MEMORY ARRANGEMENT WITH AN INTERDIGITATED WORDLINE STRUCTURE

Info

Publication number
DE4005990A1
DE4005990A1 DE4005990A DE4005990A DE4005990A1 DE 4005990 A1 DE4005990 A1 DE 4005990A1 DE 4005990 A DE4005990 A DE 4005990A DE 4005990 A DE4005990 A DE 4005990A DE 4005990 A1 DE4005990 A1 DE 4005990A1
Authority
DE
Germany
Prior art keywords
word line
line drivers
memory device
semiconductor memory
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4005990A
Other languages
German (de)
Inventor
Dong-Il Shu
Su-In Cho
Dong-Sun Min
Young-Rae Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4005990A1 publication Critical patent/DE4005990A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

Die vorliegende Erfindung bezieht sich auf Wortleitungstreiber einer Halbleiterspeicheranordnung.The present invention relates to word line drivers Semiconductor memory device.

Mit der Einführung von Speicherzellenanordnungen mit höherer Packungsdichte wurden die Designregeln für das Layout von Speicher­ schaltkreisen immer minutiöser.With the introduction of memory cell arrays with higher ones Packing density became the design rules for the layout of memory circuits are becoming more and more meticulous.

Zum Lösen der Probleme, die durch die hohe Packungsdichte verur­ sacht werden, muß das Speicherelement verbessert werden, und die Be­ triebswirkung muß durch Verringerung des Leistungsverbrauchs verbes­ sert werden.To solve the problems caused by the high packing density gently, the memory element must be improved, and the loading The driving effect must be reduced by reducing the power consumption be tested.

Darüber hinaus ist es notwendig, eine wirkungsvolle Anordnung der Komponenten im Speicher zu überlegen, damit ein wirkungsvolleres Layout des Speichers auf einer derartig beschränkten Fläche erreicht wird. Ins­ besondere wird das Layout des Speichers schwierig, da der integrierte Speicherschaltkreis mit der höheren Packungsdichte der Speicherzellen mehr Dekodierer aufweist als der integrierte Speicherschaltkreis mit einer geringen Packungsdichte der Speicherzellen.In addition, it is necessary to have an effective arrangement of the Consider components in memory so that a more effective layout of the memory is reached on such a limited area. Ins The layout of the memory becomes particularly difficult because of the integrated Memory circuit with the higher packing density of the memory cells  has more decoders than the integrated memory circuit with one low packing density of the memory cells.

Im allgemeinen werden die Wortleitungstreiber einer Halbleiterspei­ chervorrichtung zum Betrieb der durch Zellenadreßdekodierer ausge­ wählten Wortleitungen verwendet. Die Wortleitungstreiber in einer her­ kömmlichen Halbleiterspeicheranordnung sind in Fig. 1 gezeigt. Die in Fig. 1 gezeigte Speichervorrichtung umfaßt eine Mehrzahl von Bitleitungen, wo­ bei jedes Paar von Bitleitungen jeweils mit einem Leseverstärker verbun­ den ist, eine Mehrzahl von quer zu den Bitleitungen angeordneten Wort­ leitungen, eine Mehrzahl von in Zellen und Spalten angeordneten Speicherzellen und eine Mehrzahl von Wortleitungstreibern, wobei jeder Wortleitungstreiber mit den Wortleitungen verbunden ist. Wie in Fig. 1 gezeigt, sind die mit den Zellenadreßdekodierern (nicht in Fig. 1 gezeigt) verbundenen Wortleitungstreiber alle auf einer Seite der Speichervor­ richtung angeordnet, so daß der Abstand zwischen den Wortleitungstrei­ bern verringert wird. Um daher den Abstand zwischen den Wortleitungs­ treibern zu vergrößern, muß die Layoutfläche für die Wortleitungstreiber in der Speichervorrichtung vergrößert werden. Das heißt, daß für den Fall, daß das Layout des Speichers auf einer begrenzten Speicherfläche durchgeführt wird, das Design der Speichervorrichtung kompliziert und schwierig wird.In general, the word line drivers of a semiconductor memory device are used to operate the word lines selected by cell address decoders. The word line drivers in a conventional semiconductor memory device are shown in FIG. 1. The memory device shown in Fig. 1 includes a plurality of bit lines where each pair of bit lines is connected to a sense amplifier, a plurality of word lines arranged across the bit lines, a plurality of memory cells arranged in cells and columns, and a plurality of word line drivers, each word line driver being connected to the word lines. As shown in Fig. 1, the word line drivers connected to the cell address decoders (not shown in Fig. 1) are all arranged on one side of the memory device, so that the distance between the word line drivers is reduced. Therefore, in order to increase the distance between the word line drivers, the layout area for the word line drivers in the memory device must be increased. That is, in the event that the layout of the memory is performed on a limited memory area, the design of the memory device becomes complicated and difficult.

Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleiter­ speicherzellenanordnung zum Erhalten eines breiteren Layoutspielraumes zur Verfügung zu stellen. It is an object of the present invention to provide a semiconductor memory cell arrangement for obtaining a wider layout latitude to provide.  

Zum Erfüllen eines Gesichtspunktes der oben beschriebenen Auf­ gabe, umfaßt die Speichervorrichtung der vorliegenden Erfindung eine Mehrzahl von Wortleitungstreibern, wobei jeder Wortleitungstreiber mit mehreren Wortleitungen verbunden ist, wobei die Hälfte der Wortleitungs­ treiber auf einer Seite der Speichervorrichtung angeordnet ist und wobei der Rest der Wortleitungstreiber auf der anderen Seite der Speichervor­ richtung angeordnet ist.To meet one aspect of the above , the memory device of the present invention includes one A plurality of word line drivers, each with several word lines are connected, half of the word line Driver is arranged on one side of the storage device and wherein the rest of the wordline drivers on the other side of the memory direction is arranged.

Zum besseren Verständnis der Erfindung und, um zu zeigen, wie diese tatsächlich ausgeführt werden kann, wird nun beispielhaft auf die diagrammatischen Zeichnungen Bezug genommen.For a better understanding of the invention and to show how this can actually be carried out is now exemplified on the reference diagrammatic drawings.

Fig. 1 ist eine Struktur einer herkömmlichen Halbleiterspeichervor­ richtung, und Fig. 1 is a structure of a conventional Halbleiterspeichervor direction, and

Fig. 2 ist eine Struktur der Halbleiterspeichervorrichtung nach der vorliegenden Erfindung. Fig. 2 is a structure of the semiconductor memory device according to the present invention.

Ein bevorzugtes Ausführungsbeispiel einer Halbleiterspeichervor­ richtung mit einer interdigierten Wortleitungsstruktur nach der vorlie­ genden Erfindung wird nun beispielhaft unter Bezugnahme auf die Zeichnungen beschrieben.A preferred embodiment of a semiconductor memory direction with an interdigitated word line structure according to the present Invention will now be exemplified with reference to the Described drawings.

Fig. 2 zeigt eine Wortleitungstreiberstruktur einer Speichervor­ richtung nach der vorliegenden Erfindung. In Fig. 2 sind dargestellt:
eine Mehrzahl von Bitleitungen, wobei jedes Paar von Bitleitungen jeweils mit einem Leseverstärker verbunden ist, eine Mehrzahl von quer zu den Bitleitungen angeordneten Wortleitungen, eine Mehrzahl von in Zellen und Spalten angeordneten Speicherzellen. Die jeweiligen Wortleitungstreiber sind in Zickzackform auf und ab auf beiden Seiten der Speichervorrich­ tung angeordnet. Fig. 2 shows a structure of a word line driver Speichervor device according to the present invention. In Fig. 2 are shown below:
a plurality of bit lines, each pair of bit lines each being connected to a sense amplifier, a plurality of word lines arranged transversely to the bit lines, a plurality of memory cells arranged in cells and columns. The respective word line drivers are arranged in a zigzag shape up and down on both sides of the storage device.

Wenn die Zahl der Wortleitungen 2n ist, ist die Zahl der von jedem Wortleitungstreiber benutzten Wortleitungen 2k (n < k 0, n, k: ganze Zah­ len). Außerdem ist die Zahl der auf einer Seite des Speichers angeordne­ ten Wortleitungstreiber die Hälfte der Zahl aller Wortleitungstreiber.If the number of word lines is 2 n , the number of word lines used by each word line driver is 2 k (n <k 0, n, k: integers). In addition, the number of word line drivers arranged on one side of the memory is half the number of all word line drivers.

Mit der oben beschriebenen Anordnung der Wortleitungstreiber wird bei Vergrößerung des Abstandes zwischen den Wortleitungstreibern der Layoutspielraum vergrößert.With the arrangement of the word line drivers described above when the distance between the word line drivers increases Layout scope increased.

Bei dem Ausführungsbeispiel der vorliegenden Erfindung wurde das Verfahren der Anordnung der Wortleitungstreiber beschrieben, jedoch kann das Verfahren auch für andere Komponenten der Speichervorrich­ tung eingeführt werden.In the embodiment of the present invention Methods of arranging the word line drivers are described, however The method can also be used for other components of the storage device tion are introduced.

Zum Beispiel können die jeweiligen Zeilenadreßdekodierer über den jeweiligen Wortleitungstreibern angeordnet werden, die ein Layout nach der vorliegenden Erfindung besitzen. Andernfalls können die Zei­ lenadreßdekodierer auf nur einer Seite der Speichervorrichtung wie bei einem Layout einer herkömmlichen Zeilenadreßdekodiereranordnung ange­ ordnet werden. In diesem Fall können die auf der anderen Seite der Zei­ lenadreßdekodierer angeordneten Wortleitungstreiber durch Anordnen der Leitungen der Ausgangsseite der Zeilenadreßdekodierer in einer Richtung der Wortleitungen betrieben werden. For example, the respective row address decoders can be accessed via the respective word line drivers can be arranged that have a layout of the present invention. Otherwise, the time lenadress decoder on only one side of the memory device as in a layout of a conventional row address decoder arrangement be classified. In this case, those on the other side of the lenadress decoder arranged word line drivers by arranging the Lines of the output side of the row address decoders in one direction the word lines are operated.  

Wie oben beschrieben, besitzt die vorliegende Erfindung den Vor­ teil, daß der Layoutspielraum der Speicheranordnung vergrößert werden kann und daß das Design leicht durchgeführt werden kann.As described above, the present invention has the above partly that the layout latitude of the memory arrangement can be increased can and that the design can be done easily.

Wenn auch spezielle Ausführungen und Verfahren der Erfindung hierin illustriert und beschrieben wurden, ist nicht beabsichtigt, daß die Erfindung auf die offengelegten Elemente und Ausführungen beschränkt ist. Ein Fachmann wird leicht erkennen, daß bestimmte Elemente oder Teil­ ausführungen verwendet werden können, ohne vom Geist und Wesen der Erfindung abzuweichen.Although specific designs and methods of the invention illustrated and described herein, it is not intended that the Invention limited to the disclosed elements and designs is. One skilled in the art will readily recognize that certain elements or parts executions can be used without the spirit and essence of Deviate invention.

Claims (4)

1. Halbleiterspeichervorrichtung mit einer Mehrzahl von Wortleitungs­ treibern zum Betreiben der Wortleitungen und einer Mehrzahl von Zei­ lenadreßdekodierern zum Betreiben der Wortleitungstreiber, wobei die Halbleiterspeichervorrichtung dadurch gekennzeichnet ist, daß die Wort­ leitungstreiber in zwei Teile unterteilt sind, wobei ein Teil der Wortlei­ tungstreiber auf einer Seite der Speichervorrichtung angeordnet ist und wobei ein anderer Teil der Wortleitungstreiber auf der anderen Seite der Speichervorrichtung angeordnet ist.1. A semiconductor memory device having a plurality of word line drivers for operating the word lines and a plurality of row address decoders for operating the word line drivers, the semiconductor memory device being characterized in that the word line drivers are divided into two parts, with a part of the word line drivers on one side is arranged in the memory device and another part of the word line drivers is arranged on the other side of the memory device. 2. Halbleiterspeichervorrichtung nach Anspruch 1, wobei die Zahl der Wortleitungstreiber 2n ist und die Zahl der pro Wortleitungstreiber verwendeten Wortleitungen 2k ist, wobei n < k 0 und n und k ganze Zahlen sind.2. The semiconductor memory device according to claim 1, wherein the number of word line drivers is 2 n and the number of word lines used per word line driver is 2 k , where n <k 0 and n and k are integers. 3. Halbleiterspeichervorrichtung nach Anspruch 1, wobei die Wort­ leitungstreiber gleich auf beiden Seiten der Speichervorrichtung und die Zeilenadreßdekodierer auf den entsprechenden Wortleitungstreibern ange­ ordnet sind.3. The semiconductor memory device according to claim 1, wherein the word Line drivers are the same on both sides of the storage device and the Row address decoders are specified on the corresponding word line drivers are arranged. 4. Halbleiterspeichervorrichtung nach Anspruch 1, wobei die Wort­ leitungstreiber auf beiden Seiten der Speichervorrichtung und die Zei­ lenadreßdekodierer auf nur einer Seite der Speichervorrichtung zum Betreiben der Wortleitungstreiber angeordnet sind, wobei die Wortleitungs­ treiber der anderen Seite der Zeilenadreßdekodierer durch eine Vor­ richtung zum Anordnen der Ausgangsseiten der Zeilenadreßdekodierer in eine Richtung der Wortleitungen betrieben werden.4. The semiconductor memory device according to claim 1, wherein the word Line drivers on both sides of the storage device and the time lenadress decoder on only one side of the memory device for Operating the word line drivers are arranged, the word line drives the other side of the row address decoder by a pre  direction for arranging the output sides of the row address decoders in a direction of the word lines are operated.
DE4005990A 1989-12-29 1990-02-26 SEMICONDUCTOR MEMORY ARRANGEMENT WITH AN INTERDIGITATED WORDLINE STRUCTURE Withdrawn DE4005990A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890020104A KR930001738B1 (en) 1989-12-29 1989-12-29 Word-line driver array method of semiconductor memory device

Publications (1)

Publication Number Publication Date
DE4005990A1 true DE4005990A1 (en) 1991-07-11

Family

ID=19294145

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4005990A Withdrawn DE4005990A1 (en) 1989-12-29 1990-02-26 SEMICONDUCTOR MEMORY ARRANGEMENT WITH AN INTERDIGITATED WORDLINE STRUCTURE

Country Status (7)

Country Link
JP (1) JPH03203892A (en)
KR (1) KR930001738B1 (en)
CN (1) CN1052965A (en)
DE (1) DE4005990A1 (en)
FR (1) FR2656727A1 (en)
GB (1) GB2239540A (en)
IT (1) IT1241519B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270490A (en) * 2011-03-29 2011-12-07 西安华芯半导体有限公司 Large-capacity DRAM chip memory array structure
WO2016018328A1 (en) 2014-07-31 2016-02-04 Hewlett-Packard Development Company, L.P. Crossbar arrays with shared drivers
CN112464502B (en) * 2020-12-28 2022-02-01 芯天下技术股份有限公司 Optimization and acceleration memory simulation verification method and device, storage medium and terminal

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3919625A1 (en) * 1988-06-16 1989-12-21 Mitsubishi Electric Corp SEMICONDUCTOR STORAGE DEVICE WITH DIVIDED WORD OR BITLINE DRIVERS AND OPERATING PROCEDURE THEREFOR

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059677B2 (en) * 1981-08-19 1985-12-26 富士通株式会社 semiconductor storage device
JPS59124092A (en) * 1982-12-29 1984-07-18 Fujitsu Ltd Memory device
JPS60167193A (en) * 1984-02-09 1985-08-30 Fujitsu Ltd Semiconductor storage device
US4700328A (en) * 1985-07-11 1987-10-13 Intel Corporation High speed and high efficiency layout for dram circuits
JPH01119987A (en) * 1987-11-04 1989-05-12 Hitachi Ltd Semiconductor memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3919625A1 (en) * 1988-06-16 1989-12-21 Mitsubishi Electric Corp SEMICONDUCTOR STORAGE DEVICE WITH DIVIDED WORD OR BITLINE DRIVERS AND OPERATING PROCEDURE THEREFOR

Also Published As

Publication number Publication date
IT9048184A0 (en) 1990-07-31
KR910013263A (en) 1991-08-08
KR930001738B1 (en) 1993-03-12
GB9004056D0 (en) 1990-04-18
IT1241519B (en) 1994-01-17
GB2239540A (en) 1991-07-03
CN1052965A (en) 1991-07-10
IT9048184A1 (en) 1992-01-31
JPH03203892A (en) 1991-09-05
FR2656727A1 (en) 1991-07-05

Similar Documents

Publication Publication Date Title
DE4122829C2 (en) Semiconductor memory device
DE69026673T2 (en) Bit line segmentation in a logical memory array
DE4441183C2 (en) Semiconductor device and method for driving replacement word lines in a semiconductor device
DE3939337C2 (en)
DE3716518A1 (en) SEMICONDUCTOR STORAGE DEVICE
DE10063631A1 (en) Virtual channel synchronized with a dynamic RAM for driving memory cells uses a semiconductor memory device with a base cell structure for a word driver, a main decoder and a reader booster for reading out information from the cells.
DE4211844A1 (en) SEMICONDUCTOR MEMORY DEVICE
DE69020384T2 (en) Integrated semiconductor memory circuit with the possibility of masking the write in the memory.
EP1205977A2 (en) Memory device with central connecting area
DE10065703A1 (en) Column-transistor in semiconductor device, such as a memory device, has gate electrode of column transistor bent in the active zone of the column transistor so as to increase the width of the transistor
DE4005992C2 (en) Semiconductor memory device with reduced word line coupling noise
DE4006285A1 (en) SEMICONDUCTOR STORAGE DEVICE FOR CARRYING OUT PARALLEL WRITING TESTS AND RELATED PROCEDURE
DE19646197A1 (en) Semiconductor memory device with shared word lines
DE69120020T2 (en) A read-only memory
DE3072204T2 (en) SEMICONDUCTOR MEMORY ARRANGEMENT.
DE4020895C2 (en) Semiconductor memory device for storing data with a plurality of bits and operating methods therefor
DE4406459C2 (en) Integrated semiconductor circuit device with memory cell arrangement
DE4226825A1 (en) Solid state memory with block selection circuit - uses address signals received by AND gate logic to generate signals to select and activate logic blocks
DE69027085T2 (en) Semiconductor memory device
DE4010292A1 (en) HIGH SPEED WRITING METHOD FOR TESTING RAM
DE4126050A1 (en) ARRANGEMENT OF A WORD LINE DRIVER STAGE FOR A SEMICONDUCTOR MEMORY ARRANGEMENT
EP0078338A1 (en) FET memory
DE69023594T2 (en) Semiconductor memory device.
DE4005990A1 (en) SEMICONDUCTOR MEMORY ARRANGEMENT WITH AN INTERDIGITATED WORDLINE STRUCTURE
DE60118833T2 (en) Semiconductor memory with a subdivided wordline structure

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8136 Disposal/non-payment of the fee for publication/grant