DE3716518A1 - SEMICONDUCTOR STORAGE DEVICE - Google Patents
SEMICONDUCTOR STORAGE DEVICEInfo
- Publication number
- DE3716518A1 DE3716518A1 DE19873716518 DE3716518A DE3716518A1 DE 3716518 A1 DE3716518 A1 DE 3716518A1 DE 19873716518 DE19873716518 DE 19873716518 DE 3716518 A DE3716518 A DE 3716518A DE 3716518 A1 DE3716518 A1 DE 3716518A1
- Authority
- DE
- Germany
- Prior art keywords
- mode
- melting element
- modes
- storage device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
- G11C7/1033—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers using data registers of which only one stage is addressed for sequentially outputting data from a predetermined number of stages, e.g. nibble read-write mode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Static Random-Access Memory (AREA)
Description
Die Erfindung betrifft eine Halbleiterspeicher vorrichtung. Sie bezieht sich insbesondere auf einen dynamischen Speicher mit wahlfreiem Zugriff (DRAM), der auf seinem Chip für mehr als zwei Arten von Schreib-/Leseoperationen vorgesehen ist, so beispielsweise einen Festspaltenbetrieb (static column mode), einen Hochgeschwindigkeits-Seitenbetrieb (high speed page mode), einen Bitbetrieb (nibble mode) und dergleichen, zusätzlich zur normalen Schreib-/ Leseoperation, die als sogenannter normaler Seitenbetrieb bezeichnet wird, so daß verschiedene Funktionen wahlweise durch Auswahl von einer der verschiedenen Betriebsarten auf dem gleichen Chip durchgeführt werden können.The invention relates to a semiconductor memory contraption. It relates in particular to a dynamic memory with random Access (DRAM) on his chip for more as two types of read / write operations is provided, for example one Fixed column operation (static column mode), one High speed page mode), a bit mode (nibble mode) and the like, in addition to the normal writing / Read operation called a so-called normal Side operation is referred to as different Functions optionally by selecting one of different modes of operation on the same Chip can be done.
Die neuerdings auf dem Markt erhältlichen dynamischen Speicher mit wahlfreiem Zugriff können mit hoher Geschwindigkeit Schreib-/Lese operationen wie einen Hochgeschwindigkeits- Seitenbetrieb, einen Bitbetrieb, einen Fest spaltenbetrieb und dergleichen zusätzlich zum normalen Seitenbetrieb durchführen. Zur Bildung derartiger dynamischer Speicher mit wahlfreiem Zugriff haben die Hersteller von Halbleiteranordnungen im allgemeinen eine solche Schaltung in der Weise ausgestaltet, daß es möglich ist, mehrere Betriebsarten auf dem gleichen Speicherchip auszuüben, wobei dann eine aus diesen mehreren Betriebs arten ausgewählt wurde. Hierdurch konnten sie Probleme in bezug auf die Effizienz bei der Gestaltung oder der Massenproduktion vermeiden, die dann auftreten, wenn diese dynamischen Speicher mit wahlfreiem Zugriff auf einem anderen Chip ausgebildet werden.The most recently available on the market dynamic memory with random access can read / write at high speed operations like a high-speed Side operation, a bit operation, a festival column operation and the like in addition for normal side operation. To Formation of such dynamic memories with the manufacturers of Semiconductor devices in general designed such a circuit in such a way that it is possible to use multiple modes exercise on the same memory chip then one of these multiple operating species has been selected. This allowed they have problems with efficiency in design or mass production avoid those that occur when this dynamic memory with random access be formed on another chip.
Die beabsichtigten Betriebsarten werden tatsächlich im wesentlichen so ausgewählt, daß die in einem Aluminiumverdrahtungsschritt oder dergleichen verwendeten Maskierungen verändert werden oder daß eine Verdrahtung einer besonderen Anschluß stelle bei der Montage vorgenommen wird, so daß verschiedene Chips in entsprechender Weise für die unterschiedlichen Betriebsarten zur Verfügung gestellt werden können.The intended modes of operation actually become essentially selected so that the in one Aluminum wiring step or the like used masking are changed or that wiring a special connector place during assembly, so that different chips in a similar manner for the different operating modes Can be made available.
Bei dieser bekannten Möglichkeit der Auswahl der Betriebsarten bei der Herstellung der Halbleiterspeichervorrichtung traten jedoch Probleme dadurch auf, daß mit jeder Änderung der Betriebsart die Maskierung gewechselt werden muß, wobei dieser Wechsel den Hersteller davon abhalten kann, den Forderungen seiner Abnehmer unverzüglich zu entsprechen und auch zu einer erhöhten Lagerhaltung der Chips mit besonderen Betriebsarten wegen der raschen Änderungen der Markterfordernisse führen kann. Es ist insbesondere festzustellen, daß, soweit es die herkömmlichen Halbleiter speichervorrichtungen betrifft, die Anordnung der Anschlußstellen in Abhängigkeit von der Vielfältigkeit der Baueinheiten geändert werden muß, während andererseits die Veränderung der Maskierung bei der Verdrahtung eine er hebliche Zunahme in der erforderlichen Anzahl von Maskierungen in Verbindung mit den ver schiedenen Baueinheiten bedingt.With this known possibility of selection the operating modes in the manufacture of the However, semiconductor memory devices occurred Problems due to the fact that with every change the masking mode is changed must be, this change the manufacturer can prevent the demands of his To meet customers immediately and also to an increased storage of the chips with special operating modes because of rapid changes in market requirements can lead. It should be noted in particular that as far as the conventional semiconductors storage devices concerns the arrangement the connection points depending on the Diversity of the units to be changed must, on the other hand, the change the masking when wiring a he considerable increase in the number required of masking in connection with the ver different units.
Es ist weiterhin darauf hinzuweisen, daß die bei der Verdrahtung bewirkten Änderungen es möglich machen, schnell auf Marktströmungen zu reagieren, daß aber dieses Verfahren im wesentlichen die Bereitstellung vieler An schlußstellen auf einem Chip erfordert und damit die Fläche des Chips in Beziehung zu dessen Layout entsprechend der erhöhten Anzahl von Betriebsarten vergrößert werden muß.It should also be noted that the changes in wiring caused it make possible quickly on market trends to react, but that this procedure in essential the provision of many an requires termination points on a chip and hence the area of the chip in relation to its layout according to the increased number of operating modes must be enlarged.
Es ist daher die Aufgabe der vorliegenden Erfindung, eine verbesserte Halbleiter speichervorrichtung zu schaffen, bei der eine beabsichtigte Betriebsart einfach und schnell aus einer Mehrzahl von Schreib-/Lese operationen auf dem gleichen Chip ausgewählt werden kann, ohne daß die Anzahl der benötigten Maskierungen für die Verdrahtung oder die Fläche des Chips unerwartet vergrößert werden müssen. It is therefore the task of the present Invention, an improved semiconductor to create storage device at the an intended mode of operation simple and quickly from a plurality of read / write operations selected on the same chip can be without the number of needed Masks for wiring or the The area of the chip may be enlarged unexpectedly have to.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst. Vorteilhafte Weiterbildungen der erfindungsgemäßen Halb leiterspeichervorrichtung ergeben sich aus den Unteransprüchen.This object is achieved by the in the characterizing part of claim 1 specified features solved. Beneficial Developments of the half according to the invention conductor storage device result from the subclaims.
Die Erfindung zeichnet sich dadurch aus, daß eine Mehrzahl von Betriebsartensteuerschaltungen auf einem Speicherchip zur Durchführung jeweils einer aus einer entsprechenden Mehrzahl von Schreib-/Lese-Betriebsarten, enthaltend wenigstens einen Festspaltenbetrieb, einen Hochgeschwindigkeits-Seitenbetrieb und einen Bitbetrieb, und eine Mehrzahl von Betriebs artenauswahlschaltungen auf dem Speicherchip, von denen jede ein Schmelzelement besitzt, das zur Auswahl einer jeden der Betriebsarten steuerschaltungen durchtrennbar ist, vorge sehen sind.The invention is characterized in that a plurality of mode control circuits on a memory chip to carry out each one of a corresponding plurality of Read / write modes, including at least one fixed column operation, one High-speed side mode and one Bit mode, and a plurality of mode type selection circuits on the memory chip, each of which has a melting element, that for the selection of each of the operating modes Control circuits is severable, pre are seen.
Mit der vorliegenden Halbleiterspeichervorrichtung ist es möglich, die Betriebsarten auf dem Chip auszuwählen, indem Schmelzelemente mittels eines Laserstrahls von einer externen Laser abgleichvorrichtung oder eines elektrischen Stroms von einer externen Stromversorgung durchtrennt werden, zusätzlich zu der Möglich keit der Änderung der Anschlußverdrahtung.With the present semiconductor memory device it is possible to change the operating modes on the chip to select by using melting elements a laser beam from an external laser adjustment device or an electrical Power from an external power supply be severed, in addition to the possibility speed of changing the connection wiring.
Da die Auswahl der Betriebsarten durch Durch trennen der Schmelzelemente auf dem Chip be wirkt werden kann, können die verschiedenen Typen von Chips oder Speichervorrichtungen entsprechend den beabsichtigten Betriebsarten leicht und schnell hergestellt werden, ohne daß die Anzahl der bei der Verdrahtung verwendeten Maskierungen oder die Fläche für die Anschluß stellen unnötig vergrößert wird.Since the selection of the operating modes by Through separate the melting elements on the chip can act, the different Types of chips or memory devices according to the intended operating modes can be produced easily and quickly without the number of used in the wiring Masking or the area for connection make is unnecessarily enlarged.
Gemäß der Erfindung kann einer der folgenden beiden Wege zur Auswahl einer der verschiedenen Betriebsarten beschritten werden: (1) Durch trennen eines Schmelzelements, wodurch die Layout-Fläche eines Chips minimiert wird, und (2) Verdrahtung, wodurch eine rasche Anpassung an Markterfordernisse erfolgen kann. Dies führt dazu, daß es nicht nötig ist, die gleiche Anzahl von Anschlußstellen vorzusehen wie Betriebsarten vorhanden sind, um ein Chip in die Lage zu versetzen, eine der verschiedenen Betriebsarten auszuwählen, und es doch möglich bleibt, eine Auswahleinrichtung für die Betriebs arten zu schaffen, bei der nicht die Möglichkeit zur schnellen Anpassung an die Marktverhältnisse verlorengegangen ist.According to the invention, one of the following can be two ways to choose one of the different Operating modes are followed: (1) By separate a melting element, causing the Layout area of a chip is minimized and (2) wiring, resulting in a quick Adaptation to market requirements can take place. This means that it is not necessary to use the provide the same number of connection points how modes are available to a chip to enable one of the various Select operating modes, and yet it is possible remains, a selection device for the operating to create species with no possibility for quick adaptation to market conditions has been lost.
Die Erfindung wird im folgenden anhand von in den Figuren dargestellten Ausführungsbeispielen näher erläutert. Es zeigen:The invention is described below with reference to in the embodiments shown in the figures explained in more detail. Show it:
Fig. 1 eine Schaltungsanordnung einer Betriebsartenauswahlschaltung in einer Halbleiterspeichervorrichtung gemäß einem ersten Ausführungs beispiel, Fig. 1 shows a circuit arrangement of a mode selection circuit, for example in a semiconductor memory device according to a first execution,
Fig. 2 eine Schaltungsanordnung einer Betriebsartenauswahlschaltung in einer Halbleiterspeichervorrichtung gemäß einem anderen Ausführungsbeispiel, Fig. 2 shows a circuit arrangement of a mode selection circuit in a semiconductor memory device according to another embodiment,
Fig. 3 ein Blockschaltbild einer Halb leiterspeichervorrichtung mit einer Betriebsartenauswahl schaltung entweder nach Fig. 1 oder nach Fig. 2, Fig. 3 is a block diagram of a semiconductor memory device with a mode selection circuit according to either Fig. 1 or Fig. 2,
Fig. 4 Zeitdiagramme von bei den einzelnen Betriebsarten auf tretenden Signalen der Halb leiterspeichervorrichtung nach Fig. 3, nämlich FIG. 4 shows time diagrams of signals occurring in the individual operating modes of the semiconductor memory device according to FIG. 3, namely
Fig. 4(a) ein Diagramm für den Seitenbetrieb, Fig. 4 (a) is a diagram for page mode,
Fig. 4(b) ein Diagramm für den Festspaltenbetrieb, Fig. 4 (b) is a diagram for the fixed column mode,
Fig. 4(c) ein Diagramm für den Bitbetrieb, und Fig. 4 (c) is a diagram for the bit mode, and
Fig. 5 eine schematische Ansicht mit der Darstellung eines Beispiels für die Verdrahtung. Fig. 5 is a schematic view showing an example of the wiring.
Fig. 1 enthält eine Anordnung eines als Betriebs artenauswahlschaltung 41 für eine Halbleiter speichervorrichtung dienenden logischen Schalt kreises. Diese weist einen Anschlußpunkt 11, der mit einer Verdrahtung verbunden ist, einen Widerstand 12, der ein Potential sicherstellt, wenn der Anschlußpunkt 11 nicht verdrahtet ist, Inverter 13 und 14, die aus Transistoren und dergleichen bestehen, eine mit einer nicht gezeigten elektrischen Versorgungsquelle verbundene Anschlußklemme 15, einen Knotenpunkt 16, an dem ein Signal auftritt, dessen hoher oder niedriger Pegel zur Auswahl einer von noch zu beschreibenden Betriebsartensteuerschalt kreisen 37 bis 40 dient, ein NOR-Glied 17 aus Transistoren und dergleichen, ein Schmelz element 18, das von dem Laserstrahl einer nicht gezeigten externen Laserabgleichvor richtung durchtrennt werden kann, und ein Übertragungstor 19 auf. Fig. 1 contains an arrangement of an operating mode selection circuit 41 serving for a semiconductor memory device logic circuit. This has a connection point 11 , which is connected to a wiring, a resistor 12 , which ensures a potential when the connection point 11 is not wired, inverters 13 and 14 , which consist of transistors and the like, are connected to an electrical supply source, not shown Terminal 15 , a node 16 at which a signal occurs, the high or low level to select one of the mode control circuits to be described later, 37 to 40 , a NOR gate 17 made of transistors and the like, a melting element 18 by the Laser beam of an external laser alignment device, not shown, can be cut, and a transmission gate 19 .
Fig. 2 stellt ein anderes Ausführungsbeispiel einer derartigen Schaltungsanordnung dar, die es ermöglicht, die Betriebsarten entweder durch ein elektrisches Schmelzelement oder durch Veränderung der Verdrahtung auszuwählen. Hier sind ein Schmelzelement 20, das durch einen von einer nicht gezeigten Versorgungsquelle gelieferten Strom auftrennbar ist, und ein Widerstand 22 vorgesehen. FIG. 2 shows another exemplary embodiment of such a circuit arrangement, which makes it possible to select the operating modes either by means of an electrical melting element or by changing the wiring. Here, a melting element 20 , which can be separated by a current supplied by a supply source, not shown, and a resistor 22 are provided.
Fig. 3 zeigt ein Blockschaltbild einer Halbleiter speichervorrichtung, in der eine Mehrzahl von Betriebsarten auf einem Chip eingestellt werden kann. Es ist ein in acht Abschnitte unterteilter Zusammenschluß 30 von Speicherzellenanordnungen 30 a bis 30 h, Leseverstärkern 30 i und 30 j, einem Reihendekodierer 30 k und einem Spaltendekodierer 30l dargestellt. Außerdem sind eine -Puffer schaltung 31, eine Adressenpufferschaltung 32, eine -Pufferschaltung 33, ein Vorverstärker 34, eine Dateneingangspufferschaltung 35 und ein Hauptverstärker 36 vorgesehen. Fig. 3 shows a block diagram of a semiconductor memory device in which a plurality of operating modes can be set on a chip. It is a divided into eight sections merger 30 of memory cell arrays 30 h a to 30, sense amplifiers 30 i and j 30, a row decoder 30 and a column decoder 30 k illustrated l. In addition, a buffer circuit 31 , an address buffer circuit 32 , a buffer circuit 33 , a preamplifier 34 , a data input buffer circuit 35 and a main amplifier 36 are provided.
Weiterhin sind eine Bitbetriebssteuerschaltung 37, eine Festspaltenbetriebssteuerschaltung 38, eine Normalseitenbetriebssteuerschaltung 39 und eine Hochgeschwindigkeits-Seitenbetriebs steuerschaltung 40 vorhanden. Diese Betriebs artensteuerschaltungen ergeben die in den Fig. 4(a), 4(b) und 4(c) gezeigten Betriebs arten. Es ist jedoch darauf hinzuweisen, daß der Hochgeschwindigkeits-Seitenbetrieb in der Darstellung nicht enthalten ist. In der Betriebsartenauswahlschaltung 41 sind vier der in Fig. 1 gezeigten Schaltungsanordnungen enthalten. Übertragungstore 42 bis 45 können durch die Ausgangssignale der Betriebsarten auswahlschaltung 41 in den leitenden Zustand gebracht werden.Furthermore, a bit operation control circuit 37 , a fixed column operation control circuit 38 , a normal side operation control circuit 39 and a high speed side operation control circuit 40 are provided. These mode control circuits result in the modes shown in Figs. 4 (a), 4 (b) and 4 (c). However, it should be noted that the high speed side mode is not included in the illustration. The mode selection circuit 41 contains four of the circuit arrangements shown in FIG. 1. Transmission gates 42 to 45 can be brought into the conductive state by the output signals of the operating mode selection circuit 41 .
Fig. 5 stellt eine Art der Verdrahtung von An schlußpunkten dar. Hier ist eine Baueinheit 50 gezeigt, die ein Chip 51 mit der Halbleiter speichervorrichtung nach Fig. 3 aufnimmt. Weiterhin sind ein Anschlußpunkt 52 für das Chip 51, eine Gruppe von Stiften 53, eine Gruppe von mit den jeweiligen Stiften 53 verbundenen Anschlüssen 54 und ein Draht 55 vorgesehen. Fig. 5 shows a type of wiring of connection points. Here, a unit 50 is shown, which receives a chip 51 with the semiconductor memory device of FIG. 3. Furthermore, a connection point 52 for the chip 51 , a group of pins 53 , a group of connections 54 connected to the respective pins 53 and a wire 55 are provided.
Die Arbeitsweise der Vorrichtung wird nun unter Bezugnahme auf Fig. 1 erläutert. Nach diesem Ausführungsbeispiel kann eine besondere Betriebsart erhalten werden, indem die Verdrahtung zum Anschlußpunkt 11 auf Erd potential gelegt wird oder das Schmelzelement 18 durchtrennt wird, da der Ausgangsknotenpunkt 16 des NOR-Gliedes 17 und eine mit diesem ver bundene interne oder Betriebsartensteuerschaltung auf Erdpotential gehalten sind. The operation of the device will now be explained with reference to FIG. 1. According to this embodiment, a special operating mode can be obtained by connecting the wiring to the connection point 11 to earth potential or by cutting the fusible element 18 since the output node 16 of the NOR gate 17 and an internal or operating mode control circuit connected to it are kept at earth potential .
Dies bedeutet mit anderen Worten, wenn die Ver drahtung nicht durchgeführt oder das Schmelz element nicht durchtrennt wird, daß, da der Eingang des Inverters 13 über den Widerstand 12 und auch der Eingang des Inverters 14 auf dem Spannungspegel der mit der Versorgungsquelle verbundenen Anschlußklemme 15 gehalten sind, sich die beiden Eingänge des NOR-Gliedes 17 auf dem niedrigen logischen Pegel und damit der Knotenpunkt 16 auf dem hohen logischen Pegel befinden. Wenn dann der Anschlußpunkt 11 mit dem Erdpotential verdrahtet ist, liegen der Eingang des Inverters 13 auf dem niedrigen logischen Pegel und einer der Eingänge des NOR-Gliedes 17 auf dem hohen logischen Pegel und demgemäß der Knotenpunkt 16 auf dem niedrigen logischen Pegel.In other words, if the wiring is not carried out or the fusible element is not severed, since the input of the inverter 13 is held at the voltage level of the terminal 15 connected to the supply source via the resistor 12 and also the input of the inverter 14 are, the two inputs of the NOR gate 17 at the low logic level and thus the node 16 are at the high logic level. Then when the connection point 11 is wired to the ground potential, the input of the inverter 13 is at the low logic level and one of the inputs of the NOR element 17 is at the high logic level and accordingly the node 16 is at the low logic level.
Der Knotenpunkt 16 kann auch anstelle der Ver drahtung des Anschlußpunktes dadurch auf den niedrigen logischen Pegel gebracht werden, daß das Schmelzelement 18 mittels eines Laser strahles durchtrennt wird. Der Eingang des Inverters, der sich von dem Durchtrennen des Schmelzelements 18 auf dem hohen logischen Pegel befand, kann nämlich durch Durchtrennen des Schmelzelements 18 auf den niedrigen logischen Pegel übergeführt werden. Da dies bewirkt, daß der andere der Eingänge des NOR-Gliedes 17 auf dem hohen logischen Pegel liegt, ist dann der Knotenpunkt 16 auf dem niedrigen logischen Pegel.The node 16 can also be brought to the low logic level in place of the wiring of the connection point in that the melting element 18 is cut by means of a laser beam. The input of the inverter, which was from the severing of the fusible element 18 is at the high logic level, namely, can be converted by severing of the fusible element 18 to the low logic level. Since this causes the other of the inputs of NOR gate 17 to be at the high logic level, node 16 is then at the low logic level.
Auf diese Weise können, da der mit einem der Übertragungstore 42 bis 45 verbundene Knotenpunkt 16 durch Verdrahten des Anschlußpunktes 11 auf Erdpotential oder Durchtrennen des Schmelz elements 18 mit einem Laserstrahl auf den niedrigen logischen Pegel gesetzt werden kann, vier verschiedene Arten von dynamischen Speichern mit wahlfreiem Zugriff auf einem einzigen Chip vorgesehen werden, indem nur das gewünschte Übertragungstor, d.h. das der Bitbetriebssteuerschaltung 37, der Fest spaltenbetriebssteuerschaltung 38, der Normal seitenbetriebssteuerschaltung 39 oder der Hochgeschwindigkeits-Seitenbetriebssteuer schaltung 40 zugeordnete Übertragungstor eingeschaltet wird. Es ist darauf hinzuweisen, daß, da verschiedene Chips nicht nur durch Schmelzen mittels Laserstrahlen, sondern auch durch Verdrahten erhalten werden können, die vom Anschlußpunkt eingenommene Fläche im Ver gleich zu den bekannten Vorrichtungen reduziert werden kann und eine rasche Anpassung an die Markterfordernisse möglich ist. Während bei dem Ausführungsbeispiel gemäß Fig. 1 das Schmelzelement 18 durch den Laserstrahl durch trennt wird, kann im Ausführungsbeispiel nach Fig. 2 das elektrische Schmelzelement 20 durch Anlegen eines Potentials mit hohem Pegel an den Gate-Anschluß 24 des Transistors 23 durch trennt und die gleiche Wirkung wie bei dem Ausführungsbeispiel nach Fig. 1 erzielt werden.In this way, since the node 16 connected to one of the transmission gates 42 to 45 can be set to the low logic level by wiring the connection point 11 to earth potential or by severing the melting element 18 with a laser beam, four different types of dynamic memories with optional Access can be provided on a single chip by switching only the desired transmission gate, that is, the bit operation control circuit 37 , the fixed column operation control circuit 38 , the normal side operation control circuit 39 or the high speed side operation control circuit 40 associated transmission gate. It should be noted that since various chips can be obtained not only by melting using laser beams, but also by wiring, the area occupied by the connection point can be reduced in comparison to the known devices and a rapid adaptation to market requirements is possible. While in the embodiment of FIG. 1, the fuse element 18 is determined by the laser beam cut through the electrical fuse element 20 a potential of high level to the gate terminal 24 of transistor 23 may in the embodiment of Fig. 2 by applying severed and the same Effect as in the embodiment of FIG. 1 can be achieved.
Es ist weiter festzustellen, daß, obgleich beim vorbeschriebenen Ausführungsbeispiel die Er läuterung in bezug auf den Bitbetrieb, den Fest spaltenbetrieb, den normalen Seitenbetrieb und den Hochgeschwindigkeits-Seitenbetrieb als die vier Arten von Betriebsmöglichkeiten durch geführt wurde, auch andere Betriebsarten als diese einschließlich neuer, erst in der Zukunft einsetzbarer Betriebsarten, ver wendet werden können. Auch ist darauf hin zuweisen, daß die verschiedenen Betriebs arten, auf die die Erfindung anwendbar ist, nicht auf die vier vorerwähnten Arten be schränkt ist, sondern daß auf jede Vielzahl von Betriebsarten angewendet werden kann.It should also be noted that, although the The embodiment described above purification in relation to the bit mode, the festival column operation, normal page operation and the high speed side mode than that through four types of operations other operating modes than this, including new ones, only in the Future usable operating modes, ver can be applied. It also points out assign that different operating types to which the invention is applicable, not in the four ways mentioned above is limited, but that to any variety of operating modes can be applied.
Die Ausbildung der für die Erfindung einsetz baren Halbleiter-Chips braucht nicht auf die im vorliegenden Ausführungsbeispiel darge stellte begrenzt zu werden, sondern es kann jede Ausbildung zur Anwendung kommen, wenn bei dieser ein peripherer Schaltkreis vor handen ist, der mehr als zwei Betriebsarten auf einem einzelnen Chip ermöglicht.The training used for the invention ed semiconductor chips does not need to Darge in the present embodiment posed to be limited but it can any training will apply if in this a peripheral circuit is there of more than two modes of operation on a single chip.
Obgleich im beschriebenen Ausführungsbeispiel vier der in Fig. 1 gezeigten Betriebsarten auswahlschaltungen entsprechend den verfügbaren Betriebsarten eingesetzt sind, ist es zulässig, wenn wenigstens zwei dieser Schaltungen vor gesehen sind. In diesem Fall können die Aus gangssignale dieser beiden Betriebsarten auswahlschaltungen dekodiert werden. Die Erfindung ist im allgemeinen anwendbar, voraus gesetzt, daß wenigstens eine Anzahl n von Betriebsartenauswahlschaltungen vorhanden sind, die 2 n verschiedenen Betriebsarten entsprechen (wobei n eine positive ganze Zahl darstellt). Although in the exemplary embodiment described four of the operating modes shown in FIG. 1 selection circuits are used in accordance with the available operating modes, it is permissible for at least two of these circuits to be provided. In this case, the output signals from these two operating modes selection circuits can be decoded. The invention is generally applicable provided that there are at least a number n of mode selection circuits corresponding to 2 n different modes (where n is a positive integer).
Obwohl im vorliegenden Ausführungsbeispiel alle Betriebsarten entweder durch Durch trennen des Schmelzelements oder durch ent sprechende Verdrahtung ausgewählt werden können, ist es nicht unbedingt erforderlich, beide für alle Betriebsarten vorzusehen, und die Betriebsarten können natürlich einfach durch Durchtrennen des Schmelzelements ausgewählt werden.Although in the present embodiment all operating modes either through separate the melting element or by ent speaking wiring can be selected it is not absolutely necessary to provide both for all operating modes, and the modes of operation can of course be simple by cutting the melting element to be chosen.
Claims (6)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61146687A JPS634492A (en) | 1986-06-23 | 1986-06-23 | Semiconductor storage device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3716518A1 true DE3716518A1 (en) | 1988-01-14 |
| DE3716518C2 DE3716518C2 (en) | 1991-07-04 |
Family
ID=15413306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19873716518 Granted DE3716518A1 (en) | 1986-06-23 | 1987-05-18 | SEMICONDUCTOR STORAGE DEVICE |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4833650A (en) |
| JP (1) | JPS634492A (en) |
| KR (1) | KR920006011B1 (en) |
| DE (1) | DE3716518A1 (en) |
| FR (1) | FR2600453B1 (en) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960003526B1 (en) | 1992-10-02 | 1996-03-14 | 삼성전자주식회사 | Semiconductor memory device |
| US5528551A (en) * | 1987-05-21 | 1996-06-18 | Texas Instruments Inc | Read/write memory with plural memory cell write capability at a selected row address |
| JP2623460B2 (en) * | 1987-09-16 | 1997-06-25 | 株式会社日立製作所 | Semiconductor storage device |
| KR900008554B1 (en) * | 1988-04-23 | 1990-11-24 | 삼성전자 주식회사 | A circuit for selecting memory operation mode |
| JPH0281619A (en) * | 1988-09-19 | 1990-03-22 | Toray Ind Inc | Casting of thermoplastic resin film |
| US4987325A (en) * | 1988-07-13 | 1991-01-22 | Samsung Electronics Co., Ltd. | Mode selecting circuit for semiconductor memory device |
| US5083293A (en) * | 1989-01-12 | 1992-01-21 | General Instrument Corporation | Prevention of alteration of data stored in secure integrated circuit chip memory |
| JPH0611804B2 (en) * | 1989-03-01 | 1994-02-16 | 東レ株式会社 | Surface treatment method for thermoplastic film |
| JPH078529B2 (en) * | 1989-03-13 | 1995-02-01 | 東レ株式会社 | Method for producing biaxially oriented polyester film for magnetic recording medium |
| US5217917A (en) * | 1990-03-20 | 1993-06-08 | Hitachi, Ltd. | Semiconductor memory device with improved substrate arrangement to permit forming a plurality of different types of random access memory, and a testing method therefor |
| US5113511A (en) * | 1989-06-02 | 1992-05-12 | Atari Corporation | System for dynamically providing predicted high/slow speed accessing memory to a processing unit based on instructions |
| DE58908287D1 (en) * | 1989-06-30 | 1994-10-06 | Siemens Ag | Integrated circuit arrangement. |
| US4970418A (en) * | 1989-09-26 | 1990-11-13 | Apple Computer, Inc. | Programmable memory state machine for providing variable clocking to a multimode memory |
| IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Integrated circuit i/o using a high performance bus interface |
| US5780918A (en) * | 1990-05-22 | 1998-07-14 | Seiko Epson Corporation | Semiconductor integrated circuit device having a programmable adjusting element in the form of a fuse mounted on a margin of the device and a method of manufacturing the same |
| EP1050820A3 (en) * | 1990-12-25 | 2001-06-06 | Mitsubishi Denki Kabushiki Kaisha | A semiconductor memory device with a large storage capacity memory and a fast speed memory |
| US5587964A (en) * | 1991-06-28 | 1996-12-24 | Digital Equipment Corporation | Page mode and nibble mode DRAM |
| JP2856988B2 (en) * | 1992-08-21 | 1999-02-10 | 株式会社東芝 | Semiconductor integrated circuit |
| US6279116B1 (en) | 1992-10-02 | 2001-08-21 | Samsung Electronics Co., Ltd. | Synchronous dynamic random access memory devices that utilize clock masking signals to control internal clock signal generation |
| US5355344A (en) * | 1992-11-13 | 1994-10-11 | Sgs-Thomson Microelectronics, Inc. | Structure for using a portion of an integrated circuit die |
| JP2888081B2 (en) * | 1993-03-04 | 1999-05-10 | 日本電気株式会社 | Semiconductor storage device |
| JP3344494B2 (en) * | 1993-03-23 | 2002-11-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Single clock memory with page mode |
| US5418756A (en) * | 1993-09-30 | 1995-05-23 | Sgs-Thomson Microelectronics, Inc. | Edge transition detection disable circuit to alter memory device operating characteristics |
| US5457659A (en) * | 1994-07-19 | 1995-10-10 | Micron Technology, Inc. | Programmable dynamic random access memory (DRAM) |
| JP3526100B2 (en) * | 1995-03-06 | 2004-05-10 | 株式会社ルネサステクノロジ | Mode setting circuit |
| JPH08321173A (en) * | 1995-05-23 | 1996-12-03 | Mitsubishi Electric Corp | Semiconductor memory |
| US5657293A (en) * | 1995-08-23 | 1997-08-12 | Micron Technology, Inc. | Integrated circuit memory with back end mode disable |
| JP2786152B2 (en) * | 1996-04-25 | 1998-08-13 | 日本電気アイシーマイコンシステム株式会社 | Semiconductor integrated circuit device |
| US6608792B2 (en) * | 2000-11-09 | 2003-08-19 | Texas Instruments Incorporated | Method and apparatus for storing data in an integrated circuit |
| DE10056590A1 (en) | 2000-11-15 | 2002-05-23 | Philips Corp Intellectual Pty | Digital signal processing and/or storing circuit for smart card controller has at least one programmable fuse formed in multiple stages |
| US7299327B2 (en) * | 2005-02-18 | 2007-11-20 | International Business Machines Corporation | Content-on-demand memory key with positive access evidence feature |
| JP2019134693A (en) * | 2018-02-05 | 2019-08-15 | 株式会社マキタ | Hedge trimmer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4446534A (en) * | 1980-12-08 | 1984-05-01 | National Semiconductor Corporation | Programmable fuse circuit |
| DE3637336A1 (en) * | 1985-12-11 | 1987-06-19 | Mitsubishi Electric Corp | SEMICONDUCTOR STORAGE DEVICE |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2948159C2 (en) * | 1979-11-29 | 1983-10-27 | Siemens AG, 1000 Berlin und 8000 München | Integrated memory module with selectable operating functions |
| JPS5685934A (en) * | 1979-12-14 | 1981-07-13 | Nippon Telegr & Teleph Corp <Ntt> | Control signal generating circuit |
| JPS5956284A (en) * | 1982-09-24 | 1984-03-31 | Hitachi Micro Comput Eng Ltd | Semiconductor storage device |
| JPS59135695A (en) * | 1983-01-24 | 1984-08-03 | Mitsubishi Electric Corp | Semiconductor storage device |
| US4586167A (en) * | 1983-01-24 | 1986-04-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
| DE3318123A1 (en) * | 1983-05-18 | 1984-11-22 | Siemens AG, 1000 Berlin und 8000 München | CIRCUIT ARRANGEMENT WITH A DATA MEMORY AND A CONTROL UNIT FOR READING, WRITING AND ERASING THE MEMORY |
| US4590388A (en) * | 1984-04-23 | 1986-05-20 | At&T Bell Laboratories | CMOS spare decoder circuit |
| US4685084A (en) * | 1985-06-07 | 1987-08-04 | Intel Corporation | Apparatus for selecting alternate addressing mode and read-only memory |
-
1986
- 1986-06-23 JP JP61146687A patent/JPS634492A/en active Pending
-
1987
- 1987-04-02 US US07/034,094 patent/US4833650A/en not_active Expired - Fee Related
- 1987-04-13 KR KR1019870003516A patent/KR920006011B1/en not_active IP Right Cessation
- 1987-05-18 DE DE19873716518 patent/DE3716518A1/en active Granted
- 1987-06-22 FR FR8708731A patent/FR2600453B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4446534A (en) * | 1980-12-08 | 1984-05-01 | National Semiconductor Corporation | Programmable fuse circuit |
| DE3637336A1 (en) * | 1985-12-11 | 1987-06-19 | Mitsubishi Electric Corp | SEMICONDUCTOR STORAGE DEVICE |
Non-Patent Citations (2)
| Title |
|---|
| D. Bursky: Innovative chip designs lead to dense, superfast RAMs. In: Electronic Design, 18.08.1983, S. 97-102, 104,106,108,110,112 * |
| M.Kumanoya et al.: A Reliable 1-Mbit DRAM with a Multi-Bit-Test Mode. In: IEEE Journal of Solid-State Circuits, Vol. SC-20, No. 5, Okt. 1985, S. 909-912 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS634492A (en) | 1988-01-09 |
| DE3716518C2 (en) | 1991-07-04 |
| FR2600453A1 (en) | 1987-12-24 |
| KR920006011B1 (en) | 1992-07-25 |
| US4833650A (en) | 1989-05-23 |
| KR880000965A (en) | 1988-03-30 |
| FR2600453B1 (en) | 1993-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3716518C2 (en) | ||
| DE69620022T2 (en) | LASER FUSE BANK STRUCTURE | |
| DE69406074T2 (en) | Integrated semiconductor memory circuit | |
| DE19650715B4 (en) | Sub-word line driver circuit and semiconductor memory device using the same | |
| DE3305056C2 (en) | Semiconductor memory | |
| DE3886114T2 (en) | Semiconductor memory device with redundant memory cell matrix. | |
| DE69600591T2 (en) | Semiconductor memory device | |
| DE68924740T2 (en) | Semiconductor memory cells and semiconductor memory device with these cells. | |
| DE4441183C2 (en) | Semiconductor device and method for driving replacement word lines in a semiconductor device | |
| DE3037130A1 (en) | SEMICONDUCTOR STORAGE CIRCUIT AND ADDRESS IDENTIFICATION CIRCUIT THEREFOR | |
| DE69020384T2 (en) | Integrated semiconductor memory circuit with the possibility of masking the write in the memory. | |
| DE2335785B2 (en) | Circuit arrangement for testing a matrix wiring | |
| DE2646653C3 (en) | ||
| EP0224887A1 (en) | Gate array arrangement using the CMOS technique | |
| DE69126045T2 (en) | Memory circuit with improved power connections | |
| DE10335012B4 (en) | Semiconductor memory device having a plurality of memory arrays and associated data processing method | |
| DE3337850C2 (en) | ||
| DE3405608C2 (en) | ||
| DE69125576T2 (en) | Memory array with current mirror type sense amplifiers | |
| DE2912692A1 (en) | SEMICONDUCTOR STORAGE | |
| DE69119252T2 (en) | Semiconductor memory device | |
| DE2332555A1 (en) | DAMAGED MEMORY CELLS CONTAINING A MONOLITHIC SEMICONDUCTOR CHIP WITH LOW POWER Loss | |
| DE69119141T2 (en) | Semiconductor memory device | |
| DE102004020306B4 (en) | A method of programming a memory array and programmed memory array | |
| DE3028778C2 (en) | Decoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |