DE3932675A1 - Virtuelles maschinensystem - Google Patents

Description

Die Erfindung liegt auf dem Gebiet von Datenverarbeitungssystemen und betrifft ein virtuelles Maschinensystem, das sich vorteilhaft zum Lauf einer Vielzahl von Betriebssystemen auf einem Informationsverarbeitungssystem eignet.

Auf dem Gebiet der Informations- oder Datenverarbeitung ist bereits ein virtuelles Maschinensystem für einen Mehrprozessoraufbau bekannt (kurz virtuelles Mehrprozessormaschinensystem), in dem eine Vielzahl von realen Befehlsprozessoren (IP s) mehreren virtuellen Maschinen zugeordnet sind und für diese arbeiten. Ein Beispiel für ein solches bekanntes virtuelles Maschinensystem ist in der Druckschrift "IBM System/370 Extended Architecture Interpretive Execution SA22-7095" vom Januar 1984 beschrieben.

Damit ein Computersystem, das eine Mehrprozessorkonfiguration hat, richtig als Informationsverarbeitungssystem arbeitet, wird im allgemeinen ein Verfahren angewendet, bei dem, wenn der Inhalt eines Hauptspeichers als Ergebnis einer Befehlsausführung durch einen Befehlsprozessor fortgeschrieben wird, ein Signal zum Ungültigmachen eines Eintrags in einem Pufferspeicher, der in jedem Befehlsprozessor enthalten ist und der jeweils eine Kopie des Inhalts des Hauptspeichers enthält, zu den einzelnen Befehlsprozessoren gesendet wird, worauf in jedem Befehlsprozessor der Eintrag des Pufferspeichers ungültig gemacht wird. Auch kann im Falle des oben genannten virtuellen Maschinensystems mit Mehrprozessorkonfiguration die Möglichkeit entstehen, daß die Einträge der in den virtuellen Maschinen enthaltenen Pufferspeicher unnötigerweise vernichtet werden; dies kann nämlich auch durch anderen virtuellen Maschinen zugeordnete Befehlsprozessoren geschehen, die mit der Ausführung des betreffenden Befehls nicht direkt befaßt sind, da das Signal zum Ungültigmachen des Eintrags im Pufferspeicher an alle Befehlsprozessoren, die den virtuellen Maschinen zugeordnet sind, ausgegeben wird. Eine solche Möglichkeit ist insbesondere dann gegeben, falls in dem Informationsverarbeitungssystem die Adresse des Eintrags im Pufferspeicher nicht durch sämtliche Bits der entsprechenden Adresse des Hauptspeichers, sondern nur durch einen Teil der Adreßbits angegeben wird, wobei dieselbe Eintragsadresse im Pufferspeicher unterschiedliche Adressen des Hauptspeichers angibt. Dadurch werden solche Einträge im Übermaß vernichtet, wodurch die Verarbeitungsleistung des ganzen Systems beträchtlich verringert wird. Zusätzlich wird, wenn ein Befehl zum Vernichten eines Eintrags eines TLB (Adreßumsetzpuffer) ausgeführt wird, ein Signal zum Ungültigmachen des Eintrags des TLB s ebenfalls an sämtliche Befehlsprozessoren gesendet, was bedeutet, daß die Einträge der TLB s in den Befehlsprozessoren, die den anderen virtuellen Maschinen zugeordnet sind, zu häufig vernichtet werden. Außerdem kann auch im Falle die Eintragsadresse des TLB s durch einen Teil der virtuellen Speicheradresse definiert ist, ein übermäßig häufiges Vernichten eines Eintrags stattfinden, wodurch ebenfalls die Verarbeitungsleistung des ganzen Systems verringert wird.

Deshalb ist es Aufgabe der Erfindung, ein virtuelles Maschinensystem, das eine Mehrprozessorkonfiguration aufweist, so zu ermöglichen, daß ein übermäßig häufiges Vernichten von Einträgen in Pufferspeichern vermieden und die Verarbeitungsleistung gesteigert wird.

Zur Lösung dieser Aufgabe ist gemäß einem Merkmal der Erfindung ein Informationsverarbeitungssystem vorgesehen, das mehrere reale Befehlsprozessoren und einen mehreren virtuellen Maschinen in einer solchen Art zugeordneten Hauptspeicher aufweist, daß das so realisierte virtuelle Maschinensystem eine Vielzahl von virtuellen Maschinen aufweist, von denen jede die gleiche Zahl virtueller Befehlsprozessoren wie die Anzahl der jeweils zugeordneten realen Befehlsprozessoren enthält, wobei die Hauptspeicher der einzelnen virtuellen Maschinen aus aufeinanderfolgenden Speicherbereichen des den virtuellen Maschinen zugeordneten realen Hauptspeichers bestehen. Erfindungsgemäß ist eine Registriertabelle vorgesehen, um die Befehlsprozessoren der einzelnen virtuellen Maschinen und die entsprechenden realen Befehlsprozessoren zu verzeichnen.

Genauer sind in der Registriertabelle die korrespondierenden Beziehungen zwischen den virtuellen Maschinen und den realen Befehlsprozessoren verzeichnet. Demgemäß wird, wenn beispielshaft angenommen wird, daß vier reale Befehlsprozessoren erreichbar sind und daß zwei dieser realen Befehlsprozessoren als zu einer gegebenen virtuellen Maschine gehörende reale Befehlsprozessoren verzeichnet sind, zur Registriertabelle beim Betrieb des virtuellen Maschinensystems zugegriffen, wodurch der Einfluß der Operation eines realen Befehlsprozessors, der ein Teil der gegebenen virtuellen Maschine der Mehrprozessorkonfiguration ist, auf diese virtuelle Maschine, die diese beiden realen Befehlsprozessoren verwendet, beschränkt bleibt (d. h. auf den anderen realen Befehlsprozessor, der den anderen Teil dieser virtuellen Maschine organisiert, jedoch nicht die Operationen anderer realer Befehlsprozessoren, die anderen virtuellen Maschinen zugeordnet sind, beeinflußt).

Die Erfindung wird im folgenden anhand der Zeichnung näher beschrieben. Es zeigt

Fig. 1 ein Blockdiagramm einer prinzipiellen Anordnung eines virtuellen Maschinensystems gemäß einem bevorzugten Ausführungsbeispiel der Erfindung;

Fig. 2 ein die Korrespondenz zwischen realen Befehlsprozessoren und virtuellen Maschinenbefehlsprozessoren darstellendes Diagramm;

Fig. 3A eine Tabelle mit Korrespondenzen zwischen den virtuellen Maschinen und den zugeordneten realen Befehlsprozessoren;

Fig. 3B den Aufbau einer in dem in Fig. 1 gezeigten System verwendeten Registriertabelle gemäß der Erfindung;

Fig. 4 Einzelheiten derjenigen Teile von Strukturen eines realen Befehlsprozessors (IP) und einer Systemsteuerung (SC) in dem in Fig. 1 dargestellten System, die die vorliegende Erfindung betreffen; und

Fig. 5 im einzelnen den Aufbau eines Befehlsprozessors, der eine virtuelle Mehrprozessormaschine bildet, in Zusammenarbeit mit einem anderen Befehlsprozessor.

In Fig. 2 sind die gegenseitigen Beziehungen zwischen den die virtuellen Maschinen bildenden Befehlsprozessoren und den diesen zugeordneten realen Befehlsprozessoren eines beispielshaft angenommenen Systems dargestellt, in dem mehrere reale Befehlsprozessoren (IP) und ein Hauptspeicher einigen virtuellen Maschinen zugeordnet sind bzw. auf diese aufgeteilt sind. Genauer ist im Falle eine virtuelle Maschine einen Befehlsprozessor enthält, d. h. bei einer Ein-Prozessorkonfiguration der virtuellen Maschine, genau ein realer Befehlsprozessor, der der Ein-Prozessormaschine zugeordnet ist, vorhanden. Im anderen Fall, wenn eine virtuelle Maschine zwei Befehlsprozessoren enthält, d. h. im Falle die virtuelle Maschine eine zweiteilige Prozessorkonfiguration hat, genau zwei reale Befehlsprozessoren der virtuellen Maschine zugeordnet sind. In der gleichen Weise erhöht sich die Zahl der der virtuellen Maschine zugeordneten realen Befehlsprozessoren entsprechend der Zunahme der in einer virtuellen Maschine enthaltenen Befehlsprozessoren. Die höchste Anzahl der Befehlsprozessoren, die einer virtuellen Maschine zugeordnet werden können, ist auf die Anzahl der in dem Verarbeitungssystem insgesamt vorhandenen Zahl von realen Prozessoren beschränkt.

Fig. 1 zeigt eine prinzipielle Anordnung eines erfindungsgemäß gestalteten virtuellen Maschinensystems, bei dem die Eingabe/Ausgabe-Steuerungen nicht dargestellt sind. Im folgenden werden Operationen zum Ungültigmachen eines Eintrags eines Pufferspeichers (BS) sowie eines Eintrags in einem Adressenumsetzpufferspeicher (TLB) als derartige Ungültigkeitsoperation beschrieben, deren Auswirkung bezüglich des Bereichs, in dem die Operation Einfluß ausübt, beschränkt ist.

Eine virtuelle Maschine 0 besteht aus einem realen Befehlsprozessor (IP₀) 1, der einen Pufferspeicher (BS) 5 und einen Adressenumsetzpufferspeicher (TLB) 9 aufweist und einen Hauptspeicherbereich MS₀, der einen der virtuellen Maschine 0 zugeordneten Bereich eines geteilten Hauptspeichers 15 bildet. Außerdem besteht eine virtuelle Maschine I aus einem realen Befehlsprozessor (IP₁) 2, einem realen Befehlsprozessor (IP₂) 3, jeweils in den realen Befehlsprozessoren 2 und 3 enthaltenen Pufferspeichern (BS) 6 und 7 und Adressenumsetzpufferspeichern (TLB) 10 und 11 sowie einem dem Bereich MS₀ folgenden Speicherbereich MS₁ des Hauptspeichers 15. Schließlich besteht eine virtuelle Maschine II aus einem realen Befehlsprozessor (IP₃) 4, einem Pufferspeicher (BS) 8 und einem Adressenumsetzpufferspeicher (TLB) 12, die in dem realen Befehlsprozessor (IP₃) 4 enthalten sind, sowie einem auf den Speicherbereich MS₁ folgenden Speicherbereich MS₂ des Hauptspeichers 15. Zugriffe zum Hauptspeicher MS 15 des gesamten Systems werden insgesamt von einer Systemsteuerung (SC) 13 gesteuert, in der eine Registriertabelle 14 enthalten ist. Da die Speicherbereiche MS₀, MS₁ und MS₂ ausschließlich jeweils den virtuellen Maschinen 0, I, II zugeordnet sind, besteht Unabhängigkeit der jeweiligen in den Pufferspeichern (BS) gespeicherten Kopien des Hauptspeichers sowie der jeweiligen Adressenpaare, die in den jeweiligen Adressenumsetzpufferspeichern (TLB) gespeichert sind.

Die Fig. 3A und 3B zeigen Tabellen, die die Korrespondenzbeziehungen zwischen den Befehlsprozessoren, die die virtuellen Maschinen bilden und den ihnen zugeordneten realen Befehlsprozessoren in dem in Fig. 1 dargestellten System, darstellen. Im einzelnen zeigt Fig. 3A tabellarisch die Korrespondenzbeziehungen zwischen den virtuellen Maschinen 0, I und II und den ihnen zugeordneten realen Befehlsprozessoren IP₀ bis IP₃. Fig. 3B zeigt die entsprechenden in der Registriertabelle 14 verzeichneten Inhalte. In Fig. 3B werden die den Befehlsprozessoren zugeteilten Identifikationsnummern jeweils durch die Zeilenidentifikationsnummern eingegeben, wobei die Identifikationsnummer der Spalte, in der die Zeilenidentifikationsnummer eine "1" annimmt, die Identifikationsnummer des anderen Partner-Befehlsprozessors (IP) in der virtuellen Maschine der Mehrprozessorkonfiguration darstellt (die virtuelle Maschine I mit Zwei-Prozessorkonfiguration im Fall des dargestellten Ausführungsbeispiels). Wie die in Fig. 3B dargestellte Tabelle zeigt, bildet der Befehlsprozessor (IP₂) 3 zusammen mit dem Befehlsprozessor (IP₁) 2 die Mehrprozessormaschine I. Anders ausgedrückt, bildet der Befehlsprozessor (IP₁) 2 zusammen mit dem Befehlsprozessor (IP₂) 3 die virtuelle Zwei-Prozessormaschine. Andererseits stellen die Zeilen- und Spaltennummern IP₀ und IP₃ die Ein-Prozessormaschinen 0 und II dar.

Nun wird beispielsweise angenommen, daß ein Befehl zum Neuschreiben des Inhalts des Speicherbereichs MS₁ des Hauptspeichers 15 von dem Befehlsprozessor (IP₁) 2 ausgeführt wird. In diesem Fall, wenn der fortzuschreibende Inhalt als im Pufferspeicher (BS) 7 des Befehlsprozessors (IP₂) 3 als Ergebnis der erwähnten Befehlsausführung, gespeichert erkannt wird, muß der Eintrag des Pufferspeichers (BS) 7 vernichtet werden. Zu diesem Zweck wird auf die Befehlsausführung durch den Befehlsprozessor (IP₁) 2 nicht nur der Eintrag des Pufferspeichers (BS) 6 fortgeschrieben, sondern auch eine Speicheranforderung für den Speicherbereich MS₁ an die Systemsteuerung (SC) 13 ausgegeben. Daraufhin sendet die Systemsteuerung (SC) 13 die Anforderung zum Fortschreiben des Inhalts in dem Speicherbereich MS₁ an den Hauptspeicher 15 zusammen mit den zu ersetzenden Daten und findet gleichzeitig den anderen Partner-Befehlsprozessor (IP₂) 3 der virtuellen Maschine I wieder auf, indem sie zur Registriertabelle 14 zugreift, woraufhin die Systemsteuerung (SC) 13 ein Signal für das Ungültigmachen des Eintrags des Pufferspeichers (BS) 7 dem Partner-Befehlsprozessor (IP₂) 3 zusendet. Auf den Empfang des Vernichtungssignals für den BS-Eintrag vernichtet der Befehlsprozessor (IP₂) 3 den Inhalt des Pufferspeichers 7. In diesem Zusammenhang muß hervorgehoben werden, daß in der Registriertabelle 14, zu der die Systemsteuerung 13 zugreift, weder der Befehlsprozessor 1 (IP₀) noch der Befehlsprozessor 4 (IP₃) als zur virtuellen Maschine I zugehörige Einträge registriert sind. Demgemäß erhalten auch die Befehlsprozessoren 1 (IP₀) oder 4 (IP₃) kein Vernichtungssignal. Auf diese Weise sind die unnötigen und überflüssigen Vernichtungen der Einträge der Pufferspeicher 5 und 8 der Befehlsprozessoren 1 und 4 vermieden.

Außerdem greift die Systemsteuerung 13, wenn ein einen Eintrag im Adreßumsetzpuffer ungültig machender Befehl vom Befehlsprozessor (IP₂) 3 ausgeführt wird, zur Registriertabelle zu, um ein Vernichtungssignal für den Eintrag in Adreßumsetzpuffer (TLB) 10 im Befehlsprozessor (IP₁) 2 zu senden. Dadurch wird der Eintrag des TLB 10 vernichtet.

Die obige Beschreibung zeigt deutlich auf, daß es möglich ist, den durch die Operationen der virtuellen Mehrprozessormaschine beeinflußten Operationsbereich im virtuellen Maschinensystem durch das Vorsehen der Registriertabelle 14 auf ein ausreichendes Maß zu beschränken.

Fig. 4 zeigt im einzelnen solche Teile der realen Befehlsprozessoren (IP₁) 2 und der Systemsteuerung (SC) 13 gemäß Fig. 1, die Bezug zur vorliegenden Erfindung haben. Fig. 5 zeigt im einzelnen einen Aufbau des Befehlsprozessors (IP₂) 3, der zusammen mit dem Befehlsprozessor (IP₁) 2 die Mehr-Prozessormaschine I bildet, in Zusammenarbeit mit dem letztgenannten Befehlsprozessor (IP₁) 2.

Gemäß Fig. 4 wird bei der Ausführung einer Speicheroperation durch den Befehlsprozessor (IP₁) 2 ein Pufferspeicherfeld (BAA₁) 6 a, das als Inhaltsverzeichnis des Pufferspeichers (BS₁) 6 dient, auf assoziative Weise zur Ermittlung der Adresse des Eintrags im Pufferspeicher (BS₁) 6 wiedergewonnen. Dies geschieht unter Verwendung der in einem Speicheradreßregister 36 im Befehlsprozessor (IP₁) 2 gespeicherten Adresse.

Anders gesagt, wird unter Verwendung des Blockadressenteils und des Spaltenadressenteils der Speicheradresse als Wiedergewinnungsschlüssel assoziativ ermittelt, ob die betreffende Speicheradresse in dem Pufferadreßfeld (BAA₁) 6 a registriert ist oder nicht, d. h., ob eine Kopie eines Blocks des Hauptspeichers (MS) 15 im Pufferspeicher (BS₁) 6 gespeichert ist. Wenn diese Kopie gespeichert ist, besteht die Adresse des Eintrags des Pufferspeichers (BS₁) 6 aus einem durch einen Vergleicher 37 erzeugten Zeilenadreßteil und einem Zeilenadreßteil, den ein Adreßgenerator 38 erzeugt und einem Spaltenadreßteil der Speicheradresse im Speicheradressenregister 36, woraufhin ein im Datenregister 137 gespeichertes Datum in dem durch die Eintragsadresse angegebenen Eintrag gespeichert wird, während ein Fortschreibeauftrag und zu speichernde Daten dem Hauptspeicher (MS) 15 durch die Systemsteuerung (SC) 13 zum Fortschreiben der Daten im Hauptspeicher (MS) 1 zugesendet werden. Andererseits werden ungeachtet dessen, ob die Kopie im Pufferspeicher (BS₁) 6 steht, zu speichernde Daten dem MS 15 über die Systemsteuerung (SC) 13 zugesendet, wodurch der Inhalt des Blocks des MS 15 mit einer Kopie des fortgeschriebenen Inhalts des Speicherblocks, der im Pufferspeicher (BS₁) 6 steht, fortgeschrieben wird. In Fig. 4 sind mit 35 ein Speicherdatenregister, mit 22 bis 25 jeweils Vergleicherschaltungen und mit 26 bis 29 jeweils ODER-Schaltungen bezeichnet. Außerdem bezeichnet in Fig. 5 Ziffer 43 ein Adressenregister, 7 a ein Pufferadressenfeld und 7 den Pufferspeicher (BS₂) 7.

Bei der oben beschriebenen Prozedur arbeitet die Systemsteuerung (SC) 13 in der nachstehenden Weise. Die Systemsteuerung (SC) 13 enthält Adressenfelder (FAA₀, FAA₁, FAA₂ und FAA₃) 18, 19, 20 und 21, die vollständige Kopien der Pufferadreßfelder BAA₀, BAA₁, BAA₂ und BAA₃ in den einzelnen Befehlsprozessoren IP₀, IP₁, IP₂ und IP₃ sind. Bei Initiierung der Speicheroperation werden die Adreßfelder (FAA₀ bis FAA₃) 18 bis 21 assoziativ mittels der in dem Speicheradreßregister 34 gespeicherten Adresse in derselben Weise, wie die Pufferadreßfelder BAAs im Befehlsprozessor wiedergewonnen. Wenn ein anderer Befehlsprozessor gefunden wird, der eine Kopie des gerade fortgeschriebenen Speicherblocks oder Speicherbereichs hat, wird ein Vernichtungssignal dem anderen Befehlsprozessor (IP) zum Ungültigmachen des betreffenden Eintrags des Pufferspeichers dieses Befehlsprozessors zugesendet.

In den Fig. 4 und 5 ist gezeigt, daß eine Kopie des vom Befehlsprozessor (IP₁) fortzuschreibenden Speicherblocks in den Pufferspeicher (BS₂) 7 des Befehlsprozessors (IP₂) 3 gespeichert wird, der zusammen mit dem Befehlsprozessor (IP₁) 2 die Mehr-Prozessormaschine I bildet. Auf diese Weise gibt das Ausgangssignal der ODER-Schaltung 28, die die Ausgänge der Vergleicherschaltung 24 logisch oderiert, wenn sich als Ergebnis der assoziativen Wiedergewinnung der Adreßfelder FAA₀ bis FAA₃ in der Systemsteuerung (SC) 13 ergeben hat, daß das Pufferadreßfeld (BAA₂) den fortzuschreibenden Datenblock hat, logisch "1" an. Das Ausgangssignal der ODER-Schaltung 28 wird der Registriertabelle 14 eingegeben. Wenn die Systemsteuerung (SC) 13 die Registriertabelle 14 prüft und erfaßt, daß der Wert am Schnittpunkt der Speicheranforderung 40 vom Befehlsprozessor (IP₁) 2 (entsprechend der Spaltennummer IP₁) mit dem Ausgangssignal der ODER-Schaltung 28 (entsprechend der Zeilennummer IP₂) "1" ist, wird das Vernichtungssignal zum Befehlsprozessor (IP₂) 3 aktiviert. In diesem Zusammenhang muß hervorgehoben werden, daß der Ausgang der ODER-Schaltung 27 ebenfalls eine logische "1" annimmt, wenn die Adreßfelder FAA₀ bis FAA₃ assoziativ in der Systemsteuerung 13 wiedergewonnen werden. Jedoch ist der logische Wert am Schnittpunkt der Speicheranforderung vom Befehlsprozessor (IP₁) 2 mit dem Ausgangssignal der ODER-Schaltung 28 in der Registriertabelle 14 "0". Dementsprechend wird das Vernichtungssignal unterdrückt und nicht zum Befehlsprozessor IP₁ gesendet.

Gleichzeitig wird die BAA-Eintragsadresse 40 des Befehlsprozessors (IP₂) 3 ermittelt. Fig. 5 zeigt, daß das Vernichtungssignal zum Befehlsprozessor (IP₂) 3 über eine Leitung 32 mit der BAA-Eintragsadresse 44 dem Befehlsprozessor IP₂ durch die Adreßregister 43 zum Setzen eines Ungültigkeitsbits (I) für den Eintrag in dem Pufferadreßfeld (BAA₂) 7 a zugesendet wird, woraufhin die Vernichtung des betreffenden Eintrags des Pufferspeichers (BS) 7 beendet ist.

In der obigen Beschreibung des dargestellten Ausführungsbeispiels ist angenommen, daß die Registriertabelle 14 in der Systemsteuerung (SC) 13 enthalten ist. Jedoch soll deutlich gesagt werden, daß auch eine Anordnung verwendet werden kann, bei der die Registriertabelle 14 auf die Befehlsprozessoren (IP s) aufgeteilt ist oder bei der Teile der in der Systemsteuerung (SC) 13 enthaltenen Registriertabelle 14 den Befehlsprozessoren jeweils mitgeteilt werden.

Die vorstehende Beschreibung macht deutlich, daß ein virtuelles Maschinensystem, welches eine Mehr-Prozessormaschine enthält, die für eine hohe Befehlsverarbeitungsleistung erforderlich ist und bei der die Funktionen der virtuellen Maschinen durch Hardware implementiert sind, erfindungsgemäß der durch die Operation der virtuellen Mehr-Prozessormaschine beeinflußte Bereich auf ein notwendiges minimales Maß beschränkbar ist, wodurch die Effizienz des gesamten Informationsverarbeitungssystems wirkungsvoll gesteigert wird.

Claims (4)

1. Virtuelles Maschinensystem,
gekennzeichnet durch mehrere reale Befehlsprozessoren (1, 2, 3, 4), die mehreren virtuellen Maschinen (0, I, II) zugeteilt sind;
einen Hauptspeicher (15), der in mehrere Speicherbereiche (MS₀, MS₁, MS₂) eingeteilt ist, die jeweils den virtuellen Maschinen (0, I, II) zugeordnet sind;
eine Registriertabelle (14), in der Korrespondenzbeziehungen zwischen den einzelnen virtuellen Maschinen (0, I, II) und den diesen jeweils zugeordneten realen Befehlsprozessoren (1, 2, 3, 4) aufgezeichnet sind;
und eine Steuereinrichtung (13), die auf die Ausführung eines vorbestimmten Befehls durch einen gegebenen (2) Befehlsprozessor anspricht, um andere reale Befehlsprozessoren, die ebenfalls dieser virtuellen Maschine, zu der dieser zuerst genannte gegebene Befehlsprozessor (2) gehört, zugeordnet sind, durch Bezug auf die Registriertabelle (14) zu erfassen und um ein Ungültigkeitssignal ausschließlich an diese anderen realen Befehlsprozessoren (3) zu senden.

2. Virtuelles Maschinensystem nach Anspruch 1, dadurch gekennzeichnet, daß der vorgegebene Befehl ein Befehl zum Fortschreiben des Inhalts des Hauptspeichers (15) ist, wobei das Ungültigkeitssignal ein Signal ist, das einen diesen Inhalt betreffenden Eintrag eines Pufferspeichers (7) des anderen realen Befehlsprozessors (3) vernichtet.

3. Virtuelles Maschinensystem nach Anspruch 1, dadurch gekennzeichnet, daß der vorgegebene Befehl ein Befehl zum Vernichten eines relevanten Eintrags eines Adreßumsetzpuffers (11) des zur Ausführung dieses Befehls zugeordneten realen Befehlsprozessors (3) ist und das Ungültigkeitssignal dem anderen dieser virtuellen Maschine ebenfalls zugehörigen realen Befehlsprozessor (2) zugesendet wird, um einen relevanten Eintrag im dort vorhandenen Adreßumsetzpuffer (10) zu vernichten.

4. Virtuelles Maschinensystem nach Anspruch 2, dadurch gekennzeichnet, daß die Steuereinrichtung (13), die die Registriertabelle (14) enthält, weiterhin aufweist:
Adressierfelder (FAA₀-FAA₃), die vollständige Kopien von Pufferadressierfeldern (BAA₀-BAA₃) der realen Befehlsprozessoren (1-4) sind;
ein Adreßregister (34) zum Speichern einer Hauptspeicheradresse eines von dem genannten Befehlsprozessor ausgeführten Befehls;
Einrichtungen (22-25; 26-29) zum Wiedergewinnen der Adressierfelder (FAA₀-FAA₃) auf der Basis des Inhalts des Adreßregisters (34), um dadurch den Befehlsprozessor (3) zu erfassen, der dem Adressierfeld entspricht, das dieselbe Adresse wie die im Adreßregister gespeicherte enthält; und
Einrichtungen (13, 14), die prüfen, ob der erfaßte Befehlsprozessor zur selben virtuellen Maschine gehört, zu der der zur Ausführung des Speicherbefehls zugeordnete Befehlsprozessor gehört, um nur dann das Ungültigkeitssignal dem erfaßten Befehlsprozessor zuzusenden, wenn dieser zur selben virtuellen Maschine gehört.