JP3278457B2 - プログラム実行制御装置及びプログラム実行制御方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、逐次、並行、並列など
の各プログラム実行の制御を可能にしたプログラム実行
制御装置及びプログラム実行制御方法に関する。

【０００２】

【従来の技術】最近、コンピュータでの処理の高速化は
目覚ましいものがあり、これにともない逐次プログラム
の実行制御方式に止まらず、並行、並列の各プログラム
の実行制御方式も開発されている。

【０００３】ところで、このようなプログラム実行制御
方式では、そのプログラムの実行制御を１つの論理的処
理装置（ＯＳや言語サポート）が一括して行うのが一般
的である。つまり、従来では、１つの物理的処理装置に
対して「アーキテクチャに適した実行制御方式が静的に
設定された」１つの論理的処理装置（ＯＳや言語サポー
ト）のみが存在するようになっている。

【０００４】このことは、言い換えればプログラムの実
行制御のすべてが、ＯＳの管理下に置かれていることで
あり、ＯＳの処理の指向が決められると、プログラム毎
に逐次、並行、並列、分散の各実行制御が決められるこ
とである。

【０００５】ここで、逐次、並行、並列、分散の各プロ
グラム実行制御は、システムの構成（プロセッサ数、プ
ロセッサ種類、ネットワーク構成、データ転送速度な
ど）に応じてそれぞれの効率が変化することが知られて
いる。このため、実際のプログラム開発では、並行実行
するように記述されたプログラムを逐次実行に変更した
り、その逆に逐次実行するように記述されたプログラム
を並行実行に変更するようなことが頻繁に行われる。ま
た、並行および並列プログラムの開発では、並行、並列
実行するように記述されたプログラムを、デバッグのた
めに逐次実行させるような実行制御を必要とすることも
ある。

【０００６】しかしながら、上述したように一元的に処
理を指向するＯＳの下で各プログラムの実行制御を行う
従来方式では、プログラムの性質によって実行制御方式
を変更したり、調整したりすることが難いことから、当
然のことながらプログラム毎に逐次、並行、並列、分散
の各実行制御に対応させることができず、プログラム実
行制御の形態変更については、プログラムそのものの書
き換える必要があり、ましては、任意の時点でプログラ
ムの実行を同期的、非同期的に切り換えたり、排他的、
非排他的実行に切り換えたりすることは到底できなかっ
た。

【０００７】また、個々の処理装置の能力に応じた最適
なパラメータを与えるような実行制御も困難であり、こ
のため能力の小さな処理装置が過大の数の処理を受諾し
たり、過大の数のプロセスを生成して実行してしまうこ
ともあり、あるいは過大な数のプロセッサを獲得してし
まうこともある。このことから、プログラムミスによる
異常事態発生などの不具合を回避することも困難であ
り、システムに多大の損失を与えるおそれもあった。

【０００８】

【発明が解決しようとする課題】このように従来のプロ
グラム実行制御方式では、プログラムの実行制御のすべ
てがＯＳの管理下に置かれるため、プログラム毎に逐
次、並行、並列、分散の各実行制御に対応することがで
きず、また、プログラム実行制御の形態変更について
は、その都度プログラムそのものの書き換えが必要にな
るなどの問題点があった。

【０００９】本発明は、上記事情に鑑みてなされたもの
で、プログラム毎の各実行制御の形態をプログラムの書
き換えを行うことなく、簡単に変更することができるプ
ログラム実行制御装置及びプログラム実行制御方法を提
供することを目的とする。

【００１０】

【課題を解決するための手段】本発明に係るプログラム
実行制御装置は、同時に受付可能なスレッドの数、同時
に実行可能なスレッドの数、および当該同時実行可能な
スレッドの実行のために利用可能な論理プロセッサの数
を含む制御パラメータを設定する設定手段と、前記制御
パラメータにしたがった数のスレッドの実行要求を同時
に受け付ける受付手段と、前記受付手段において同時に
受け付けられた複数のスレッドの中から、前記制御パラ
メータにしたがった数のスレッドを同時実行可能なスレ
ッドとして実行コンテキスト毎に選択するスレッド実行
手段と、前記スレッド実行手段により選択されたスレッ
ドに対し、前記制御パラメータにしたがった数の論理プ
ロセッサを割り当てる論理プロセッサ割当手段と、前記
割り当てられた複数の論理プロセッサに対し少なくとも
一つの物理プロセッサを割り当てる物理プロセッサ割当
手段とを具備したことを特徴とする。本発明に係るプロ
グラム実行制御方法は、同時に受付可能なスレッドの
数、同時に実行可能なスレッドの数、および当該同時実
行可能なスレッドの実行のために利用可能な論理プロセ
ッサの数を含む制御パラメータを設定し、前記制御パラ
メータにしたがった数のスレッドの実行要求を同時に受
け付け、同時に受け付けられた前記複数のスレッドの中
から、前記制御パラメータにしたがった数のスレッドを
同時実行可能なスレッドとして実行コンテキスト毎に選
択し、選択された前記スレッドに対し、前記制御パラメ
ータにしたがった数の論理プロセッサを割り当て、割り
当てられた前記複数の論理プロセッサに対し少なくとも
一つの物理プロセッサを割り当てることを特徴とする。

【００１１】

【作用】この結果、本発明によれば制御パラメータとし
て設定された同時に利用できる論理プロセッサの数Ｌに
したがってスレッドの処理に利用される論理プロセッサ
が割当てられ、また、同時に処理できるスレッドの数Ｎ
にしたがって割り当てられた論理プロセッサに対する処
理スレッドが決定される。従って、制御パラメータＬ、
Ｎを任意の時点で独立して変更することで、プログラム
毎の各実行制御の形態を逐次、並行、並列、分散などの
範囲で変更できるようになる。

【００１２】

【実施例】以下、本発明の一実施例を図面に従い説明す
る。

【００１３】図１は同実施例の概略構成を示すものであ
る。図において、１は入力部で、この入力部１にはプロ
グラム中のスレッドが与えられる。ここで、スレッドは
プログラム中の特定の機能を果たすスレッドのことであ
る。

【００１４】２は制御パラメータ設定部で、この制御パ
ラメータ設定部２は、同時に利用できる論理プロセッサ
数Ｌ、同時に受付けられるスレッド数Ｍ、同時処理でき
るスレッド数Ｎを、それぞれ制御パラメータとして設定
するようにしている。これに制御パラメータは、ユーザ
がプログラム中にこれを書き込んでおくことにより、任
意に設定が可能である。また、ＯＳがこれを設定するよ
うにしてもよい。プログラム中の情報から制御パラメー
タを設定する場合には、後述するスレッド実行部４がこ
の情報を得て、新しい制御パラメータの設定要求を設定
部２に出すことになる。

【００１５】そして、入力部１の出力は、要求受付部３
に送られ、制御パラメータ設定部２の出力は、Ｍが要求
受付け部３、Ｎがスレッド実行部４、Ｌが論理プロセッ
サ割当て部５に送られる。あるいは、制御パラメータ設
定部２の出力をすべて要求受付け部３に送り、その後、
要求受付け部３からＮ、Ｌをスレッド実行部４に渡し、
その後、スレッド実行部４からＬを論理プロセッサ割当
て部５に渡すようにもできる。

【００１６】要求受付部３は、制御パラメータ設定部２
で設定された制御パラメータＭにしたがって入力部１あ
るいは後述のスレッド実行部４から与えられるスレッド
数の要求を合わせてＭ個まで受付けるようになってい
る。

【００１７】そして、要求受付部３の出力は、スレッド
実行部４に送られる。スレッド実行部４は、制御パラメ
ータ設定部２で設定される制御パラメータＮにしたがっ
て同時処理されるスレッド数を決定するようにしてい
る。また、スレッド実行部４には、論理プロセッサ割当
て部５を接続している。さらに、スレッド実行部４は、
カレッド実行しながら新たなスレッドの実行要求を要求
受付部３へ出す。

【００１８】論理プロセッサ割当て部５は、制御パラメ
ータ設定部２で設定された制御パラメータＬにしたがっ
てスレッド実行部４でのスレッド処理に利用できる論理
プロセッサを割当てるようにしている。この場合、論理
プロセッサ割当て部５は、スレッド実行部４からのスレ
ッド処理に必要な論理プロセッサの割当て要求に対し、
割当てられた論理プロセッサＩＤをスレッド実行部４に
対して返送するようにしている。

【００１９】そして、論理プロセッサ割当て部５の出力
は、プロセッサ対応付け部６に送られる。プロセッサ対
応付け部６は、論理プロセッサ割当て部５で割当てられ
た論理プロセッサと物理プロセッサ７との対応付けを行
うものである。次に、以上のように構成した実施例の動
作を説明する。

【００２０】まず、制御パラメータ設定部２により同時
に利用できる論理プロセッサ数Ｌを１に設定し、同時に
受付けられるスレッド数Ｍおよび同時処理できるスレッ
ド数Ｎを１より大きな数に設定した場合を説明する。

【００２１】この場合、要求受付部３では、入力部１か
ら与えられるスレッドを複数個受付け可能にし、論理プ
ロセッサ割当て部５では、スレッド実行部４でのスレッ
ド処理に利用できる論理プロセッサの割当て個数Ｌを１
とし、スレッド実行部４では、１個の論理プロセッサに
対して複数のスレッド処理を行うようにしている。

【００２２】これにより、図２（ａ）に示すように要求
受付部３でスレッドＳ１、Ｓ２、Ｓ３を受付けると、ス
レッド実行部４では、これらスレッドＳ１、Ｓ２、Ｓ３
を取り込み、論理プロセッサ割当て部５より割当てられ
た１個の論理プロセッサＬＰ１に対して複数の実行コン
テキストＰＣＡ１、ＰＣＡ２、ＰＣＡ３を用意すること
になり、同図（ｂ）に示すように、スレッドＳ１、Ｓ
２、Ｓ３が同一の論理プロセッサＬＰ１を利用して並行
して処理されるようになる。つまり、論理プロセッサの
割当て個数Ｌを１とすることにより、並行実行制御が得
られることになる。ここで、Ｌの個数を制御すると、論
理プロセッサから受けられる処理能力を制御できること
であり、これにより処理方針と同時に処理速度も制御で
きる。次に、制御パラメータ設定部２により同時処理さ
れるスレッド数Ｎを１に設定した場合を説明する。

【００２３】この場合、入力部１から与えられるスレッ
ドを複数個受付け可能にし、論理プロセッサ割当て部５
では、スレッド実行部４のスレッド処理に利用できる論
理プロセッサの割当てを複数個とし、スレッド実行部４
では、複数の論理プロセッサに対してスレッド処理を行
うようにしている。

【００２４】これにより、いま、図３（ａ）に示すよう
に要求受付部３でスレッドＳ１を受付けると、スレッド
実行部４では、このスレッドＳ１を取り込み、論理プロ
セッサ割当て部５より割当てられた複数の論理プロセッ
サＬＰ１、ＬＰ２、ＬＰ３、ＬＰ４に対し１個の実行コ
ンテキストＰＣＡ１を用意することになり、同図（ｂ）
に示すようにスレッドＳ１は複数の論理プロセッサＬＰ
１、ＬＰ２、ＬＰ３、ＬＰ４を利用して逐次処理が行わ
れることになる。ここで、Ｎの個数を制御することによ
りスレッド処理の並行性または並列性を制御することが
できるので、処理形態と同時に並行処理能力や並列処理
能力も制御できる。また、論理プロセッサの数が多いほ
ど逐次処理を高速に実行できるので、Ｌの個数により逐
次処理能力を制御することもできる。次に、制御パラメ
ータ設定部２により受付けられるスレッド個数Ｍを１に
設定した場合を説明する。

【００２５】この場合、論理プロセッサ割当て部５で
は、スレッド実行部４のスレッド処理に利用できる論理
プロセッサの割当てを複数個とし、スレッド実行部４で
は、同時処理されるスレッド数Ｎを１として複数の論理
プロセッサに対してスレッド処理を行うようにしてい
る。

【００２６】これにより、図４（ａ）に示すように要求
受付部３でスレッドＳ１を受付けると、スレッド実行部
４では、このスレッドＳ１を取り込み、論理プロセッサ
割当て部５より割当てられた複数の論理プロセッサＬＰ
１、ＬＰ２、ＬＰ３に対し１個の実行コンテキストＰＣ
Ａ１を用意することになり、同図（ｂ）に示すようにス
レッドＳ１は複数の論理プロセッサＬＰ１、ＬＰ２、Ｌ
Ｐ３を利用して逐次処理が行われることになる。

【００２７】ここで、処理中のスレッドＳ１が新しいス
レッドＳ２の処理を要求しても、スレッドＳ１が処理中
であれば、要求受付部３は、これを受付けすることがで
きないので、この場合は、図５（ａ）（ｂ）に示すよう
に、スレッドＳ１の前に実行されるスレッドとしてＳ２
が挿入され、スレッドＳ２の処理は処理要求を出したス
レッドＳ１自身が行うことになり、スレッドＳ２は、同
期的（プロージャコール的）に処理される。

【００２８】ここで、Ｍの個数を制御することは、処理
の同期率（非同期率）を制御することでもあり、これに
よって処理方針と処理の同期処理率（非同期処理率）を
制御することができる。また、個数Ｌ以下の任意個数の
論理プロセッサが１個の実行コンテキストを共有してス
レッドを処理することにより、任意の時点において処理
の実行優先度に関する実行制御を簡単に実現することも
できる。一例として、異なる優先度を有する２つのスレ
ッドＳ１、Ｓ２の実行要求があった場合を説明する。

【００２９】この場合、優先度を有するスレッドＳ１、
Ｓ２を要求受付部３で受付けると、制御パラメータ設定
部２で設定されるパラメータにより、論理プロセッサ割
当て部５では、スレッド実行部４のスレッド処理に利用
できる論理プロセッサの割当てを複数個とし、スレッド
実行部４では、スレッドＳ１、Ｓ２に対し優先度に応じ
た個数の論理プロセッサを配分するとともに、それぞれ
の論理プロセッサに対しスレッド処理を行うようにして
いる。

【００３０】これにより、要求受付部３でスレッドＳ
１、Ｓ２を受付けると、図６（ａ）に示すようにスレッ
ド実行部４では、優先度の高いスレッドＳ１に対して論
理プロセッサＬＰ１、ＬＰ２と１個の実行コンテキスト
ＰＣＡ１を用意し、優先度の低いスレッドＳ２に対して
論理プロセッサＬＰ３と１個の実行コンテキストＰＣＡ
２を用意することになり、同図（ｂ）に示すように優先
度の高いスレッドＳ１は複数の論理プロセッサＬＰ１、
ＬＰ２を利用して処理が行われ、次に優先度の低いスレ
ッドＳ２は論理プロセッサＬＰ３を利用して処理が行わ
れるようになる。

【００３１】このように１個の実行コンテキストを共有
する論理プロセッサの個数を制御することにより、スレ
ッドに割当てられる処理能力が制御され、スレッド単位
の処理優先度を制御することができる。また、任意個数
の処理要求が１つの実行コンテキストを共有して実行さ
れることにより任意の時点で様々な実行制御を簡単に実
現することもできる。次に、排他的な実行を行うべきス
レッドＳ１、Ｓ２、Ｓ３の実行要求があった場合を説明
する。

【００３２】この場合、スレッドＳ１、Ｓ２、Ｓ３を要
求受付部３で受付けると、制御パラメータ設定部２で設
定されるパラメータにより、論理プロセッサ割当て部５
では、スレッド実行部４のスレッド処理に利用できる論
理プロセッサの割当てを１個とし、スレッド実行部４で
は、スレッドＳ１、Ｓ２、Ｓ３に対して１個の論理プロ
セッサを配分するとともに、この論理プロセッサに対し
スレッド処理を行うようにしている。

【００３３】これにより、要求受付部３でスレッドＳ
１、Ｓ２、Ｓ３（どのような順序で実行してもよい）を
受付けると、図７（ａ）に示すようにスレッド実行部４
では、各スレッドＳ１、Ｓ２、Ｓ３に対して１個の論理
プロセッサＬＰ１と１個の実行コンテキストＰＣＡ１を
用意することになり、同図（ｂ）に示すように、まずス
レッドＳ１が論理プロセッサＬＰ１を利用して処理さ
れ、この処理が終了するのを待って、次のスレッドＳ２
が論理プロセッサＬＰ１を利用して処理され、さらにこ
の処理が終了するのを待って、次のスレッドＳ３が論理
プロセッサＬＰ１を利用して処理されるようになる。こ
こでのスレッドＳ１、Ｓ２、Ｓ３は、逐次処理であり、
一度実行された処理は処理終了まで実行コンテキストＰ
ＣＡ１を独占することにより、排他性を考慮した実行制
御が実現できる。次に、半整列化されて実行を行うべき
スレッドＳ１、Ｓ２、Ｓ３の実行要求があった場合を説
明する。

【００３４】この場合もスレッドＳ１、Ｓ２、Ｓ３（こ
の順序で実行されるべきもの）を要求受付部３で受付け
ると、制御パラメータ設定部２で設定されるパラメータ
により、論理プロセッサ割当て部５では、スレッド実行
部４のスレッド実行に利用できる論理プロセッサの割当
てを１個とし（複数でもよいが、説明の便宜上１個とし
ている）、スレッド実行部４では、スレッドＳ１、Ｓ２
に対して１個の論理プロセッサを配分するとともに、こ
の論理プロセッサに対しスレッド実行を行うようにして
いる。

【００３５】これにより、要求受付部３でスレッドＳ
１、Ｓ２、Ｓ３を受付けると、図８（ａ）に示すように
スレッド実行部４では、スレッドＳ１、Ｓ２、Ｓ３に対
して１個の論理プロセッサＬＰ１と１個の実行コンテキ
ストＰＣＡ１を用意することになり、同図（ｂ）に示す
ように、まずスレッドＳ１が論理プロセッサＬＰ１を利
用して処理され、この処理が終了するのを待って、次の
スレッドＳ２が論理プロセッサＬＰ１を利用して処理さ
れ、さらにこの処理が終了するのを待って、次のスレッ
ドＳ３が論理プロセッサＬＰ１を利用して実行されるよ
うになる。つまり、この場合も、排他性の実行制御の場
合と同様にした上で、各処理を指定順序通り整列して実
行コンテキストを共用させれば、処理の半整列化を考慮
した実行制御を実現できる。ここで、１個の実行コンテ
キストを共有することは、処理を融合して１つの逐次処
理にすることであり、これによって処理単位の排他性、
半整列性を実行制御することができる。

【００３６】次に、排他的実行あるいは半整列化実行が
要求されると同時に、異なる優先度を有する複数のスレ
ッドＳ１、Ｓ２、Ｓ３の実行要求があった場合を説明す
る。ここでは、スレッドＳ１、Ｓ２について排他制御が
要求され、スレッドＳ１、Ｓ２は高い優先度で実行され
ると同時に高い優先度を持ち、スレッドＳ３は、スレッ
ドＳ１、Ｓ２より低い優先度を持つ場合を例に取る。

【００３７】この場合、スレッドＳ１、Ｓ２、Ｓ３を要
求受付部３で受付けると、制御パラメータ設定部２で設
定されるパラメータにより、論理プロセッサ割当て部５
では、スレッド実行部４のスレッド実行に利用できる論
理プロセッサの割当てを複数個とし、スレッド実行部４
では、スレッドＳ１、Ｓ２に対して複数の論理プロセッ
サを配分するとともに、これら論理プロセッサに対する
スレッド実行を行うようにし、また、スレッドＳ３に対
し１個の論理プロセッサを配分するとともに、この論理
プロセッサに対するスレッド実行を行うようにしてい
る。

【００３８】これにより、要求受付部３でスレッドＳ
１、Ｓ２、Ｓ３を受付けると、図９（ａ）に示すように
スレッド実行部４では、スレッドＳ１、Ｓ２に対して論
理プロセッサＬＰ１、ＬＰ２、ＬＰ３と１個の実行コン
テキストＰＣＡ１を用意し、また、スレッドＳ３に対し
て論理プロセッサＬＰ４と１個の実行コンテキストＰＣ
Ａ２を用意することになり、上述した図６から図８の実
行制御の組み合わせにより、同図（ｂ）に示すような排
他的実行あるいは半整列化実行が要求されると同時に異
なる優先度を有する場合の実行制御が実現できる。

【００３９】つまり、個数Ｎ以下の任意個数の実行コン
テキストが個数Ｌ以下の任意個数の論理プロセスを共有
することによって、任意の時点で処理の並行実行に関す
る実行制御を簡単に実現することができる。また、実行
コンテキストによる論理プロセッサの共有は、プログラ
ムを構成するスレッド処理単位の実行制御方式を決定で
きることにもなる。次に、スレッドＳ２が自分と並行処
理されるべきスレッドＳ３の処理要求を出した場合を説
明する。

【００４０】この場合、制御パラメータ設定部２で設定
されるパラメータにより、論理プロセッサ割当て部５で
は、スレッド実行部４のスレッド実行に利用できる論理
プロセッサの割当てを複数個とし、スレッド実行部４で
は、それぞれの論理プロセッサに対してスレッド処理を
行うようにしている。

【００４１】これにより、要求受付部３でスレッドＳ
１、Ｓ２を受付けると、図１０（ａ）に示すようにスレ
ッド実行部４では、スレッドＳ１に対して論理プロセッ
サＬＰ１と実行コンテキストＰＣＡ１を用意し、スレッ
ドＳ２に対して論理プロセッサＬＰ２と実行コンテキス
トＰＣＡ２を用意することになり、同図（ｂ）に示すよ
うにスレッドＳ１、Ｓ２がそれぞれの論理プロセッサＬ
Ｐ１、ＬＰ２を利用して処理される。ここで、処理中の
スレッドＳ２が他のスレッドＳ３の処理を要求すると、
図１１（ａ）に示すようにスレッドＳ３に対して論理プ
ロセッサＬＰ２を共有するとともに、２個の実行コンテ
キストＰＣＡ２、ＰＣＡ３を用意することになり、同図
（ｂ）に示すようにスレッドＳ２とスレッドＳ３につい
て並行処理が実現できるようになる。次に、処理中のス
レッドＳ２がスレッドＳ３の処理を要求するとともに、
ある時点でスレッドＳ３の処理結果を必要とする場合を
説明する。

【００４２】この場合、制御パラメータ設定部２で設定
されるパラメータにより、論理プロセッサ割当て部５で
は、スレッド実行部４のスレッド実行に利用できる論理
プロセッサの割当て個数を複数とし、スレッド実行部４
では、これらの論理プロセッサに対してスレッド処理を
行うようにしている。

【００４３】これにより、要求受付部３でスレッドＳ
１、Ｓ２を受付けると、図１２（ａ）に示すようにスレ
ッド実行部４では、スレッドＳ１に対して論理プロセッ
サＬＰ１と実行コンテキストＰＣＡ１、スレッドＳ２に
対して論理プロセッサＬＰ２と実行コンテキストＰＣＡ
２を用意し、また、スレッドＳ２のスレッドＳ３の処理
要求によりスレッドＳ３に対しても論理プロセッサＬＰ
３と実行コンテキストＰＣＡ３を用意することになる。
すると、同図（ｂ）に示すようにスレッドＳ１、Ｓ２が
それぞれの論理プロセッサＬＰ１、ＬＰ２を利用して処
理され、スレッドＳ３についても論理プロセッサＬＰ３
を利用して処理が行われる。そして、スレッドＳ２の処
理が、スレッドＳ３の処理結果待ちになると、図１３
（ａ）に示すようにスレッドＳ２に対する論理プロセッ
サＬＰ２をスレッドＳ３に対して貸し出すようになり、
この結果、同図（ｂ）に示すようにスレッドＳ３は論理
プロセッサＬＰ２、ＬＰ３を利用して処理される。その
後、スレッドＳ３の処理が終了すると、図１４（ａ）に
示すようにスレッドＳ３に貸し出していた論理プロセッ
サＬＰ２をスレッドＳ２に戻し、スレッドＳ２の処理を
論理プロセッサＬＰ２を利用して行うようにする。これ
により、実行処理の個数を制限しつつサスペンドによる
処理効率の低下を回避する実行制御が可能になる。

【００４４】次に、スレッドＳ２がスレッドＳ３の処理
終了待ちしている間に、スレッドＳ２を処理していた論
理プロセッサをスレッドＳ１に貸し出すような場合を説
明する。

【００４５】この場合、制御パラメータ設定部２で設定
されるパラメータにより、論理プロセッサ割当て部５で
は、スレッド実行部４のスレッド処理に利用できる論理
プロセッサの割当て個数を複数とし、スレッド実行部４
では、複数個割当てられた論理プロセッサに対してそれ
ぞれスレッド実行を用意するようにしている。

【００４６】これにより、要求受付部３でスレッドＳ
１、Ｓ２を受付けると、図１５（ａ）に示すようにスレ
ッド実行部４では、スレッドＳ１に対して論理プロセッ
サＬＰ１と実行コンテキストＰＣＡ１、スレッドＳ２に
対して論理プロセッサＬＰ２と実行コンテキストＰＣＡ
２を用意し、スレッドＳ３に対して論理プロセッサＬＰ
３と実行コンテキストＰＣＡ３を用意することになる。
すると、同図（ｂ）に示すようにスレッドＳ１、Ｓ２が
各論理プロセッサＬＰ１、ＬＰ２を利用して実行され、
スレッドＳ３についても論理プロセッサＬＰ３を利用し
て処理が行われる。そして、スレッドＳ２の処理が、ス
レッドＳ３の処理結果待ちになると、図１６（ａ）に示
すようにスレッドＳ２に対する論理プロセッサＬＰ２を
スレッドＳ１に対して貸し出すようになり、この結果、
同図（ｂ）に示すようにスレッドＳ１は論理プロセッサ
ＬＰ１、ＬＰ２を利用して処理される。その後、スレッ
ドＳ３の処理が終了すると、図１７（ａ）に示すように
スレッドＳ１に貸し出していた論理プロセッサＬＰ２を
スレッドＳ２に戻し、スレッドＳ２の処理を論理プロセ
ッサＬＰ２を利用して行うようにする。この場合も、実
行処理の個数を制限しつつサスペンドによる処理効率の
低下を回避する実行制御が可能になる。

【００４７】図１２〜図１７に示した例によれば、個数
Ｌ以下の任意個数の論理プロセッサを他の実行コンテキ
ストに貸し出すことにより、サスペンドによる処理効率
の低下を回避する実行制御を実現することができる。論
理プロセッサの貸し出しは、プログラムを構成するスレ
ッド単位毎の効率的な実行制御を実現することになる。

【００４８】一方、プロセッサ対応付け部６での論理プ
ロセッサと物理プロセッサの対応付けを任意の時点で独
立に変更することにより、分散処理、非分散処理の実行
制御を実現することもできる。

【００４９】この場合、図１８は、各論理プロセッサ８
が１つの物理プロセッサ７に対応付けられている状態を
示し、これにより非分散処理が得られる。また、図１９
は、各論理プロセッサ８が複数の物理プロセッサ７に対
応付けられている状態を示し、これにより分散処理が得
られる。

【００５０】また、これら分散処理と非分散処理に対し
てスレッドの処理要求を振り分けることによって、各処
理に適した実行制御が得られ、また、処理の任意の時点
で対応付けを変更することにより分散処理と非分散処理
を動的に切り換えることもできる。なお、本発明は上記
実施例にのみ限定されず、要旨を変更しない範囲で適宜
変形して実施できる。

【００５１】

【発明の効果】本発明によれば、制御パラメータを任意
の時点で独立して変更することによりプログラム毎の各
実行制御の逐次、並行、並列、分散などの各形態の変更
をプログラムの書き換えを行うことなく簡単に応じるこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施例の概略構成を示す図。

【図２】実施例の動作を説明するための図。

【図３】実施例の動作を説明するための図。

【図４】実施例の動作を説明するための図。

【図５】実施例の動作を説明するための図。

【図６】実施例の動作を説明するための図。

【図７】実施例の動作を説明するための図。

【図８】実施例の動作を説明するための図。

【図９】実施例の動作を説明するための図。

【図１０】実施例の動作を説明するための図。

【図１１】実施例の動作を説明するための図。

【図１２】実施例の動作を説明するための図。

【図１３】実施例の動作を説明するための図。

【図１４】実施例の動作を説明するための図。

【図１５】実施例の動作を説明するための図。

【図１６】実施例の動作を説明するための図。

【図１７】実施例の動作を説明するための図。

【図１８】実施例の動作を説明するための図。

【図１９】実施例の動作を説明するための図。

【符号の説明】

１…入力部、２…制御パラメータ設定部、３…要求受付
部、４…スレッド実行部、５…論理プロセッサ割当て
部、６…プロセッサ対応付け部、７…物理プロセッサ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 友田 一郎 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (56)参考文献 特開 平４−23137（ＪＰ，Ａ) 特開 平３−40034（ＪＰ，Ａ) 特開 平３−257654（ＪＰ，Ａ) 特開 昭57−19845（ＪＰ，Ａ) 特開 平２−93952（ＪＰ，Ａ) ＲＡＹ ＤＵＮＣＡＮ，「プログラミ ングＯＳ／２ Ｉ カーネル・プログラ ミング編」，日本，株式会社アスキー・ 発行，1990年４月11日，初版，ｐｐ. 235−237，249 「ＡＶＭ／ＥＸ 解説書 99ＳＧ− 7900−１」，日本，富士通株式会社・発 行，1990年４月30日，初版，ｐｐ．15及 び34，特許庁ＣＳＤＢ文献番号：ＣＳＮ Ｚ199902825001 金井達徳・他，「並列処理の実験支援 システム ＣＯＯＰ／ＶＭ」，情報処理 学会論文誌，日本，社団法人情報処理学 会・発行，1990年12月15日，Ｖｏｌ. 31，Ｎｏ．12，ｐｐ．1780−1791，特許 庁ＣＳＤＢ文献番号：ＣＳＮＴ 199800285009 新城靖・他，「並列プログラムを対象 とした軽量プロセスの実現方式」，情報 処理学会論文誌，日本，社団法人情報処 理学会・発行，1992年１月15日，Ｖｏ ｌ．33，Ｎｏ．１，ｐｐ．64−73，特許 庁ＣＳＤＢ文献番号：ＣＳＮＴ 199800277006 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 9/46 G06F 15/16 ＪＩＣＳＴファイル（ＪＯＩＳ) ＣＳＤＢ（日本国特許庁)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】同時に受付可能なスレッドの数、同時に実
   行可能なスレッドの数、および当該同時実行可能なスレ
   ッドの実行のために利用可能な論理プロセッサの数を含
   む制御パラメータを設定する設定手段と、 前記制御パラメータにしたがった数のスレッドの実行要
   求を同時に受け付ける受付手段と、 前記受付手段において同時に受け付けられた複数のスレ
   ッドの中から、前記制御パラメータにしたがった数のス
   レッドを同時実行可能なスレッドとして実行コンテキス
   ト毎に選択するスレッド実行手段と、 前記スレッド実行手段により選択されたスレッドに対
   し、前記制御パラメータにしたがった数の論理プロセッ
   サを割り当てる論理プロセッサ割当手段と、 前記割り当てられた複数の論理プロセッサに対し少なく
   とも一つの物理プロセッサを割り当てる物理プロセッサ
   割当手段と を具備したことを特徴とするプログラム実行
   制御装置。
2. 【請求項２】同時に受付可能なスレッドの数、同時に実
   行可能なスレッドの数、および当該同時実行可能なスレ
   ッドの実行のために利用可能な論理プロセッサの数を含
   む制御パラメータを設定し、 前記制御パラメータにしたがった数のスレッドの実行要
   求を同時に受け付け、 同時に受け付けられた前記複数のスレッドの中から、前
   記制御パラメータにしたがった数のスレッドを同時実行
   可能なスレッドとして実行コンテキスト毎に選択し、 選択された前記スレッドに対し、前記制御パラメータに
   したがった数の論理プロセッサを割り当て、 割り当てられた前記複数の論理プロセッサに対し少なく
   とも一つの物理プロセッサを割り当てる ことを特徴とす
   るプログラム実行制御方法。